东南大学专用集成电路专集期末考试复习习题集.pdf

275 一一 276 2.1某某IC芯片面积为芯片面积为55 ，生产中采用，生产中采用6英寸硅片，假定生产的 成品率为 英寸硅片，假定生产的 成品率为25%，每个硅片的加工成本为，每个硅片的加工成本为200美元，每个芯片的封装 费用为 美元，每个芯片的封装 费用为0.75美元，请按上述条件估算合格电路的生产成本。美元，请按上述条件估算合格电路的生产成本。(已知已知 1英寸英寸=2.54cm) 2 mm 一个硅片的总面积：一个硅片的总面积： 2222 182404 .182)2/54 . 2 6(14159. 3mmcmRS 一个硅片可以生产的芯片数：一个硅片可以生产的芯片数： 25.182%25)2518240( 22 mmmmc 每个芯片的生产成本：每个芯片的生产成本： 85. 175. 0)182200( 美元 解： 美元 解： 277 图图2.10版图设计示例版图设计示例 2 d 1 d 3 d 11 d 8 d d 4 d 10 d 9 d 7 d 6 d 5 d PMOS管管 NMOS管管 2.2 图图2.10版图中，若版图中，若P管的管的L/W=8，N管的管的L/W=1/3，试用表，试用表2.3给 出的 设计规则，求 给 出的 设计规则，求P阱左边缘与阱左边缘与P+区右边缘的最小距离区右边缘的最小距离d。 278 1 d 2 1 d 22.5 P阱内阱内N+区与区与P阱边缘最小距离阱边缘最小距离 2 d 23.l多晶硅最小宽度多晶硅最小宽度 由设计要求：由设计要求： N管管L/W=1/3, 对应对应N管宽度管宽度: 63 min2 Ld 由设计规则由设计规则2.5确定确定: 是左边是左边NMOS管的栅宽，栅长受多晶硅宽度限制， 由设计规则 管的栅宽，栅长受多晶硅宽度限制， 由设计规则3.1: 解：解： 279 3 d 2 3 d 22.5 P阱内阱内N+区与区与P阱边缘最小距离阱边缘最小距离 4 d 6 4 d 62.3 N型衬底内型衬底内P+区与区与P阱边缘最小距离阱边缘最小距离 5 d 5 d 6.6有源区对接触孔的最小覆盖有源区对接触孔的最小覆盖 由设计规则由设计规则2.5确定确定: 由设计规则由设计规则2.3确定确定: 由设计规则由设计规则6.6确定确定: 280 6 d 2 6 d 226.1接触孔最小面积接触孔最小面积(方形方形) 7 d 2 7 d 26.4接触孔与多晶硅栅最小距离接触孔与多晶硅栅最小距离 8 d 22.1有源区最小宽度有源区最小宽度 168 min8 Wd 由设计规则由设计规则6.1确定确定: 由设计规则由设计规则6.4确定确定: 对应对应PMOS管的栅长，管的栅长，PMOS管管L/W=8，由设计 规则 ，由设计 规则2.1确定确定: 281 9 d 2 9 d 26.4接触孔与多晶硅栅最小距离接触孔与多晶硅栅最小距离 10 d 2 10 d 226.1接触孔最小面积接触孔最小面积(方形方形) 11 d 11 d 6.6有源区对接触孔的最小覆盖有源区对接触孔的最小覆盖 由设计规则由设计规则6.4确定确定: 由设计规则由设计规则6.1确定确定: 由设计规则由设计规则6.6确定确定: 282 42221622 6262 11 1 i i dd 由求和确定由求和确定: 283 (a) k m m m cm W L tS L R110 5 55 1 1 )( (b) S L RR s s R是方块电阻。是方块电阻。 (c) k m cm R s 10 1 1 2.3假设假设MOS电路中某层的电阻率，该层的厚度为电路中某层的电阻率，该层的厚度为 1m，试计算：，试计算： (a)由这层材料制作的长度为由这层材料制作的长度为55m、宽度为、宽度为5m的电阻值。的电阻值。 (b)若使用方块电阻的概念，计算该材料电阻的公式是什么若使用方块电阻的概念，计算该材料电阻的公式是什么? (c)计算该材料的方块电阻值。计算该材料的方块电阻值。 cm1 解：解： 284 多晶硅区：多晶硅区： pFmpFmmpFC 325223 1 102 . 8)2121 ()/105(8)/10( 扩散区：扩散区： pFmpFmmpFC 33224 2 104 .22)2624()/10(24)/10( 2.4 利用利用2m6m的多晶硅栅极覆盖在的多晶硅栅极覆盖在4m14m的薄氧化层区 正中央构成一个 的薄氧化层区 正中央构成一个MOS晶体管，已知栅电容，扩散区 电容，扩散区周边电容为，场区多 晶硅与衬底之间的电容，试计算多晶硅区和扩散 区的电容。 晶体管，已知栅电容，扩散区 电容，扩散区周边电容为，场区多 晶硅与衬底之间的电容，试计算多晶硅区和扩散 区的电容。 23 /10mpFCox 24 /10mpFC ja mpFC jb /10 3 25 /105mpFC p m6m2m6 m1 m4 m1 解：解： 285 3.1 设某设某1m CMOS工艺的参数如下： 栅氧化层厚度 工艺的参数如下： 栅氧化层厚度35nm NMOS管电子迁移率管电子迁移率 PMOS管空穴迁移率 阈值电压 管空穴迁移率 阈值电压0.8V 晶体管最小栅宽晶体管最小栅宽3m 电源电压电源电压3V 栅氧化层介电常数栅氧化层介电常数 (1)试求最小尺寸试求最小尺寸NMOS管的栅电容和增益因子。管的栅电容和增益因子。 (2) P管几何尺寸为多少才能获得与管几何尺寸为多少才能获得与N管相同的增益因子。管相同的增益因子。 (3) CMOS反相器的负载为相同尺寸的反相器时，反相器的门延迟 时间是多少？计算中只考虑栅电容负载的影响。 反相器的负载为相同尺寸的反相器时，反相器的门延迟 时间是多少？计算中只考虑栅电容负载的影响。 (4)若反相器的输出端接有若反相器的输出端接有4个相同尺寸的反相器，问该反相器的 门延迟时间是多少？ 个相同尺寸的反相器，问该反相器的 门延迟时间是多少？ (5)若该若该CMOS反相器的输出端接了一个反相器的输出端接了一个60fF的电容，在的电容，在20MHz工 作频率下电路的功耗是多少 工 作频率下电路的功耗是多少? ox t sVcm/500 2 sVcm/200 2 tptn VV ox 0F/cm103.45 -13 n 286 (1)多晶硅最小宽度为多晶硅最小宽度为1m，所以最小尺寸，所以最小尺寸NMOS管的栅面积为：管的栅面积为： sVpF m m sV m m pF L W C pFpFSCC NMOS mpF nm cmF D C mmmS n n noxn oxg ox ox /1047. 1 1 3 10500)(1085. 9 1031085. 93 /1085. 9 35 /1045. 3 331 8 2 8 2 4 34 24 13 0 2 管的栅电容：最小尺寸管的栅电容：最小尺寸 解：解： 287 (2) mW W WmLlet L W L W p nn pp n n n p p ppn 5 . 75 . 21 (3) ps tt t pssRCtt VV V R pF WLWLCC mpF nm cmF D C fr av nLfr tnDDn DD n nnppoxL ox ox 42.43 4 83.861038. 803. 1 1043. 8 )( 2 1003. 1)5 . 7131 (1085. 9 )( /1085. 9 35 /1045. 3 11 3 2 24 24 13 0 288 (4) (5) pspstt CC avav LL 68.17342.4344 4 mWW fVCP pDDLd 08. 11008. 1 102031060 3 62152 289 电路传输特性与输入信号有关，不可能得到完全对称的电学特性!电路传输特性与输入信号有关，不可能得到完全对称的电学特性! 3.3 对于， 和， 的三输入 对于， 和， 的三输入CMOS与非门，试计算最坏情况下的上升时间 和下降时间。如果要获得对称的驱动能力，应采取什么措施？ 是否能够实现无条件的对称驱动能力？ 与非门，试计算最坏情况下的上升时间 和下降时间。如果要获得对称的驱动能力，应采取什么措施？ 是否能够实现无条件的对称驱动能力？ 2 /40VA n mWn9mLn3 2 /20VA p mWp9 mLn3 VCC A B C OUT 解：解： 290 下拉电阻下拉电阻3Rn 上拉电阻上拉电阻Rp 上拉电阻上拉电阻Rp 上拉电阻上拉电阻Rp/2 上拉电阻上拉电阻Rp 上拉电阻上拉电阻Rp/2 上拉电阻上拉电阻Rp/2 上拉电阻上拉电阻Rp/3 3个个N管导通管导通0111 1个个P管导通管导通1011 1个个P管导通管导通1101 2个个P管导通管导通1001 1个个P管导通管导通1110 2个个P管导通管导通1010 2个个P管导通管导通1100 3个个P管导通管导通1000 OUTCBA VCC A B C OUT 291 9 2 9 1 9 1 3 3/ 3/ 3/ 3 3 3 3 1 , 1 ：和 p n n p n p downL upL f r LpupLr puppup LndownLf ndown p p n n R R R R RC RC t t : CRRCt RRRR PMOSPMOS CRRCt RR NMOS RRPMOSNMOS 比为上升时延和下降时延之 ：最坏情况的上升时延为 和为：这时它的下拉电阻分别 管导通 比为上升时延和下降时延之 ：最坏情况的上升时延为 和为：这时它的下拉电阻分别 管导通，个管导通和一个上升时延的两个极端是 下降时延为： 这时它的下拉电阻为： 管导通的时候，个，发生在下降时延只有一种可能 管的电阻为管 个管导通和一个上升时延的两个极端是 下降时延为： 这时它的下拉电阻为： 管导通的时候，个，发生在下降时延只有一种可能 管的电阻为管 最坏情况下上升时沿和下降时沿之比为：最坏情况下上升时沿和下降时沿之比为：2/9 292 minmin, )()( , ,/ /,: , LWSWW LWWWLWWLLWLWSSS WWLLL W L W L W L R W L RRRRR RR RRRR CK nandp ppppnppnnpnnand pnnp nn n pp p nn n n pp p pnppn updown pupndown pnnox 6 62222222 2 4 422 22 2 则令 面积： 取 ，则 力，有要求具有对称的驱动能 上拉电阻为：下拉电阻为：最坏情况下 与非门： 则令 面积： 取 ，则 力，有要求具有对称的驱动能 上拉电阻为：下拉电阻为：最坏情况下 与非门： 3.4假设，试比较最坏工作情况下具有对称驱动能力的两 输入与非门和两输入或非门的面积之比。 假设，试比较最坏工作情况下具有对称驱动能力的两 输入与非门和两输入或非门的面积之比。 PN KK2 解：解： 293 3 6 18 18 1882222 8 4 1 422 22 p min min minmin , )()( , / ,/: LW LW S S LWSWW LWWWLWWLSSS WWLLL W L W L RRRRRR RRRR nand nor norn nnnpnpnnor nnp nn n pp p nppnupdown pupndown 则令 则，取 ， 力，有要求具有对称的驱动能 上拉电阻为：下拉电阻为：最坏情况下 或非门： 则令 则，取 ， 力，有要求具有对称的驱动能 上拉电阻为：下拉电阻为：最坏情况下 或非门： 294 fFLWCLWCC mW W W mLL W L L W R R VVmfFC VVVVmLmW ppoxnnoxL p n p np n n p p n p p n DDox tptn 513633350 6, 2 1 ,3, CMOS CMOS 5,50A/V52.1 1133A/V5253 22 p nn 2 n .)(. /. . 载电容：反相器作为负载时的负 得取 解：先求反相器尺寸， 反相器。相同尺寸 假设它们的负载均为反相器的门延迟时间，两输入或非门和 载电容：反相器作为负载时的负 得取 解：先求反相器尺寸， 反相器。相同尺寸 假设它们的负载均为反相器的门延迟时间，两输入或非门和 ，试计算两输入与非门， ，已知 ，试计算两输入与非门， ，已知 295 ns tt t nsfFKCRt nsfFKCRt KRRKRR K VV V RK VV V R fr av Lupr Ldownf pupndown tpDDp DD p tnDDn DD n 2530 4 3375051325 675051350 252502 50 2 25 2 PMOSNMOS 22 . . . / )( , )( ， 与非门： 况确定：计算的时延均由最坏情 管的等效电阻近似为：管和 ， 与非门： 况确定：计算的时延均由最坏情 管的等效电阻近似为：管和 296 ns tt tnsfFKCRt nsfFKCRt KRRKRR ns tt tnsfFKCRt nsfFKCRt KRRKRR fr avLupr Ldownf pupndown fr avLupr Ldownf pupndown 253. 0 4 35.675. 05 .1350 3375. 05 .1325 50,25 38. 0 4 35. 15 .13100 17. 05 .135 .12 1002,5 .122/ ， 反相器： ， 或非门： ， 反相器： ， 或非门： 297 )(),( , ppnnoxgppnnoxg ppnn WLWLCcWLWLCRcR RWLWL 延迟为延迟为：同样反相器产生的本征同样反相器产生的本征已知标准尺寸反相器带已知标准尺寸反相器带 。电阻均为产生的上拉电阻和下拉 尺寸为：假设标准尺寸反相器的 。电阻均为产生的上拉电阻和下拉 尺寸为：假设标准尺寸反相器的 3.3四级反相器逐级相联，第一级为标准尺寸四级反相器逐级相联，第一级为标准尺寸CMOS反相器，若后 一级反相器的几何尺寸均为前一级的 反相器，若后 一级反相器的几何尺寸均为前一级的2倍倍(指栅宽指栅宽)，且最后一级反相 器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通 过四级反相器链的延迟时间。 ，且最后一级反相 器驱动的负载电容就等于最后一级反相器的栅电容，试计算信号通 过四级反相器链的延迟时间。(设标准反相器的本征门延迟时间为设标准反相器的本征门延迟时间为 ) 解：解： 1 t 2 t 3 t4 t load C 298 ; )( , ; )( , gg gppnnox ppnn gg gppnnox ppnn Rcc R t cWLWLC R WLWL RccRt cWLWLC R WLWL 24 2 444 4 44 3 22 222 2 22 2 2 1 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 1 t 2 t 3 t4 t load C 299 77222 8 8 8884 28 4 888 8 88 4 4321 4 3 gggggtotal gg gppnnox gg gppnnox ppnn RcRcRcRcRctttt Rcc R t cWLWLC Rcc R t cWLWLC R WLWL 所以 效电容为：级反相器所带负载的等第 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 所以 效电容为：级反相器所带负载的等第 。产生的栅电容为 电阻均为产生的上拉电阻和下拉 级反相器的尺寸为：第 ; )( ; )( , 1 t 2 t 3 t4 t load C 300 pdpdcas gg pdpdpdcas g g g L pdginvginvdir ttt fCfC ttetfNt N C C C C N tCRCRt 72.4436.222 36.22,500)3( 31.166 621. 6)500ln() 500 ln()ln()2( 500500500) 1 ( 2 所以：所以： ，取整数为， 取整数为， 3.4 假设某电路的负载等价于假设某电路的负载等价于500个标准反相器，且标准反相器 的本征门延迟时间为，试计算： 个标准反相器，且标准反相器 的本征门延迟时间为，试计算： (1)用标准反相器直接驱动负载的延迟时间。用标准反相器直接驱动负载的延迟时间。 (2)用优化设计的逐级放大反相器链驱动负载的延迟 时间，并给出放大器的级数 用优化设计的逐级放大反相器链驱动负载的延迟 时间，并给出放大器的级数N。 (3)用两级放大反相器驱动负载的延迟时间。用两级放大反相器驱动负载的延迟时间。 pd t dir t cas t 解：解： 301 具体电路有关。表示电平翻转概率，与其中， 分析 具体电路有关。表示电平翻转概率，与其中， 分析。辑规律，具体电路具体，它取决于实际电路逻 关动态功耗与电平翻转有这种方法的误差较大， 辑规律，具体电路具体，它取决于实际电路逻 关动态功耗与电平翻转有这种方法的误差较大， fVCP WfVCP N DDL DDL 2 621242 4 4 410205101 . 0108 108 5 1040 3.5 某某CMOS微处理器有微处理器有40万支晶体管，工作在万支晶体管，工作在20MHz频率下，工 作电压为 频率下，工 作电压为5V。假设该微处理器是由五个晶体管组成的基本门实现 的，每个基本门的负载为 。假设该微处理器是由五个晶体管组成的基本门实现 的，每个基本门的负载为0.1pF，试计算该芯片的动态功耗。这种 计算方法是否正确？如果不正确，试提出改正方案。 解： ，试计算该芯片的动态功耗。这种 计算方法是否正确？如果不正确，试提出改正方案。 解： 302 3.补充题 画出图中版图的电路原理图。补充题 画出图中版图的电路原理图。 303 3.补充题 画出图中版图的电路原理图。补充题 画出图中版图的电路原理图。 OUTOUT VDD C VDD CBDBD A A B C D B C D VDDVDD OUT OUT=ABCD OUT OUT=ABCDOUT=(A+B)(C+D)OUT=(A+B)(C+D) A B C D A AB CD A B C D A AB CD 304 1 2 2 1 i V o V ABCD 4.3在图在图4.7电路中，如果输入端电路中，如果输入端Vi在第一个时钟周期的 期间为高电平，然后就变成低电平，试给出五个时钟周期 的相应波形。 在第一个时钟周期的 期间为高电平，然后就变成低电平，试给出五个时钟周期 的相应波形。 1 2 i V A B C D 解：解： 305 4.5试用多米诺方法实现下列逻辑方程：试用多米诺方法实现下列逻辑方程： R=AB+BC+AC VCC A C VCC R=AB+BC+AC B clk 解：解： 306 Ck t D C A B Z E Vdd AB C CLK E D Ck t D C A B Z E 0.66v 1v 0.5v 解：解： 电压值。的波形，并标出相应的信号画出 ，试由下图输入，负载电容 ，部结点电容画出电路图。若电路内 ，设计补充题：用预充电逻辑 电压值。的波形，并标出相应的信号画出 ，试由下图输入，负载电容 ，部结点电容画出电路图。若电路内 ，设计补充题：用预充电逻辑 Z VVfFC fFC DEBCAZ DDL 110 5 410 二二 411 题题1： 试用两输入： 试用两输入LUT单元实现逻辑式：单元实现逻辑式： Z=AB+CD 0 0 0 1 0 0 0 1 A A C C B 0 0 0 1 1 1 Z 0 1 1 1 0 0 D 0 1 1 1 A 0 0 0 1 1 1 AB CD 解：解： 412 VDD A B D Z=AD+PB AD P PB AD+PB PDA PA PDAPAAD+ Y=PDAPAAD+ 6.4 试用试用Weinberger阵列结构实现下列逻辑表达式：阵列结构实现下列逻辑表达式： DAPBZAPDDAAPYAPDBDPBX, 413 题题2，在下图中，利用，在下图中，利用NMOS管实现管实现A与与B的同或函数。的同或函数。 VDDVDD A B AB BA BA BA AB 414 题题3：在下图中，分别给出测试：在下图中，分别给出测试1/1、3/1、4/0错误的 测试向量。 错误的 测试向量。 x1 x2 x3 2 3 4 5 1 测试测试1/1错误的测试向量错误的测试向量:x1,x2,x3=0,1,0 测试测试3/1错误的测试向量错误的测试向量:x1,x2,x3=0,0,0 / 0,1,0 /1,0,0 测试测试4/0错误的测试向量错误的测试向量: x1,x2,x3=1,1,0 解：解： 521 习题课习题课 (二二) 522 补补1：下图是一个电路的部分版图，求：下图是一个电路的部分版图，求A到到B的总电容，已知某工艺的典型 面电容值为：为 的总电容，已知某工艺的典型 面电容值为：为0.6，金属与衬地为，金属与衬地为0.03，金属与多晶硅为，金属与多晶硅为0.045，金属与 扩区为 ，金属与 扩区为0.05，多晶硅与衬地为，多晶硅与衬地为0.045，面电容的单位为，面电容的单位为)。 ox C 2 m/fF 金属 多晶硅 接触孔 金属 多晶硅 接触孔 P+,N+ A B 解：金属与衬底：解：金属与衬底：58 0.03=1.74 ,多晶硅栅电容：多晶硅栅电容：4 0.6=2.4 ， 多晶硅与衬底： ， 多晶硅与衬底：24 0.045=1.08 ，总电容，总电容=5.22 fF/ m。 523 补补2： 画出用多米诺逻辑实现的电路图，并根据 下图的输入画出的波形 ： 画出用多米诺逻辑实现的电路图，并根据 下图的输入画出的波形(不考虑延迟不考虑延迟)。 XDYCABX, YX, Clk 102030 40 t/ns D C A B VCCVCC A C A C B B D X D X Y Y Clk 10 203040 t/ns X Y 524 补补3：设：设1m CMOS工艺的参数为： 栅氧化层厚度 工艺的参数为： 栅氧化层厚度35nm，栅氧化层介电常数 为，电子迁移率， 空穴迁移率，阈值电压， 晶体管最小栅宽 栅氧化层介电常数 为，电子迁移率， 空穴迁移率，阈值电压， 晶体管最小栅宽3m，电源电压电源电压3V，有两个反相器相连有两个反相器相连(栅长相等栅长相等)，前一级为 最小尺寸，后一级宽长比为前一级的 ，前一级为 最小尺寸，后一级宽长比为前一级的3倍，驱动的负载，试求反相 器链的延迟时间。 倍，驱动的负载，试求反相 器链的延迟时间。 ox 0 cmF /1045. 3 13 sVcm/500 2 sVcm/200 2 VVV tptn 8 . 0 fFCL10 ps s RRCtt t VV V R sVpF m m sV m m pF L W C VV V R sVpF m m sV m m pF L W C pFWLWLCC LWmWWmLLLWmWWmLL mpF nm cmF D C pnLfr av tpDDp DD p p p poxp tnDDn DD n n n noxn nnppoxL npnpnpnp ox ox 32130 4 10521.262 44 109720 2 10915 1 3 1020010859 10438 2 1047751 1 3 1050010859 101.773919110859 991331 :1 10859 35 10453 12 111 1 3 2 1 7 2 8 2 4 1 3 2 1 1 8 2 8 2 4 1 24 22221 222222111111 24 13 0 . )( . )( /. )(. . )( /.)(. )(.)( /,/, /. /. 级延迟第 级延迟第 525 pspspsttt ps F RRCtt t VV V R sVpF m m sV m m pF L W C VV V R sVpF m m sV m m pF L W C avavtotal pnLfr av tpDDp DD p p p poxp tnDDn DD n n n noxn 8215452432130 524 4 1098 44 10996 2 107731 1 9 1020010859 10812 2 1043254 1 9 1050010859 :2 21 12 222 2 3 2 2 8 2 8 2 4 2 2 2 3 2 2 2 8 2 8 2 4 2 2 2 . . )( . )( /. )(. . )( /. )(. 级延迟第 级延迟第 498 三三 499 题题1：下图是一个电路的部分版图，求：下图是一个电路的部分版图，求A到到B的总电容，已知某工艺的典型 面电容值为：为 的总电容，已知某工艺的典型 面电容值为：为0.6，金属与衬地为，金属与衬地为0.03，金属与多晶硅为，金属与多晶硅为0.045，金属与 扩区为 ，金属与 扩区为0.05，多晶硅与衬地为，多晶硅与衬地为0.045，面电容的单位为，面电容的单位为)。 ox C 2 m/fF 金属 多晶硅 接触孔 金属 多晶硅 接触孔 P+,N+ A B 解：金属与衬底：解：金属与衬底：58 0.03=1.74 ,多晶硅栅电容：多晶硅栅电容：4 0.6=2.4 ， 多晶硅与衬底： ， 多晶硅与衬底：24 0.045=1.08 ，总电容，总电容=5.22 fF/ m。 500 题题2： 画出用多米诺逻辑实现的电路图，并根据 下图的输入画出的波形 ： 画出用多米诺逻辑实现的电路图，并根据 下图的输入画出的波形(不考虑延迟不考虑延迟)。 XDYCABX, YX, Clk 102030 40 t/ns D C A B VCCVCC A C A C B B D X D X Y Y Clk 10 203040 t/ns X Y 501 题题3：设：设1m CMOS工艺的参数为： 栅氧化层厚度 工艺的参数为： 栅氧化层厚度35nm，栅氧化层介电常数 为，电子迁移率， 空穴迁移率，阈值电压， 晶体管最小栅宽 栅氧化层介电常数 为，电子迁移率， 空穴迁移率，阈值电压， 晶体管最小栅宽3m，电源电压电源电压3V，有两个反相器相连有两个反相器相连(栅长相等栅长相等)，前一级为 最小尺寸，后一级宽长比为前一级的 ，前一级为 最小尺寸，后一级宽长比为前一级的3倍，驱动的负载，试求反相 器链的延迟时间。 倍，驱动的负载，试求反相 器链的延迟时间。 ox 0 cmF /1045. 3 13 sVcm/500 2 sVcm/200 2 VVV tptn 8 . 0 fFCL10 ps s RRCtt t VV V R sVpF m m sV m m pF L W C VV V R sVpF m m sV m m pF L W C pFWLWLCC LWmWWmLLLWmWWmLL mpF nm cmF D C pnLfr av tpDDp DD p p p poxp tnDDn DD n n n noxn nnppoxL npnpnpnp ox ox 32130 4 10521.262 44 109720 2 10915 1 3 1020010859 10438 2 1047751 1 3 1050010859 101.773919110859 991331 :1 10859 35 10453 12 111 1 3 2 1 7 2 8 2 4 1 3 2 1 1 8 2 8 2 4 1 24 22221 222222111111 24 13 0 )( . )( /. )(. . )( /.)(. )(.)( /,/, /. /. 级延迟第 级延迟第 502 pspspsttt ps F RRCtt t VV V R sVpF m m sV m m pF L W C VV V R sVpF m m sV m m pF L W C avavtotal pnLfr av tpDDp DD p p p poxp tnDDn DD n n n noxn 8215452432130 524 4 1098 44 10996 2 107731 1 9 1020010859 10812 2 1043254 1 9 1050010859 :2 21 12 222 2 3 2 2 8 2 8 2 4 2 2 2 3 2 2 2 8 2 8 2 4 2 2 2 . . )( . )( /. )(. . )( /. )(. 级延迟第 级延迟第 503 题题4：试画出下列版图的电路原理图：试画出下列版图的电路原理图 DD V 504 BCAX题题5：试画出用预充电逻辑实现的电路原理图 的电路图，并画出在一个时钟周期内，当 ：试画出用预充电逻辑实现的电路原理图 的电路图，并画出在一个时钟周期内，当A=1、B=0、C=1时，时， X的变化波形。的变化波形。 DD V CLK V CLK V 505 题题6：画出下列版图的电路原理图。：画出下列版图的电路原理图。 DD V 506 题题7：试写出图中：试写出图中F1和和F2的逻辑表达式。的逻辑表达式。 ABC F 1 F 2 CBAFCBAF 21 , 507 题题8：试写出图中：试写出图中W、X、Y、Z的逻辑表达式。的逻辑表达式。 cwzcaybxaw，, 508 题题9：试画出下图版图的电路原理图。：试画出下图版图的电路原理图。 VDD IN4IN3IN2IN1 509 题题10：一个采用：一个采用10个个CMOS反相器的系统工作在反相器的系统工作在30 MHz和和5V 电源下，试计算每级门的功耗和平均电流，如果金属