毕业答辩-基于FPGA的串行通信实现.ppt_第1页
毕业答辩-基于FPGA的串行通信实现.ppt_第2页
毕业答辩-基于FPGA的串行通信实现.ppt_第3页
毕业答辩-基于FPGA的串行通信实现.ppt_第4页
毕业答辩-基于FPGA的串行通信实现.ppt_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

基于FPGA的串行通信实现,研究的背景与意义,FPGA是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA技术和微电子技术的进步，FPGA在超高速、实时测控方面有非常广阔的应用前景；并且FPGA具有功能强大、高集成度、高可靠性、开发过程投资小、周期短、可反复编程等特点。本课题是使用FPGA代替传统的单片机和外围扩展芯片，利用在FPGA芯片上集成了串行接收功能模块，从而简化了电路、缩小了电路板的体积、提高了可靠性，使得我们充分体会FPGA所带来的设计理念和应用前景。,设计方案1.硬件电路框图,基于FPGA串行通信的硬件接口电路框图又三部分组成:FPGA串口接收模块、MAX232和RS232-C的标准接口DB-9。,2.串行异步通信的帧格式,串行异步通信的格式包括四个部分:起始位、数据位、校验位和停止位。,FPGA各功能模块设计,功能模块：波特率发生器模块，发送模块，接收模块。,1.波特率发生器模块,其中clk为6MHz的时钟；en控制波形的产生；clock1为9600Hz的接收时钟；clock3为3倍频的采样时钟。,2.发送模块,clk为6MHz的时钟，en控制波形的产生，Send_data(0to9)表示需要发送的数据帧，发送时，开始位Send_data(0)必须为逻辑0，停止位Send_data(9)必须为逻辑1，serial为数据输出。
人人文库> 全部分类> 教育资料 > 毕业论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论