数字电子技术基础复习题带答案.pdf

数字电子技术基础数字电子技术基础 复试习题库汇总复试习题库汇总 2 / 41 考研专业课研发中心 数字电子技术基础复习试卷一数字电子技术基础复习试卷一 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分） 1.将十进制数（18）10 转换成八进制数是 20 22 21 23 2. 三变量函数 ()()BCACBAF+=+=, 的最小项表示中不含下列哪项 m2 m5 m3 m7 3.一片 64k8 存储容量的只读存储器（ROM） ，有 64 条地址线和 8 条数据线 64 条地址线和 16 条数据线 16 条地址线和 8 条数据线 16 条地址线和 16 条数据线 4.下列关于 TTL 与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大 两种状态都没有输出电阻 5.以下各种 ADC 中，转换速度最慢的是 并联比较型 逐次逼进型 双积分型 以上各型速度相同 6. 关于 PAL 器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为 无穷大 约 100 欧姆 无穷小 约 10 欧姆 8.通常 DAC 中的输出端运算放大器作用是 倒相 放大 积分 求和 9. 16 个触发器构成计数器，该计数器可能的最大计数模值是 16 32 16 2 2 16 10.一个 64 选 1 的数据选择器有（ ）个选择控制信号输入端。 6 16 32 64 二、填空题（把正确的内容填在题后的括号内。每空 1 分，共 15 分。 ） 3 / 41 考研专业课研发中心 1已知一个四变量的逻辑函数的标准最小项表示为 ()()()()13,11 , 9 , 8 , 6 , 4 , 3 , 2 , 0 ,mdcbaF= = ，那么用最小项标准表 示 = = F ，以及 = =F ，使用最大项标准表示 = =F ，以及 = =F 。 2具有典型实用意义的可编程逻辑器件包括 ， ， ， 。 3为了构成 4K16bit 的 RAM，需要 块 1K8bit 的 RAM，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。 4在 AD 的量化中，最小量化单位为，如果使用四舍五入法，最大量化误差为 ，如果使用舍 去小数法，最大量化误差为 。 5如果用 J-K 触发器来实现 T 触发器功能，则 T,J,K 三者关系为 ；如果要用 J-K 触发器 来实现 D 触发器功能，则 D,J,K 三者关系为 。 三、 简答题（每小题 5 分，共 10 分） 1用基本公式和定理证明下列等式： ( )()ABCBCACABBCAB+=+=+ 2给出 J-K 触发器的特征方程，状态转移真值表，状态转移图。 四、 分析题（25 分） 18 选 1 数据选择器 CC4512 的逻辑功能如表 4.1 所示。试写出图 4.1 所示电路输出端 F 的最简与或 形式的表达式。 （9 分） 表 4.1 CC4512 功能表 IS INH A2 A1 A0 Y 0 0 0 0 0 D0 0 0 0 0 1 D1 0 0 0 1 0 D2 0 0 0 1 1 D3 0 0 1 0 0 D4 0 0 1 0 1 D5 0 0 1 1 0 D6 0 0 1 1 1 D7 0 0 0 1 高阻 2. 如图 4.2 电路由 CMOS 传输门构成。试写出输出端的逻辑表达式。 （8 分） A 0 A 1 A 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 INH DIS Y CC4512 C B A 1 0 F 图图 4.1 D 4 / 41 考研专业课研发中心 A & 1 VDD 100K 图图 4.2 F1 A & 1 VDD 100K F2 B & 1 TG TG TG 3 试分析图 4.3 所示时序电路。 （8 分） (1) 该电路是同步的还是异步的？ (2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。 五、设计题（30 分） 1 设计一个 PLA 形式的全减器。设 A 为被减数，B 为减数，C 为低位借位，差为 D，向高位的借位为 CO。 完成对 PLA 逻辑阵列图的编程。 （10 分） A B C D CO 或阵列 或 阵 列 图图 5.1 PLA逻辑阵列图逻辑阵列图 2 试用 555 定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为 500 Hz，占空比等于 60，积分电 容等于 1000 pF。 （10 分） （1）画出电路连接图； （2）画出工作波形图； （3）计算 R1、R2的取值。 3 用中规模集成十六进制同步计数器 74161 设计一个 13 进制的计数器。要求计数器必须包括状态 0000 和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以附加必要的门电路 （10 分） 74161 功能表 输 入 输 出 RD LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 5 / 41 考研专业课研发中心 D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 图 5.2 0 0 0 0 0 1 0 d0 d1 d2 d3 d0 d1 d2 d3 1 1 1 1 计 数 1 1 0 保 持, CO =0 1 1 1 0 保 持 6 / 41 考研专业课研发中心 试卷一参考答案试卷一参考答案 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分） 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空题（把正确的内容填在题后的括号内。每空 1 分，共 15 分。 ） 1 m(2,4,6,7,9,11,12,13,15) m(1,5,7,10,12,14,15) M(1,5,7,10,12,14,15) M(0,2,3,4,6,8,9,11,13) 2 PLA, PAL, GAL, CPLD 等 3 8， 2， 2-4 4 2 1 ， +1 5 T=J=K， D=J=K 五、 简答题（每小题 5 分，共 10 分） 1证：右= )CA(B)CCA(B)AA(BCCAB+=+=+ 左= )CA(BBCAB+=+ =右， 证毕！ 2特征方程： nn1n QKQJQ+= + （1 分） 状态转移真值表： （2 分） 状态转移图： （2 分） 00 01 J=1，K= J=，K=1 J= K=0 J=0 K= 四、分析题（25 分） 1 （9 分） J K 1n Q + 0 0 n Q 0 1 0 1 0 1 1 1 n Q 7 / 41 考研专业课研发中心 解：根据数据选择器的工作原理，由图可得： 分） 分） 4(DCCBCA 5(1CAB1CBA1CBADCBAF += += 2 （8 分） 解： F1=A （4 分） F2=AB （4 分） 3 （8 分） 解： （1）是异步的。 （2 分） （2）由图可得电路得状态方程为： （6 分） = = = + + + 2 n 3 1n 3 1 n 2 1n 2 n 1 1n 1 QQQ QQQ CPQQ 由状态方程可得状态转移表如下： 由状态转移表可画出状态转移图： 000 Q3Q2Q1 001 010 011 111 110 101 100 功能：8 进制计数器。 五、设计题（30 分） 1 （10 分） 解：由题意可得真值表为： （3 分） CP 3 Q 2 Q 1 Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 / 41 考研专业课研发中心 卡诺图为： （3 分） 0 0 1 0 1 0 1 0 1 00 01 11 10 1 A BC D 0 0 1 1 1 0 1 0 0 00 01 11 10 1 A BC CO 编程图为： （4 分） A B C D CO 或阵列 或 阵 列 图图 5.1 PLA逻辑阵列图逻辑阵列图 2 （10 分） 解： （1）电路连接图如下： （4 分） A B C D CO 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 9 / 41 考研专业课研发中心 VO VI 1 VI 2 555 VCO VO VCC R 2 3 5 1 6 7 8 4 VCC 0.01F R2 R1 C Vo （2）电路工作波形图如下： （3 分） CC V 3 2 CC V 3 1 t 0 Vc t 0 Vo tw1 tw2 （3）tw1=0.7(R1+R2)C （3 分） tw2=0.7R2C 由题意： 500/1CR7 . 0)RR(7 . 0 221 =+ 6 . 0 R2R RR CR7 . 0C)RR(7 . 0 C)RR(7 . 0 21 21 221 21 = + + = + + 解得： R2=2R1 R1=571.4K, 则 R2=1142.9 K 3 （10 分） 解：设计电路如下图： 10 / 41 考研专业课研发中心 D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 0 0 1 0 1 Clk C 1 1 11 / 41 考研专业课研发中心 数字电子技术基础复习试卷二数字电子技术基础复习试卷二 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分） 1. 将十进制数（3.5）10 转换成二进制数是 11.11 10.11 10.01 11.10 2. 函数 ()BAAF= 的结果是 AB BA BA BA 3. 一片 2k16 存储容量的只读存储器（ROM） ，有 个字节 2000 4000 2048 4096 4. 下列关于 TTL 与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大 两种状态都没有输出电阻 5. 在 ADC 工作过程中，包括保持 a，采样 b，编码 c，量化 d 四个过程，他们先后顺序应该是 abcd bcda cbad badc 6. 第一种具有实用意义的可编程器件是 PAL GAL CPLD FPGA 7. 可以直接现与的器件是 OC 门 I 2L 门 ECL 门 TTL 门 8. 一个时钟占空比为 1：4，则一个周期内高低电平持续时间之比为 1：3 1：4 1：5 1：6 9. 一个二进制序列检测电路，当输入序列中连续输入 5 位数码均为 1 时，电路输出 1，则同步时序电路 最简状态数为 4 5 6 7 10. 芯片 74LS04 中，LS 表示 高速 COMS 低功耗肖特基 低速肖特基 低密度高速 二、填空题（把正确的内容填在题后的括号内。每空 2 分，共 30 分。 ） 12 / 41 考研专业课研发中心 1. 如图 1 所示电路，有 2REF1REF VV 。当输入电压 1REFI Vv 时，输出电压为 ，当输入电 压 2REFI Vv 时，输出电压为 。 图 1 2、对于同步计数器 74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间 为 个周期。 34 位 DAC 中，基准电压=10V，D3D2D1D0=1010 时对应的输出电压为 。 4D 触发器的状态方程为 ；如果用 D 触发器来实现 T 触发器功能，则 T、D 间的关系 为 ；如果要用 D 触发器来实现 J-K 触发器功能，则 D,J,K 三者关系为 。 5为了构成 8K32bit 的 RAM，需要 块 2K8bit 的 RAM，地址线的高 位作为地址译码的输入。 6. PAL 由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。 7. 要构成 17 进制计数器最少需要 个触发器。 8由 555 定时器构成的单稳触发器，输出脉宽 TW 。 三、分析题（共 30 分） 1. 已知七段数码管为共阴数码管， 译码器为图 2 所示， 输入是 09 的四位 8421BCD 码 （ 0123 AAAA ） ， 为了使数码管显示出相应输入，则给出译码器 7 段输出（abcdefg）真值表，如果使用四位地址 线的 PROM 实现该功能，画出阵列图。 （7 分） 图 2 2. 通过时序图分析如图 3 电路的功能，已知输入是周期方波。 （7 分） 图 3 A0 A1 A2 A3 a b c d e f g 译 码 器 13 / 41 考研专业课研发中心 3. 分析图 4 所示时序电路。 （8 分） (1) 该电路是同步的还是异步的？ (2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。 图 4 4. 给出如图 5 所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。 （8 分） 图 5 四、设计题（每题 10 分，共 20 分） 1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路） ，可以附加必要 的门电路（A 为被减数，B 为减数，CI 为借位输入，F 为差，CO 为借位输出） 2设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号 X1和 X2一致时，输 出才为 1，其余情况输出为 0。 14 / 41 考研专业课研发中心 试卷二参考答案试卷二参考答案 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分） 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 二、填空题（把正确的内容填在题后的括号内。每空 2 分，共 30 分。 ） 1、VI ，VREF2 2、1 个 3、-6.25V 4、 DQ 1n = + , n n QTQTD+= , n n QKQJD+= 5、16，2 6、 与，或，输出反馈，或 7、 5 8、1.1RC 三、分析题（共 30 分） 1、解： 列出真值表： 数字 a b c d e f g 0 1 1 1 1 1 1 0 1 1 1 0 0 0 0 0 2 1 1 0 1 1 0 1 3 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 5 1 0 1 1 0 1 1 6 0 0 1 1 1 1 1 7 1 1 1 0 0 0 0 8 1 1 1 1 1 1 1 9 1 1 1 0 0 1 1 阵列图 15 / 41 考研专业课研发中心 2、解： 电路功能是对时钟四分频，其时序图为 3、解： （1） 电路是异步电路 （2） 驱动方程 = = = = = = 1K 1J 1K QQJ 1K QJ 3 3 2 n 3 n 12 1 n 21 状态方程 = = = + + + n 1 n 3 1n 3 n 1 n 2 n 3 1n 2 n 1 n 2 1n 1 Q.QQ CP.QQQQ CP.QQQ 输出方程 nnQ QZ 13 = 状态转移表 nnn QQQ 123 1 1 1 2 1 3 +nnn QQQ Z 有效态 000 001 0 001 110 0 110 100 0 100 101 0 16 / 41 考研专业课研发中心 101 000 1 偏离态 010 000 0 011 100 0 111 000 1 状态转移图 000 Q3Q2Q1 001 110 101 111 010 100 011 4、解： 放电回路等效 充电回路等效 四 设计题 1、 解：先列功能表 A B CI F CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 17 / 41 考研专业课研发中心 写出 F 和 CO 的最小项表达式 ABCICIBACIBACIBAABCICIBACIBACIBAF=+= ABCICIBACIBACIBAABCICIBACIBACIBAF=+= 画电路图： 2、 解：由于只有两个状态，所以只需要一位触发器，设 S0 为 Q=0，S1 为 Q=1，列出状态转移图： S0 S1 01/0，10/0 00/1 11/1 01/0 10/0 00/0，11/0 X1X2/Z 画出状态转移表： 1 X 2 X n Q 1+n Q Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 1 0 1 1 画出卡诺图： 18 / 41 考研专业课研发中心 00 1 1 0 0 0 1 01 X1X2 Q 1 1 0 0 11 10 Qn+1 00 0 1 0 0 0 1 01 X1X2 Q 0 1 0 0 11 10 Z 写出状态方程和输出方程： 12121 1 XXXXXQn=+= + 2 X 1 (XZ = n QX ) 2 画出电路图： 19 / 41 考研专业课研发中心 数字电子技术基础复习试卷三数字电子技术基础复习试卷三 一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题 2 分，共 20 分） 1.将十进制数（18）10 转换成八进制数是 20 22 21 23 2. 三变量函数 ()()BCACBAF+=+=, 的最小项表示中不含下列哪项 m2 m5 m3 m7 3.一片 64k8 存储容量的只读存储器（ROM） ，有 64 条地址线和 8 条数据线 64 条地址线和 16 条数据线 16 条地址线和 8 条数据线 16 条地址线和 16 条数据线 4.下列关于 TTL 与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻 门关态时输出电阻比开态时大 两种状态都没有输出电阻 5.以下各种 ADC 中，转换速度最慢的是 并联比较型 逐次逼进型 双积分型 以上各型速度相同 6. 关于 PAL 器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的 7. 当三态门输出高阻状态时，输出电阻为 无穷大 约 100 欧姆 无穷小 约 10 欧姆 8.通常 DAC 中的输出端运算放大器作用是 倒相 放大 积分 求和 9. 16 个触发器构成计数器，该计数器可能的最大计数模值是 16 32 16 2 2 16 10.一个 64 选 1 的数据选择器有（ ）个选择控制信号输入端。 6 16 32 64 二、填空题（把正确的内容填在题后的括号内。每空 1 分，共 15 分。 ） 1已知一个四变量的逻辑函数的标准最小项表示为 ()()()()13,11 , 9 , 8 , 6 , 4 , 3 , 2 , 0 ,mdcbaF= = ，那么用最小项标准表 20 / 41 考研专业课研发中心 示 = = F ，以及 = =F ，使用最大项标准表示 = =F ，以及 = =F 。 2具有典型实用意义的可编程逻辑器件包括 ， ， ， 。 3为了构成 4K16bit 的 RAM，需要 块 1K8bit 的 RAM，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。 4在 AD 的量化中，最小量化单位为，如果使用四舍五入法，最大量化误差为 ，如果使用舍 去小数法，最大量化误差为 。 5如果用 J-K 触发器来实现 T 触发器功能，则 T,J,K 三者关系为 ；如果要用 J-K 触发器 来实现 D 触发器功能，则 D,J,K 三者关系为 。 六、 简答题（每小题 5 分，共 10 分） 1用基本公式和定理证明下列等式： ( )()ABCBCACABBCAB+=+=+ 2给出 J-K 触发器的特征方程，状态转移真值表，状态转移图。 七、 分析题（25 分） 18 选 1 数据选择器 CC4512 的逻辑功能如表 4.1 所示。试写出图 4.1 所示电路输出端 F 的最简与或 形式的表达式。 （9 分） 表 4.1 CC4512 功能表 IS INH A2 A1 A0 Y 0 0 0 0 0 D0 0 0 0 0 1 D1 0 0 0 1 0 D2 0 0 0 1 1 D3 0 0 1 0 0 D4 0 0 1 0 1 D5 0 0 1 1 0 D6 0 0 1 1 1 D7 0 0 0 1 高阻 2. 如图 4.2 电路由 CMOS 传输门构成。试写出输出端的逻辑表达式。 （8 分） A 0 A 1 A 2 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 INH DIS Y CC4512 C B A 1 0 F 图图 4.1 D 21 / 41 考研专业课研发中心 A & 1 VDD 100K 图图 4.2 F1 A & 1 VDD 100K F2 B & 1 TG TG TG 4 试分析图 4.3 所示时序电路。 （8 分） (1) 该电路是同步的还是异步的？ (2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。 五、设计题（30 分） 4 设计一个 PLA 形式的全减器。设 A 为被减数，B 为减数，C 为低位借位，差为 D，向高位的借位为 CO。 完成对 PLA 逻辑阵列图的编程。 （10 分） A B C D CO 或阵列 或 阵 列 图图 5.1 PLA逻辑阵列图逻辑阵列图 5 试用 555 定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为 500 Hz，占空比等于 60，积分电 容等于 1000 pF。 （10 分） （1）画出电路连接图； （2）画出工作波形图； （3）计算 R1、R2的取值。 6 用中规模集成十六进制同步计数器 74161 设计一个 13 进制的计数器。要求计数器必须包括状态 0000 和 1111，并且利用 CO 端作 13 进制计数器的进位输出。74161 的功能表如下，可以附加必要的门电路 （10 分） 74161 功能表 输 入 输 出 RD LD ET EP CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 22 / 41 考研专业课研发中心 D0 D3 D2 D1 CO LD RD Q0 Q3 Q2 Q1 EP CP ET 74161 图 5.2 0 0 0 0 0 1 0 d0 d1 d2 d3 d0 d1 d2 d3 1 1 1 1 计 数 1 1 0 保 持, CO =0 1 1 1 0 保 持 23 / 41 考研专业课研发中心 试卷三参考答案试卷三参考答案 一选择题（18 分） 1 c 2 c 3 c 4 c 5b 6 A 7 B 8 A 9 B 二判断题（10 分） 1 （ ）2 （ ）3 （ ）4 （ ）5 （ ）6 （ ）7 （ ）8 （ ）9 （ ） 10 （ ） 三计算题 解： （1） 0.3VVi = 时，三极管截止，工作在截止区， 5VVo = ； （2） 5VVi= 时，三极管导通，工作在饱和区， VVce0V (max)o = 四、分析题 1 DAY+= ACDABY+= 2、 （1）Q n+1 1=XQ2 Q n+1 2= 21Q Q Y=XQ1 2 Q （2） （3）当 X=1 时，该电路为三进制计数器 五：应用题 1 解： （1）由图可以写出表达式： CBAY=1 BCACABY+=2 （2）真值表如下： A B C AB AC BC CB Y2 Y1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 24 / 41 考研专业课研发中心 1 0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 (3)判断逻辑功能：Y2Y1 表示输入1的个数。 2 解： （1）输入 A、B、C 按题中设定，并设输出 ML1 时，开小水泵 ML0 时，关小水泵 MS1 时，开大水泵 MS1 时，关大水泵； （2）根据题意列出真值表： A B C ML MS 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 1 （3）由真值表化简整理得到： ABCCABBCACBABML+= 76327632 mmmmmmmmML=+= CBAABCCABCBACBACBAMS+=+= 7654176541 mmmmmmmmmmMS=+= （4）令 A=A,B=B,C=C，画出电路图： 25 / 41 考研专业课研发中心 （1） “0101” “1111” “1111” （2） “0110”时复位 4、 （1）单稳态 （2）20mS 26 / 41 考研专业课研发中心 数字电子技术基础复习试卷四数字电子技术基础复习试卷四 一、选择题（18 分） 1下列说法正确的是（ ） a. 2 个 OC 结构与非门线与得到与或非门。 b. 与门不能做成集电集开路输出结构 c. 或门不能做成集电集开路输出结构 d. 或非门不能做成集电集开路输出结构 2下列说法正确的是（ ） a. 利用三态门电路只可单向传输 b三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c.三态门是普通电路的基础上附加控制电路而构成。 d.利用三态门电路可实现双向传输 3TTL 反相器输入为低电平时其静态输入电流约为（） a100mA b5mA c1mA d500mA 4下列等式不正确的是（ ） a.ABC=A+B+C b. (A+B)(A+C) =A+BC c. A( BA+ )=A+B d. AB+AC+BC=AB+AC 5下列等式正确的是（ ） a. A+AB+B=A +B b. AB+ AB=A+ B c. A( AB)=A+B d. A CBA+ =BC 6下列描述不正确的是（ ） aD 触发器具有两个有效状态，当 Q=0 时触发器处于 0 态 b移位寄存器除具有数据寄存功能外还可构成计数器 c主从 JK 触发器的主触发器具有一次翻转性 d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7电路如下图（图中为下降沿 Jk 触发器） ，触发器当前状态Q3 Q2 Q1为“110” ，请问时钟作用下，触发器 下一状态为（ ） 27 / 41 考研专业课研发中心 图 1 a “101” b “010” c “110” d “111” 8、下列描述不正确的是（ ） a译码器、数据选择器、EPROM 均可用于实现组合逻辑函数。 b寄存器、存储器均可用于存储数据。 c将移位寄存器首尾相连可构成环形计数器 d上面描述至少有一个不正确 9下列描述不正确的是（ ） aEEPROM 具有数据长期保存的功能且比 EPROM 在数据改写上更方便 b右图所示为由 555 定时器接成的多谐振荡器 cDAC 的含义是数-模转换、ADC 的含义是模数转换 d上面描述至少有一个不正确 一 判断题（9 分） 1两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ） 2在优先编码器电路中允许同时输入 2 个以上的编码信号（ ） 3利用三态门可以实现数据的双向传输。 （） 4有些 OC 门能直接驱动小型继电器。 （） 5构成一个 5 进制计数器需要 5 个触发器（ ） 6 RS 触发器、JK 触发器均具有状态翻转功能（ ） 7 当时序逻辑电路存在有效循环时该电路能自启动（ ） 8 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（ ） 9可用 ADC 将麦克风信号转换后送入计算机中处理时（ ） 三计算题（8 分） 1、在图 1 的反相器电路中，Vcc=5V,VEE=-10V,Rc=2K,R1=5.1K,R2=20K,三极管的电流放大系数 =30，饱和压降 VCE(sat0=0.1V,输入的高低电平分别为 V1H=5V、V1L=0V,计算输入高、低电平时对应的输出电 平。 28 / 41 考研专业课研发中心 T Rc R1 R2 A (Vi) (Vo) Y VCC VEE 图 3 2已知一个 8 位权电阻 DAC 输入的 8 位二进制数码用 16 进制表示为 40H，参考电源UREF=-8V，取转换 比例系数 R RF2 为 1。求转换后的模拟信号由电压UO 四分析题（24 分） 1 用卡诺图法将下列函数化为最简与或式 1） 、Y=A B+BC+A+B+ABC 2)、Y(A,B,C,D)= )m10, m7m6,m5,m3,( ,给定的约束条件为 m0+ m1+m2+m4+m8=0 2分析下面的电路并回答问题（触发器为 TTL 系列） 图 4 （1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图 （3） 该电路具有什么逻辑功能 五应用题（41 分） 1 分析图 5 所示电路，写出输出 Z 的逻辑函数式。并用卡洛图法化 简为最简与或式。 8 选 1 数据选择器 CC4512 的功能表如下 图 5 D0 A0 Y 6 D1 D2 D3 D4 D5 D6 D7 A1 A2 A B C Z D 1 D 0 29 / 41 考研专业课研发中心 A2 A1 A0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 2 3-8 译码器 74LS138 的真值表如下： 3-8 译码器 74LS138 的真值表 序 号 输 入 输 出 A B C 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 2 0 0 1 1 1 0 1 1 1 1 1 3 0 0 1 1 1 1 0 1 1 1 1 4 0 1 0 1 1 1 1 0 1 1 1 5 0 1 0 1 1 1 1 1 0 1 1 6 0 1 1 1 1 1 1 1 1 0 1 7 0 1 1 1 1 1 1 1 1 1 0 请利用 38 译码器和若干与或非门设计一个多输出的组合逻辑电路。 输出的逻辑式为： Z1=AC+ABC+ABC Z2=AB+ABC Z3=ABC+BC+ABC A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 30 / 41 考研专业课研发中心 74LS161 功能表 CR LD CTP CTT CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 555 定时器的功能表 3 74LS161 逻辑符号及功能表如下 （1）假定 161 当前状态Q3 Q2 Q1Q0为“1101”请问在几个CP作用下，CO 信号将产生下降沿？ （2）请用置数法设计一个七进制记数器（可附加必要的门电 路）并画出状态图 4试分析上图所示电路中输入信号UI的作用并解释电路的工作原理 UI1 UI2 D R 输出 UO TD状