毕业设计（论文）-基于FPGA的DVB系统信道编码的研究与实现.doc

ANYANG INSTITUTE OF TECHNOLOGY本 科 毕 业 论 文基于FPGA的DVB系统信道编码的研究与设计THE ALGORITHM RESEARCH AND IMPLEMENTATION ON FPGA OF CHANNEL CODING OF DVB院（部）名称： 电子信息与电气工程学院 专业班级： 通信工程2011级专升本2班 学生姓名： 姜薇 学 号： 201102080098 指导教师姓名： 杨丽飞 指导教师职称： 讲 师 2013年 5 月毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得安阳工学院及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解安阳工学院关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 摘要随着市场需求的增长，集成工艺水平及计算机自动设计技术的不断提高，市场对电子产品提出了更高的要求。其中FPGA器件以其设计灵活、设计周期短、设计效率高、工作速度快、成本低等优点广泛应用于数字集成电路的设计中。因此在数字频带传输技术中可使用FPGA来实现DPSK的调制与解调系统的设计。本文基于DPSK载波传输系统的调制基本原理，在QUARTUSII软件上首先用VHDL语言实现了绝对码转相对码、CPSK调制及相对码转绝对码这几个子模块的设计与仿真。并基于DDS技术产生的载波作为输入将绝对码转相对码和CPSK调制子模块联调后实现了DPSK调制系统。本设计主要实现基于FPGA的DPSK载波传输的数字通信系统。与模拟通信系统相比，数字调制和解调同样是通过某种方式，将基带信号的频谱由一个频率位置搬移到另一个频率位置上去。不同的是，数字调制的基带信号不是模拟信号而是数字信号。在大多数情况下，数字调制是利用数字信号的离散值实现键控载波，对载波的幅度，频率或相位分别进行键控，便可获得ASK、FSK、PSK等。这三种数字调制方式在误码率，要求信噪比和抗噪声性能等方面，以PSK性能最佳，因而，PSK在中、高速传输数据时得到广泛应用。关键字：FPGA；调制；解调系统；仿真设计AbstractAlong with market demand growth, integrated technological level and the automatic computer design and technology unceasing enhancement, the market for electronic products put forward higher request. Among them with the FPGA device designed to be flexible, design cycle is short, the design efficiency high, speed, low cost advantages are widely used in digital integrated circuit design. So in digital frequency transmission technology can be used to realize the FPGA DPSK modulation and demodulation of the design of the system. This paper, based on the DPSK carrier modulation of the basic principle of transmission system, in QUARTUSII software with VHDL language first realized the absolute relative code, CPSK turn code modulation and relative yards turn this a few yards son absolute module design and simulation. And based on the carrier technologies to produce DDS as input will absolutely yards relative code and CPSK modulation turn son module after the DPSK realize alignment modulation system. The design of the main realization based on FPGA DPSK carrier transmission of digital communication system. Compared with simulation of communication system, digital modulation and demodulation is also in some way, will the baseband signal by a frequency spectrum position moved to another frequency positions. The difference is, digital modulation of baseband signal is not the analog signal but the digital signal. In most cases, digital modulation is using digital signal of discrete values realize keying carrier, the carrier of the amplitude, frequency and phase, respectively keying, can get ASK, FSK, PSK, etc. The three kinds of digital modulation mode in the bit error rate, request signal-to-noise ratio and resistance to noise performance and so on, taking the best PSK performance, and thus, in the high speed transmission, PSK data widely used. Key word: FPGA; A; Demodulation system; The simulation design目 录摘要1Abstract21.绪论41.1研究背景41.2研究目的及意义51.3国内外研究现状51.4研究进展情况及研究方向72.PSK调制原理102.1数字调制介绍102.2二进制相移键控（PSK）的调制113.差分相移键控（DPSK）调制原理133.1差分相移键控原理133.2绝对码相对码(差分编码)144.3. 差分相移键控（DPSK）解调原理144.1极性比较法(相干解调)144.2相位比较法155.DPSK调制解调系统的设计165.1DPSK的总体设计165.2CPSK调制电路的VHDL建模与程序设计174.2.1 CPSK调制的VHDL建模174.2.2 程序及仿真结果分析205.3CPSK解调电路的VHDL建模与程序设计204.3.2 CPSK解调的VHDL程序及仿真结果分析215.4DPSK调制电路的VHDL建模与程序设计224.4.1 DPSK调制电路方框图模型224.4.2 绝对码转换为相对码的VHDL程序及仿真结果分析235.5DPSK解调电路的VHDL建模与程序设计234.5.1 DPSK解调电路的设计234.5.2 相对码到绝对码的转换程序及仿真波形分析24总结26参考文献27致谢28附录：代码清单291. 绪论1.1 研究背景近年来，我国移动通信业务迅猛发展，已深入到社会生活的各个方面。面对移动用户群的持续增长和新业务的层出不穷，移动通信体系要及时适应甚至超前于市场需求的步伐。另外如今移动通信已成为通信领域中最具活力、最具发展前途的一种通信方式，未来通信的更高要求成为其演进的原动力，与之相关的各类通信技术也成为人们研究的热点，值得我们密切关注和学习。而作为移动通信的核心技术之一的调制解调技术是实现高速高效的通信系统的重要保证。1934年美国学者李佛西提出脉冲编码调制（PCM）的概念，从此之后通信数字化的时代应该说已经开始了，但是数字通信的高速发展却是20世纪70年代以后才开始的。随着时代的发展，用户不再满足于听到声音，而且还要看到图像；通信终端也不局限于单一的电话机，而且还有传真机和计算机等数据终端。现有的传输媒介电缆、微波中继和卫星通信等将更多地采用数字传输。数字信号的载波调制是信道编码的一部分，之所以在信源编码和传输通道之间插入信道编码是因为通道及相应的设备对所要传输的数字信号有一定的限制，未经处理的数字信号源不能适应这些限制。由于传输信道的频带资源总是有限的，因此在充分得利用现有资源的前提下，提高传输效率就是通信系统所追求的最重要指标之一。模拟通信很难控制传输效率，最常见到的单边带调幅（SSB）或残留边带调幅（VSB）可以节省近一半的传输频带。由于数字信号只有“0”和“1”两种状态，所以数字调制完全可以理解为像报务员用开关键控制载波的过程，因此数字信号的调制方式一般均为较简单的键控方式。现代通信系统的发展随着VHDL等设计语言的出现和ASIC的应用进入了一个新的阶段。由于大多数信号都是带通型的，所以必须先用数字基带信号对载波进行调节，形成数字调制信号再进行传输。因而，调制技术是实现现代通信的重要手段。本文在研究ASK系统的基础上，基于FPGA设计了它的调制解调实现方案。1.2 研究目的及意义这个课题是基于FGPA设计并制作一个2ASK调制解调器，实现数字信号对载波的调制和解调。通过这个课题理解掌握课题涉及的相关内容，熟练使用相关开发工具软件Quartus II，熟悉数字信号载波调制解调的基本方式。调制的目的是把要传输的模拟信号或数字信号变换成适合信道传输的信号，这就意味着把基带信号（信源）转变为一个相对基带频率而言频率非常高的代通信号。该信号称为已调信号，而基带信号称为调制信号。调制可以通过使高频载波随信号幅度的变化而改变载波的幅度、相位或者频率来实现。调制过程用于通信系统的发端。在接收端需将已调信号还原成要传输的原始信号，也就是将基带信号从载波中提取出来以便预定的接受者（信宿）处理和理解的过程。该过程称为解调。现代通信系统是一个十分复杂的工程系统，通信系统设计研究也是一项十分复杂的技术。由于技术的复杂性，在现代通信技术中，越来越重视采用计算机仿真技术来进行系统分析和设计。随着电子信息技术的发展，已经从仿真研究和设计辅助工具，发展成为今天的软件无线电技术，这就使通信系统的仿真研究具有更重要和更实用的意义。而其中数字信号的调制和解调已成为重中之重。1.3 国内外研究现状当今社会通信信号调制识别成为研究热点之一，国内外都有相关方面的研究，并且取得很好的结果。近十几年来，随着计算机，人工智能，模式识别和信号处理等技术的飞速发展.通信信号的自动调制识别技术得到长足地发展1。数字调制传输在现代通信中发挥着越来越重要的作用, 2PSK及2DPSK是数字调制传输的两种常用方式，PSK是由载波相位来表示信号占和空或者二进制1和O。对于有线线路上较高的数据传输速率，可能发生4个或8个不同的相移，系统要求在接收机上有精确和稳定的参考相位来分辨所使用的各种相位。利用不同的连续的相移键控，这个参考相位被按照相位改变而进行的编码数据所取代，并且通过将相位与前面的位进行比较来检测。而DPSK是通过相位的改变，来传送信息。随着社会的不断数字化，数字集成电路得到广泛应用。数字集成电路本身在不断地进行更新换代2。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD) 3。硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统4。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具，把网表转换为要实现的具体电路布线结构5。目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计6。硬件描述语言HDL的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用7。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，VHDL和Verilog HDL语言适应了这种趋势的要求，先后成为IEEE标准。现在，随着系统级FPGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、Cynlib C+等等8。究竟选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为EDA设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。1.4 研究进展情况及研究方向早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能9。 其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能10。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑) 11。 PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术12。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的13。 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路14。 为了弥补这一缺陷，20世纪80年代中期。 Altera和Xilinx分别推出了类似于PAL结构的扩展型 CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件15。PLD 在近20 年的时间里已经得到了巨大的发展,在未来的发展中,将呈现以下几个方面的趋势:（1） 向大规模、高集成度方向进一步发展当前,PLD 的规模已经达到了百万门级,在工艺上,芯片的最小线宽达到了 0.13m,并且还会向着大规模、高集成度方向进一步发展。（2） 向低电压、低功耗的方向发展PLD 的内核电压在不断的降低,经历 5 V 3.3 V 2.5 V 1.8 V 的演变,未来将会更低。工作电压的降低使得芯片的功耗也大大减少,这样就适应了一些低功耗场合的应用,比如移动通信设备、个人数字助理等。（3） 向高速可预测延时方向发展由于在一些高速处理的系统中,数据处理量的激增要求数字系统有大的数据吞吐速率,比如对图像信号的处理,这样就对 PLD 的速度指标提出了更高的要求;另外,为了保证高速系统的稳定性,延时也是十分重要的。用户在进行系统重构的同时,担心的是延时特性会不会因重新布线的改变而改变,如果改变,将会导致系统性能的不稳定性,这对庞大而高速的系统而言将是不可想象的,带来的损失也是巨大的。因此,为了适应未来复杂高速电子系统的要求,PLD 的高速可预测延时也是一个发展趋势。（4 ）向数摸混合可编程方向发展迄今为止,PLD 的开发与应用的大部分工作都集中在数字逻辑电路上,在未来几年里,这一局面将会有所改变,模拟电路和数摸混合电路的可编程技术得到发展。目前的技术 ISPPAC 可实现 3 种功能:信号调整、信号处理和信号转换。信号调整主要是对信号进行放大、衰减和滤波;信号处理是对信号进行求和、求差和积分运算;信号转换则是指把数字信号转换成模拟信号。EPAC 芯片集中了各种模拟功能电路,如可编程增益放大器、可编程比较器、多路复用器、可编程 A/D 转换器、滤波器和跟踪保持放大器等。（5） 向多功能、嵌入式模块方向发展现在,PLD 内已经广泛嵌入 RAM/ ROM ,FIFO 等存储器模块,这些嵌入式模块可以实现更快的无延时的运算与操作。特别是美国 Altrea 公司于2000 年对可编程片上系统 （System On Programmable Chip ,SOPC） 的提出,使得以 FPGA 为物理载体、在单一的 FPGA 中实现包括嵌入式处理器系统、接口系统、硬件协处理器或加速器系统、DSP 系统、数字通信系统、存储电路以及普通数字系统更是成为目前电子技术中的研究热点。微电子设计工业的设计线宽已经从0.25m向 0.18m变迁，而且正在向0.13m和90nm的目标努力迈进。到0.13m这个目标后，90%的信号延迟将由线路互连所产生。为了设计工作频率近2GHz的高性能电路，就必须解决感应、电迁移和衬底噪声问题（同时还有设计复杂度问题）。未来几年的设计中所面临的挑战有哪些？标准组织怎样去面对？当设计线宽降到0.13m，甚至更小时，将会出现四个主要的趋势： 设计再利用； 设计验证（包括硬件和软件）； 互连问题将决定对时间、电源及噪声要求； 系统级芯片设计要求。满足未来设计者需要的设计环境将是多家供应商提供解决方案的模式，因为涉及的问题面太广且太复杂，没有哪个公司或实体可以独立解决。实际上，人们完全有理由认为，对下一代设计问题解决方案的贡献，基础研究活动与独立产业的作用将同等重要16。2. PSK调制原理2.1 数字调制介绍数字调制的概念：用二进制（多进制）数字信号作为调制信号，去控制载波某些参量的变化，这种把基带数字信号变换成频带数字信号的过程称为数字调制，反之，称为数字解调。数字调制的分类：（1）线性调制方式：线性调制方式主要有各种进制的PSK和QAM等。线性调制方式又可分为频谱高效和功率高效两种。在线性数字调制技术中，传输信号的幅度s(t)随调制数字信号m(t)的变化而呈线性变化。 线性数字调制技术带宽效率较高，所以非常适用于在有窄频带要求下，需要容纳越来越多用户的无线通信系统。在线性数字调制方案中，传输信号s(t)可表示为：线性数字调制方案有很好的频谱效率，但传输中必须使用功率效率低的RF放大器。（2）恒定包络调制方式：恒定包络调制方式主要有MSK、TFM（平滑调频）、GMSK等。其主要特点是这种已调信号具有包络幅度不变的特性，其发射功率放大器可以在非线性状态而不引起严重的频谱扩散。（3）数字调制系统的基本结构 图1-1 数字调制系统的基本结构（4）数字调制的性能指标数字调制的性能指标通常通过功率有效性hp（Power Efficiency）和带宽有效性hB（Spectral Efficiency）来反映。功率有效性hp是反映调制技术在低功率电平情况下保证系统误码性能的能力，可表述成每比特的信号能量与噪声功率谱密度之比：2.2 二进制相移键控（PSK）的调制（1）PSK信号的产生图1-2 PSK信号的产生方式以及波形示例一个二进制的PSK信号可视为一个双极性脉冲序列s(t)与一个载波 的乘积，即：也可以写成：数字调相波可以用矢量图表示其相位变化的规则，根据CCITT规定，存在A、B两种表示相位变化的矢量图，如下图所示。图中的虚线表示参考矢量，它代表未调制载波的相位。图1-3 二相移相信号矢量图(2)PSK信号的功率谱特性:2PSK信号的功率谱密度采用与求2ASK信号功率谱密度相同的方法。PSK信号的功率谱密度为:式中， 为基带信号s(t)的功率谱密度。当0、1等概出现时，双极性基带信号功率谱密度为:则2PSK信号的功率谱密度为:图1-4 PSK信号功率谱密度图1-5 双极性基带功率谱密度PSK信号谱，形状为 ，以 为中心的DSB谱PSK信号传输带宽 (取主瓣宽度）3. 差分相移键控（DPSK）调制原理3.1 差分相移键控原理差分相移键控（Differential Phase Shift Keying，DPSK）是一种最常用的相对调相方式，采用非相干的相移键控形式。它不需要在接收机端有相干参考信号，而且非相干接收机容易实现，价格便宜，因此在无线通信系统中广泛使用。差分相移键控（DPSK）是利用相邻二个码元的载波信号初始相位的相对变化来表示所传输的码元。所谓相位变化，又有向量差和相位差两种定义方法。向量差是指前一码元的终相位与本码元初相位比较，是否发生了相位的变化，而相位差是值前后两码元的初相位是否发生了变化。按向量差和相位差画出的DPSK波形是不同的。但是绝对移相波形规律比较简单，而相对移相波形规律比较复杂。当有加性高斯白噪声时，平均错误概率如下所示为:2DPSK同样存在A、B方式矢量图，图中虚线表示的参考矢量代表前一个码元已调载波的相位。B方式下，每个码元的载波相位相对于参考相位可取 ，所以其相邻码元之间必然发生载波相位的跳变，接收端可以据此确定每个码元的起止时刻（即提供码元定时信息），而A方式却可能存在前后码元载波相位连续。图2-1 2DPSK同样存在A、B方式矢量图3.2 绝对码相对码(差分编码)绝对码和相对码之间的关系为：若定义为2DPSK方式下本码元初相与前一码元初相之差，并设相“1”、 0相“0”，为了比较，设2PSK方式下相“0”、 0相“1”，则数字信息序列与2PSK、2DPSK信号的码元相位关系如表所示。表2-1 2PSK、2DPSK信号的码元相位关系图2-2 绝对码相对码相位比较4. 3. 差分相移键控（DPSK）解调原理4.1 极性比较法(相干解调)（1）输入DPSK信号经过带通滤波器后，加到乘法器，乘法器将输入信号与载波极性进行比较。极性比较电路符合绝对移相定义（因绝对移相信号的相位是相对于载波而言的），经低通和判决电路后，还原的是相对码。要得到原基带信号，还必须经过相对码-绝对码变换器。不难看出，极性比较原理是将DPSK信号与参考载波进行相位比较，恢复出相对码，然后进行查分译码，由相对码还原成绝对码，得到原绝对码基带信号。（2）DPSK解调器由三部分组成，乘法器和载波提取电路实际上就是相干检测器。后面的相对码（差分码）-绝对码变化电路，即相对码（差分码）译码器，其余部分完成低通判决任务。当输入为“1”码时，Ucpsk(t)=Uask(t)=Acos(2fct),因此CPSK解调的情况完全与ASK解调相同，此时低通输出：X(t)=a+nc(t)当输入为“0”码时，Ucpsk(t) =Acos(2fct+)=- Acos(2fct),此时与ASK情况不同。由于Acos(2fct)= - Acos(2fct)，则x(t)=-A+nc(t)。图3-1 相干解调4.2 相位比较法DPSK相位比较法解调器原理如下图。其基本原理是将接收到的前后码元所对应以前以码元的载波相位作为后一码元的参考相位。所以称为相位比较法或者是称为差分相位检测法。该电路与极性比较法不同之处在于乘法器中与信号相乘的不是载波，而是前一码元的信号，该信号相位随机且有噪声，它的性能低于极性比较法的性能。输入的UDPSK信号一路直接加到乘法器，另一路经过延迟线延迟一个码元的时间Tb后，加到乘法器作为相干载波。若不考虑噪声的影响，设前一码元载波的相位为1，后以码元载波的相位为2，则乘法器的输出为：cos(ct+1)cos(ct+2)=1/2cos(1+2)+cos(2ct+1+2)经过低通滤波器滤出高频项，输出为：U0(t)=1/2cos(1-2)=1/2cos式中，=1-2，是前后码元对应的载波相位差。由调相关系可知，=0时，发送“0”；=时，发送“1”，则取样判决器的判决规则是：U0(t)0,判决为“0”；U0(t)0,判决为“1”。可直接解调出原绝对码基带信号。然而，相位比较法电路是将本码元信号与前一码元信号相位比较，它适合与按相位差定义的DPSK信号的解调，对码元宽度为非整数倍的载频周期的按向量差定义的DPSK信号，该电路不起作用。图3-2 相位比较法5. DPSK调制解调系统的设计5.1 DPSK的总体设计数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术和工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASIC)。但是ASIC因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了ASIC的缺陷，使得设计的系统变得更加灵活，设计的电路体积更加小型化，重量更加轻型化，设计的成本更低，系统的功耗也更小了。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。整个信号处理过程全部采用VHDL硬件描述语言来设计，并用Quartus II仿真系统功能对程序进行调试，分析仿真结果，以满足系统设计的要求。FPGA芯片结合了专用集成电路和DSP的优势，既具有很高的处理速度，又具有一定的灵活性。FPGA中既减少了大量硬件连线，又降低了干扰，系统实现方便，性能稳定。因此，基于FPGA的数字传输系统的研究具有重要的实际意义。DPSK 信号应用较多，但由于它的调制规律比较复杂，难以直接产生，目前DPSK 信号的产生较多地采用码变换加CPSK(Coherent Phase-Shift Keying)调制而获得，这里的CPSK就是前面提到的PSK方式，在以后的论文叙述中就以CPSK来代替PSK，主要是为了与DPSK形成对比。这种DPSK方法是把原基带信号经过绝对码相对码变换后，用相对码进行CPSK 调制，其输出便是DPSK 信号。用源码序列 对载波进行相对（差分）相移键控，等效于将源码序列 转换为差分码形式 ，之后对载波进行绝对相移键控。图4-1 FPGA实现的总体框架5.2 CPSK调制电路的VHDL建模与程序设计4.2.1 CPSK调制的VHDL建模CPSK调制方框图如图4-2所示。CPSK调制器模型主要由计数器和二选一开关等组成。计数器对外部时钟信号进行分频与计数，并输出两路相位相反的数字载波信号；二选一开关的功能是：在基带信号的控制下，对两路载波信号进行选通，输出的信号即为CPSK信号。图中没有包含模拟电路部分，输出信号为数字信号。图4-2 CPSK调制方框图首先将频率为fc的时钟信号CLK分频产生两路相位相反频率为fc/2的载波信号，在以q =4循环计数时，从图4-3所示的流程图可以知道f1与f2的相位一直是相反的，频率必然相同 。首先将频率为fc的时钟信号CLK分频产生两路相位相反频率为fc/2的载波信号，在以q =4循环计数时，从图4-3所示的流程图可以知道f1与f2的相位一直是相反的，频率必然相同 。图4-3 CPSK调制分频部分程序设计流程图如下图4-4 所示为二选一电路的VHDL程序设计流程图，用一个简单的二重判断语句便可完成这一功能。图4-4 二选一电路的VHDL程序设计流程图在程序中涉及到一些频率计算，时钟clk的频率为fc，则其周期为Tc=1/fc，经分频之后f1和f2的频率为fc/2,周期为T=2*Tc。在输入的基带信号x应为2*Tc的整数倍，这样利于与波形的分析观察。4.2.2 程序及仿真结果分析CPSK调制程序如附录A 所示。CPSK调制VHDL程序仿真图如图4-5、4-6 所示。图4-5 CPSK调制VHDL程序仿真全图图4-6 CPSK调制VHDL程序仿真局部放大图载波信号f1、f2是通过时钟clk分频得到的，所以滞后clk一个周期，调制的输出信号是有载波得来的，所以滞后载波f1、f2一个周期，从图中调制输出信号y可看出对输入基带信号调制的成功。5.3 CPSK解调电路的VHDL建模与程序设计CPSK解调器的建模方框图如图 4-7所示。图中的计数器q输出与发端同步的0相数字载波。判决器的工作原理是：把计数器输出的0相载波与数字CPSK信号中的载波进行逻辑“与”运算，当两比较信号在判决时刻都为“1”时，输出为“1”，否则输出为“0”，以实现解调的目的。图中没有包含模拟电路部分，调制信号为数字信号。图4-7 CPSK解调器的建模方框图图4-8 CPSK解调电路的VHDL程序设计流程图 程序对输入的信号进行抽样判决，以计数器q来规定抽样间隔时间，q以4位循环计数，这里就形成4个周期的clk间隔来抽样判决一次，根据输入已调信号的相位判断出调制前的信号。4.3.2 CPSK解调的VHDL程序及仿真结果分析CPSK解调的VHDL程序如附录B所示，程序成功仿真后的波形图如图4-9 所示。当start为高电平时，进行CPSK解调，计数器开始计数，并在q=0时根据x的电平来进行抽样，并判决输出为y，输出的y滞后输入的x一个clk。图4-9 CPSK解调的VHDL程序仿真波形图5.4 DPSK调制电路的VHDL建模与程序设计4.4.1 DPSK调制电路方框图模型DPSK调制方框图如图4-10 所示。图中计数与图4-7中的计数器相同。异或门与寄存器共同完成绝/相变换功能；CPSK调制器与图12 CPSK调制器相同。图4-10 DPSK调制电路方框图下面程序设计部分就只包含绝对码到相对码的转换，码型转换后再通过CPSK调制就实现了DPSK调制。如图4-11所示为绝对码转换为相对码的VHDL程序设计流程图。这里确定计数器q的循环周期为4，所以绝对码码元长度确定为4倍的clk。要完成， 利用VHDL程序中信号的延时性，用xx=xxx,y=xxx两个公式就能完成绝对码到相对码的转换。图4-11 绝对码转换为相对码的VHDL程序设计流程图4.4.2 绝对码转换为相对码的VHDL程序及仿真结果分析绝对码转换为相对码的VHDL程序如附录C所示。绝对码转换为相对码的VHDL程序仿真成功后的波形图如图4-12 所示，clk为系统时钟，当start为高电平时，进行绝对码到相对码的转换，这时输入的绝对码是按4个clk的周期为码元长度，输入的数字信号一定要注意这点。q为计数器，循环4位，在q=0时，对输入的绝对码x进行运算，得到y。输出y是输入信号x与中间寄存信号xx的异或。同时输出的y滞后于信号x一个clk。图4-12 绝对码转换为相对码的VHDL程序仿真波形5.5 DPSK解调电路的VHDL建模与程序设计4.5.1 DPSK解调电路的设计DPSK解调电路的方框图如图4-13 所示，DPSK解调电路采用CPSK解调电路加一个相对码到绝对码的转换即可实现。CPSK解调电路和4.3节一样，相对码/绝对码变换过程都是以计数器输出信号为时钟的控制下完成的，下面就只设计相对码到绝对码的转换程序即可。图4-13 DPSK解调电路的方框图如下图4-14 所示为相对码到绝对码转换的VHDL程序设计流程图。这里确定计数器q的循环周期为4，所以相绝对码码元长度确定为4倍的clk。利用VHDL程序中信号的延时性，用y=xxx，xx=x两个公式就能完成相对码到绝对码的转换。图4-14 相对码到绝对码转换的VHDL程序设计流程图4.5.2 相对码到绝对码的转换程序及仿真波形分析相对码转换为绝对码的VHDL程序如附录D所示。相对码转换为绝对码的VHDL程序仿真成功后的波形图如图4-15 所示，clk为系统时钟，当start为高电平时，进行相对码到绝对码的转换，这时输入的相对码是按4个clk的周期为码元长度，输入的数字信号一定要注意这点。q为计数器，循环4位，在q=3时，对输入的相对码x进行运算，得到y。输出y是输入信号x与xx（输入信号x延时一个基带码长）的异或。同时输出的y滞后于输入信号x一个基带码长(4个clk)。图4-15 相对码转换为绝对码的VHDL程序仿真波形图注：工程的所有源码都列在附录中，完整的工程文档在电子稿“PL_CPSK”文件夹中总结这次的毕业设计让我收获良多，将以前所学的通信原理知识和FPGA综合起来运用，并且应用的如此实际。这次我的设计主要是倾向于软件方面的，学会编写和设计VHDL程序，然后在Quartus II软件上进行仿真。这次设计的一些总结如下：(1) 完成了PSK通信系统的VHDL程序设计，并在此基础上作了一系列的分析对比； (2) 学习了FPGA的基本知识，从编程的角度出发完成了利用FPGA器件进行理论设计，并进行了仿真。(3) 进一步加深了对通信模式的学习。设计中存在的问题： (1)程序编译时，存在管脚不出信号，与延时有关。 (2)系统仿真时，设计的CLK周期应与器件的时延相适应，否则也不能正确输出。参考文献1 杜慧敏，李肴谋.基于珑行Verilog的FPGA设计基础(M).第1版，西安:西安电子科技大学出版社，20062 徐现岭.现代通信系统调制解调的基本技术和实现方法D.西安电子科技大学，2008.1:53 常君明，颜彬.数字通信原理(M).北京：清华大学出版社，2010.1：54 周燕.基于DSP的ASK调制解调的研究D. 西安石油大学,2009.5:85 JohnF,WakerlyDIGITAL DESIGN Principles and Practices(3rded)北京：高等教育出版社影印，2001:34-866 Sklar,B.数字通信基础与应用M.徐平平等译,北京：电子工业出版社，2010.4：128-1347 梅灿华，张潜基于FPGA的键控移频调制解调器的设计与实现J安徽大学学报：自然科学版，2005，29(2)：22278 Haykin,S.模拟与数字通信导论M.徐波等译.北京：电子工业出版社，2007.2：196-2119 Madhow,U.数字通信基础M.赵志忠等译，北京：人民邮电出版社，2010.8：5-13310 常君明，颜彬.数字通信系统(M).北京：清华大学出版社,2010.1：67-10011 李环，任波，华宇宁.通信系统仿真设计与应用(M).北京：电子工业出版社，2009.3：60-8012 金玮. 基于FPGA的振幅键控调制解调电路的设计与实现J. 科技信息（学术版），2007(24)：80-8213 李卓艺， 林波. 频率键控调制解调电路的设计J.机电信息，2011(21)：147-14914 樊昌信，任光亮.现代通信原理(M).北京：人民邮电出版社，2009.10：112-13615 潘莉， 郭东辉， 纪安妮等. 数字调制解调技术及其应用的研究进展J. 电讯技术，2001,41(5)：26-2916 Theodore SRappaportWireless communication principle & practiceMPrentice Hall InternationalInc电子工业出版社，199917 潘莉， 郭东辉， 纪安妮，等. 数字调制解调技术及其应用的研究进展J. 电讯技术，2001,41(5)：26-2918 段吉海，黄智伟. 基于CPLD/FPGA的数字通信系统建模与设计(M).电子工业出版社，2004.119 王兆祥，韩政，张卫东. 通信系统仿真(M). 国防工业出版社, 2009 .820 李环，任波，华宇宁.通信系统仿真设计与应用(M).北京：电子工业出版社，2009.3：60-80致谢在论文完成之际，我要特别感谢我的指导老师老师的热情关怀和悉心指导。在我撰写论文的过程中，老师倾注了大量的心血和汗水，无论是在论文的选题、构思和资料的收集方面，还是在论文的研究方法以及成文定稿方面，我都得到了老师悉心细致的教诲和无私的帮助，特别是他广博的学识、深厚的学术素养、严谨的治学精神和一丝不苟的工作作风使我终生受益，在此表示真诚地感谢和深深的谢意。 在论文的写作过程中，也得到了许多同学的宝贵建议，同时还