（测试计量技术及仪器专业论文）基于dsp的数据采集与处理系统的设计与实现.pdf

攘要 本文论述了种基于数字信号处理器的数据采集与处理系统的设计方案，并 给出了具体的实现方法。 程介绍了该数攥采集与处毽系统采霜羊i 麴t m s 3 2 0 l f 2 4 0 7 鍪d s p 终为核心楚 理器件的必要性后，简述了系统的结构与功能。详细介绍了系统的硬件设计和实 现方案，包括d s p 最小系统，a d 转换通道，通信接口等；论述了如何使用c p l d 作为d s p 与其乡 隧嚣终之间款接翻，莠给出了详缨的c p l d 内部逻辑设计过程。 本文详细叙述了系统软件的设计姆实现过程，稳括数据采集控潮，数蠢簸理，数 据通信锌。文中还就如何提高数据采集的实时性以及d s p 数据运算精度等问题进 行了讨论，并提出了用软件实现f i f o 缓冲的方法。 关键词：数字信号处理器，实时性，数字滤波器，串行通信 a b s t r a c t t h ed i s s e r t a t i o nd i s c u s s e st h er e a l i z a t i o no fas y s t e mo fr e a l t i m e d a t aa c q u i s i t i o na n d p r o c e s s i n gb a s e d o n d s p ，a n d i n t r o d u c e st h ed e s i g n o fs o r w a r ea n dh a r d w a r ew h i c ht oi m p l e m e n tt h es y s t e mi nd e t a i l a f t e ri n t r o d u c i n gt h a tad s p ( t m s 3 2 0 l f 2 4 0 7 ) i su s e da st h ec e n t r a l p r o c e s s o r , t h e a r c h i t e c t u r ea n df u n c t i o no ft h es y s t e mi sd e s c r i b e db r i e f l y t h eh a r d w a r ed e s i g nf o rt h es y s t e mi si n t r o d u c e di nd e t a i l ，i n c l u d i n g d s pm i n is y s t e m ，a dc o n v e r s i o nc i r c u i ta n dc o m m u n i c a t i o ni n t e r f a c e ， a l s ot h el o g i cd e s i g nf o rc p l di sd e s c r i b e d a n dt h es o f t w a r ed e s i g ni s d e s c r i b e di nd e t a i la sf o l l o w e d ，t h es o f t w a r ef o rt h es y s t e mi sm a i n l y i m p l e m e n t e di nd s p ，i n c l u d i n g t h ec o n t r o l so ft h ed a t a - a c q u i s i t i o n ，d a t a p r o c e s s i n g a n d s u b m i t t i n g t h e d i s s e r t a t i o na l s od i s c u s s e sh o wt o i m p r o v e t h er e a l - t i m e r e s p o n d i n ga b i l i t y a n dt h e p r e c i s e o fd a t a p r o c e s s i n go f ad a t aa c q u i s i t i o na n dp r o c e s s i n gs y s t e m ，a n dam e t h o dt o i m p l e m e n t f i f oi ns o f t w a r ei sp r e s e n t e d k e y w o r d s ：d i g i t a ls i g n a lp r o c e s s i n g r e a l - t i m e r e s p o n s e d i g i t a lf i l t e r s e r i a lc o m m u n i c a t i o n 南京航空航天大学硕士学位论文 第一章绪论 1 1 基于d s p 的实时数据采集系统 在许多检测和控制系统中，数据采集模块都是很重要的组成部分：数据采集模块 完成对大量原始的现场数据和信息的采集与预处理，并通过建立与上位机的实时通 信，向系统提供数据。对于数据采集模块，通常要求其能对多通道进行并行处理，具 备较高的实时性并有一定的数据处理能力。 随着现代检测与控制系统复杂性的提高，对数据采集模块也提出了新的要求。在 很多控制系统中，要求数据采集模块能够对多个信号通道进行实时，高速的数据采集 与高精度的数据预处理。传统的数据采集处理模块多以单片机为中央处理器，结合外 围的信号调理电路，a d 转换电路，以及控制电路来完成数据采集过程。8 位的5 1 单片机对数据的运算与处理能力有限，难以适应高精度数据采集与处理的要求。因此， 对于高精度，高速度的数据采集与处理系统，需要使用更高端的处理器，例如1 6 位 的单片机，3 8 6 处理器等。使用高端的处理器的数据采集系统组织较为复杂，开发周 期长，而且由于其指令的通用性，数字信号处理算法如数字滤波，f f t 等实现困难， 对处理器的利用效率不高。单片机从本质上说属于事务密集型的处理器，使用传统的 单片机难以满足该数据采集系统对于数据运算方面的要求。 数字信号处理器( d s p ) 的出现和广泛使用，很好地满足了数据采集系统对于核心 处理器的要求。无论从实时处理外部事件( 中断，i o ) 的能力，还是对于数据运算 的速度和精度来看，数字信号处理器都有非常大的优势。从内部结构上看，与传统的 冯偌依曼结构不同，数字信号处理器采用了程序存储器与数据存储器分开的哈佛结 构与多总线的c p u 结构；而且数字信号处理器在在指令上实现多级流水操作，并采用 特殊的数据运算指令快速实现了乘法累加等常用的数字信号处理运算操作；d s p 的运 行速度比传统的单片机更快，而且运算精度也很高，例如所有这些，都大大提高了数 字信号处理器的运算与处理能力，使得它兼有事务密集型处理器和运算密集型处理器 的特点。d s p 自从上世纪7 0 年代问世以来，在通信，控制，图像处理，语音处理等 领域得到了极其广泛的应用。 本课题设计为某分布式稳定控制系统中的数据采集模块。该型稳定控制系统是一 种分布式，模块化的稳定控制装置，用于电网暂态稳定控制，频率稳定与电压稳定控 制，系统主变或线路过负荷控制。它既可以用于单个电厂的就地控制，又能构成多个 厂站的区域稳定控制系统，满足一个区域电网稳定控制的需要。该系统由若干标准的 模块组合而成。这些模块主要包括：数据采集模块，通信处理模块，上位机模块，信 号调理模块，m o d e m ，打印接口模块等。该稳定控制系统结构原理如图卜卜1 所示。 在该稳定控制系统中，共有4 个数据采集模块( 图卜卜1 中画出了两个，# l 和# 4 ) ， 它们用来采集并处理来自电网中大量的电气量，包括电流和电压模拟量，开关量，以 基于d s p 的数据采集与处理系统的设计与实现 及频率量，并对这些测量值进行计算分析，并将处理结果发送给上位机。上位机对当 前电网状态作出判断，采取相应的控制决策，使电网持续稳定工作。 l 鼍瓣块b i ( m o d m l )h 目凿 上 位 蚓揣矧鬻器 l 打印机接口模块b 机 i o u z b 图1 - i - 1n k 3 0 0 0 - 1 2 稳定控制系统组成原理图 在该稳定控制系统中，数据采集模块实质上是一个实时数据采集与处理系统( 在 本文后续章节中，称该数据采集模块为数据采集系统) ，除了完成实时的数据采集外， 还完成对数据的处理，包括数字滤波，频率测量，状态量计算，通道数据相关性计算 等。由于本稳定控制系统为在线决策和控制系统，实时性要求高，处理的数据量大， 因此，对于数据采集模块，必须选择一个高速的中央处理器。使其具备实时事务处理 能力和数据处理能力，能够高速完成数字信号处理算法。本课题采用了t i 公司的d s p 作为核心处理器件。t i 公司各种型号的d s p 专为实时信号处理而设计，在其各种型 号的d s p 中，t m s 3 2 0 c 2 4 x 系列d s p 将实时信号处理能力和控制器外设功能集于一身， 为本数据采集系统提供了一个非常理想的解决方案。基于该数据采集系统对于速度， 功耗，成本等方面的考虑，本课题采用了t m s 3 2 0 c 2 4 x 系列d s p 中的t m s 3 2 0 l f 2 4 0 7 作为数据采集系统的中央处理器。 t m s 3 2 0 l f 2 4 0 7 的指令执行速度高达3 0 m i p s ，作为控制器应用它具备良好的实时 控制能力；它的供电电压为3 3 v ，与单片机相比，具有更低的控制器功耗；它的指令 系统提供了丰富的“乘累加”，“循环寻址”等指令，这使得实时信号处理中的数字 滤波，如i i r 、f i r 等，可以方便快速的实现。t m s 3 2 0 l f 2 4 0 7 集成了丰富的片内存储 器和控制器外设，它具备片上3 2 k 的f l a s h 存储器，这对于数据采集过程中的数据缓 冲非常方便。t m s 3 2 0 l f 2 4 0 7 采用两级中断结构，具备强大的中断处理能力，同时， 它还具备两个事件管理模块，能实时管理1 6 个输入通道的a d 转换器4 个1 6 位通 用定时器以及4 个捕获单元，因此，t m s 3 2 0 l f 2 4 0 7 能够满足对多信号通道进行实时 采集处理的要求。t m s 3 2 0 l f 2 4 0 7 是1 6 位的定点d s p ，通过采用q 1 5 等格式的数据表 示法，可以实现小数运算。同时，t m s 3 2 0 l f 2 4 0 7 还具备通用的r s 2 3 2 通信接口，可 以与p c 机等具备u a r t 接口的系统进行实时通信，交换数据，这对于数据采集系统的 调试非常方便。 总之，采用t m s 3 2 0 l f 2 4 0 7 作为本数据采集系统的核心处理器件，充分利用d s p 2 南京航空航天大学硕士学位论文 鲍片上资濂，著通过外扩c p l d 等弼缡程逻辑器传，可戳实现慰数据采集过程赦裹效 管理，菇遮实现对数箍进行滤波，测颓等运算，满足数据采爨系统豹各静豢求。 1 2 数据采集与处理系统的功能和结构设计 该数攥采集与处联系统鲍主要掰来采样1 6 鼹模拟量，对采集数据进舒处理，磬 将数摇簸瑗结采提供绘稳定控裁系统中上位辊。箕详细翡工豫包括：l 数字滤波； 2 对四路输入信号进行频率测量：3 执行稳控系统既定的算法，将结果发送到公共缓冲 区以供上位机使用；4 通过与用户突互的p c 机建立实时通信，交换数据。该数据采 集与处毽系统结褥琢壤翔霪i - i - 2 袋示。 铲 d 辍 叫数躲觥l 最小襄筑 站刮i d a d c 障r j l 匕叫t h i s 3 2 0 l f 2 4 0 t 眄i 酮 图i i - 2 数据采集系统结构原理图 在该数据采集系统中。d s p ( t m s 3 2 0 l f 2 4 0 7 ) 以及外围存储器电路，时钟电路，仿 真接口瞧鼹等缝成d s p 簸小系统；数攥采集逶遂巍揍滤波电路秘整形电路，它将摸投 信号整形得到方波信弩，再送入d s p 的捕获模块中，可以进行频率测量；由4 片m a x l 2 5 ( a d 转换器件) 构成a d c 阵列，对1 6 路模拟信号进行采样和转换；数据采集通道 和a d 转换阵列的工作过程由c p l d 进幸亍控制，此外，系统中的器种组合逻辑也在c p l d 串宠戒。褒蹿采集数鬟缝理爱，d s p 将数据写入漱瑶r a m 淤辍上整壤读取。d s p 逶遭 r s 2 3 2 与作为用户界筒的p c 机进行突时通信，用户可以在p c 机上实时查询数据处理 结果和系统的工作状淼，并对d s p 发出控制指令，这样可以提高整个数据采熊过程的 可观察性和可控性；爱一方匿，在数据采集系统开发过程中，媳可以利用p c 粒t 很方 便邃系绫避行调试。 在实时数据采集过程中，a d 转换器的工作幽c p l d 直接控制。c p l d 按一定频率 给出a d 转换启动信号，并控制a d 器件在转换结束后将转换数据发送到数据总线上。 由于将控制a d 转抉鹣王终交与了c p l d 完成，d s p 不必关心徉与转换懿谨纲过程， 在a d 转换当前模撅鍪酌对候，d s p 对上一次a d 转换结果进行处理，毽插数字滤波， 频率计算，状态量计算等，这样就使得d s p 与a d 器件并行工作，保证了d s p 有充裕 的时间来对数据进行处理，从而可以减轻上位机的工作负荷，掇高整个控制系统的工 露效率。 基于d s p 的数据采集与处理系统的设计与实现 第二章系统硬件电路设计 本数据采集系统以d s p 最小系统为中心，外围扩展数据输入通道，其功能是对输 入的模拟信号进行滤波和整形，并将其中的四路模拟信号整形得到方波信号，再送入 d s p 的捕获模块中进行频率测量，数据输入通道的后端是a d 转换器件。本设计中使 用了4 片m a x l 2 5 ，完成对i 6 路模拟信号的采样和转换。a d 转换结果先由m a x l 2 5 内部f i f o 进行缓冲，然后在c p l d 的控制下送到d s p 的数据总线上。r s 2 3 2 接口电路 用来实现d s p 与p c 机之间的串行通信。系统的各种组合逻辑在c p l d 中完成。在该数 据采集与处理系统中，硬件电路设计包括5 个部分，即： 1 ：d s p 最小系统 2 ；模拟量采集通道 3 ：频率量采集通道 4 ：c p l d 接口电路 5 ：r s 2 3 2 接口电路 2 1 d s p 最小系统设计 d s p 最小系统是能使d s p 正常工作的最基本的d s p 系统。本课题中，d s p 最小系 统以t m s 3 2 0 l f 2 4 0 7 为中心，在其外围扩展程序存储器和数据存储器，以及时钟电路， 仿真接口电路电源电路等。 2 1 1 存储器扩展 与i n t e lx 8 6 处理器不同，d s p 的数据存储空间和程序存储空间是分开的，在扩 展片外存储器的时候，需要用到d s p 特殊的存储器控制信号。t m s 3 2 0 l f 2 4 0 7 可扩展 的外部程序存储器总共1 9 2 k 字：6 4 k 字程序存储器；6 4 k 字数据存储器；6 4 k 字i o 寻址空间。由于t m s 3 2 0 l f 2 4 0 7 芯片内部有5 4 4 字的双端口数据程序r a m ，3 2 k 的f l a s h e 2 p r o m ，2 k 的单口r a m ( s a r a m ) ，因此只要部分r a m 即可构成需要的最小系统。对于 t m s 3 2 0 l f 2 4 0 7 ，在设计中要使用的几个重要的控制信号包括：l ：d s 信号，此信号为 片外数据空间选通信号，它总保持为高电平，在d s p 要访问外部数据空间时，该信号 变为低电平。在外扩数据存储器时，可以利用d s 信号来产生片选信号。2 ：p s 信号， 此信号为片外程序空间选通信号，它总保持为高电平，在d s p 要访问外部程序空间时， 该信号变为低电平。在外扩程序存储器时，可以利用d s 信号来产生片选信号。3 ：i s 信号，此信号为1 0 空间选通信号，它总保持为高电平，在d s p 要访问i o 空间时，该 信号变为低电平。4 ：r w 信号，读写选定信号，它指明了与外部装置通信时信号的 传送方向。通常情况下为高电平，即读方式；在d s p 要求执行写操作时，该信号变 低。5 ：r d 信号：读使能选通信号，读选择表示一个有效的外部读周期，此信号对所 有外部程序、数据、i o 空间有效。w e 信号：写使能选通信号，该信号下降沿表示该 控制器驱动外部数据线d 1 5 一d o ，它对所有外部程序、数据、i o 空间写有效。6 ：s t r b ： 4 南京航空航天大学硕士学位论文 外部存储器访问选通信号，该信号通常保持高电平，当d s p 执行一个外部总线周期时， 插入一个低电平。在访问片外空间时该信号有效。对照以上信号的使用方法，程序存 储器和数据存储器扩展方案如下： 1 ) 程序存储器扩展有两个因素决定片内存储器配置为程序存储空间的状况： 1 ：c n f 位：当c n f 为0 时，b o 块( 共2 5 6 字) 被映射为片外存储器空间；而c n f 为 l 时b o 块则被映射为片内程序空间。2 ：m p m c 引脚：该引脚为0 时，器件被配置为 微控制器工作，这时候，片内3 2 kf l a s h 用作程序存储器。该引脚为1 时，器件被配 置为微处理器工作方式，对于前3 2 k 地址，器件使用外部存储器；这时候器件从外部 程序存储器读取复位向量。需要指出的时，无论m p m c 引脚为何值，t m s 3 2 0 l f 2 4 0 7 都将从程序存储器的0 0 0 0 h 单元读取复位向量。 由上分析以及t m s 3 2 0 l f 2 4 0 7 存储器映射图可知，如果c n f = o ，m p m c = l ，器件 将使用外部的6 4 k 存储器作为全部的程序空间。实际应用中，总是希望充分地利用片 内存储器资源，因为对它们的访问速度快；而且对于f l a s h 存储器，可以在线进行擦 除重写，这对于软件调试是十分方便的，因此，这里使m p m c = o ；即t m s 3 2 0 l f 2 4 0 7 工作于微控制器方式；并使c n f = o ，将b 0 配置到数据存储区。t m s 3 2 0 l f 2 4 0 7 访问片外 程序存储空间时自动产生一个访问外部程序地址空间的信号p s ，因此外扩程序存储 器时可以利用p s 作为片选信号。 2 ) 数据存储器t m s 3 2 0 l f 2 4 0 7 数据存储器空间的寻地址范围为6 4 k 字。在片 的5 4 4 字双口r a m ( b o ，b 1 ，b 2 块) 和2 k 的s a r a m 都配置到数据存储空间。此外，本应 用中还外扩了6 4 k 字的r a m 作为外部数据存储空间。当访问片外数据地址空间时，d s p 自动产生一个访问外部数据地址空间的信号d s 。在本应用中，由于t m s 3 2 0 l f 2 4 0 7 采 用3 3 v 工作电压，因此，为了避免作电平转换，使用3 3 v 工作的r a m 来作为外扩存 储器。这里设计了两种扩展方案： ( 一) 采用两片c y 7 c 1 0 2 1 b v 3 3 ，c y 7 c 1 0 2 1 b v 3 3 是6 4 k ，1 6 位的静态r a m ；用两片 c y 7 c 1 0 2 1 b v 3 3 分别扩展p m ，d m 。将t m s 3 2 0 l f 2 4 0 7 的d s ( p s ) 信号接到c e ，将r d 信号 接到0 e ，将b h e ，b l e 接地，这是一种简单的扩展片外r a m 的接法。如图2 - 卜l 所示： 图2 - 1 - 1d s p 外扩数据存储器原理图( 方案一) 下面以读操作为例来分析一下这种扩展方案的可行性，先对照c y 7 c 1 0 2 1 b v 3 3 的 基于d s p 的数据采集与处理系统的设计与实现 读操作时序，如图2 - 1 - 2 所示 暖 畦 口匪口匡 图2 i 一2c y 7 c 1 0 2 i b v 3 3 的读操作时序图 对于c y 7 c 1 0 2 i b v 3 3 读操作，读周期t 。最小值为1 0 n s ，无上界。而由t m s 3 2 0 l f 2 4 0 7 的读操作时序可知道：一次读操作需要时间为一个时钟周期，t m s 3 2 0 l f 2 4 0 7 的系统 时钟周期最小为3 3 n s ，因此c y 7 c 1 0 2 1 b v 3 3 完全能满足速度上的需要，即在访问时无 需插入等待周期。t 。是指从o e 信号变为有效到数据有效时刻之间的时间间隔，其最 大值为4 n s ，由此可知道，当o e 信号有效后，c y 7 c 1 0 2 i b v 3 3 在4 n s 内会将有效数据放 到数据总线上来；t 。是指从b e 信号变为有效到数据有效时刻之间的时间间隔，其最 小值为5 n s ，将h b e ，h l e 信号直接接地，则可以不考虑该时间因素的影响，可以认为 t 。为零。t 。是指从c e 信号下降沿到数据线高阻态结束时的时间间隔，其最小值为 3 n s 。t m s 3 2 0 l f 2 4 0 7 要求从r d 信号变低到数据线上出现有效数据之间的时间间隔不 超过9 n s ( 对应时钟周期为3 3 n s ) ，前面已经分析得出：从o e 信号( 也就是r d 信号) 变低到数据有效之间的间隔最大为4 n s ，也就是说0 e 信号变为有效之间后不超过4 n s 有效数据便出现在数据线上，因此，这样的接法是能完成读操作的。同样可以分析出， 方案一能完成写操作，在此不再叙述。方案一的优点是接线简单可靠，但是，由于 t m s 3 2 0 l f 2 4 0 7 片上的存储资源的使用，对于外扩的6 4 k 程序存储空间，真难使用到 的只有3 2 k ，外扩的6 4 k 数据空间也不会被全部使用。也就是说，外扩的存储器存在 资源闲置。这是方案一的缺点所在。 ( 二) 采用一片c y p r e s s 公司的c y 7 c 1 0 2 1 b v 3 3 来构成片外程序存储器和数据存储 器，通过对地址位a 1 5 的控制，分配给程序空间和数据空间各3 2 k ；其中，地址 o x 8 0 0 0 h o x f f f f h 分配给程序存储空间，o x o o o o h o x t f f f h 分配给数据空间。 c y 7 c 1 0 2 1 b v 3 3 的片选信号c e ，输出使能信号o e ，写使能信号w e ，以及最高位地址 a 1 5 ：由d s p 的p s 信号和d s 信号，r w 信号，r d 信号以及w e 信号，通过通过逻辑组 合产生，逻辑组合运算在c p l d 中完成。 此时t m s 3 2 0 l f 2 4 0 7 外扩存储器电路接线图如图2 一卜3 所示： 南京航空航天大学硕士学位论文 图2 - 1 - 3 t m s 3 2 0 l f 2 4 0 7 外扩存储器原理图( 方案二) 在c p l d 中，将p s 与d s 信号进行逻辑与后输出到c e 信号，将r d 信号与w r 信 号进行逻辑或得到0 e 信号，r a l 5 的运算较复杂，祥见第三章。r w e 信号实际上就是 w e 信号，之所以要将w e 信号接入c p l d 后再送到r y e 上，是为了让r w e 信号取得与 c e 信号的同步，因为c p l d 有一定的时间延迟，至于该方案的可行性分析见第三章。 2 1 2 时钟电路 t m s 3 2 0 l f 2 4 0 7 的时钟可采用无源晶振或者有源晶振。采用无源晶振时，d s p 内部 振荡器被激活。t m s 3 2 0 l f 2 4 0 7 提供了两个时钟管脚x t a l i 和x t a l 2 ，x t a l i 又称c l k i n ， 是一个输入管脚，而x t a l 2 是一个输出管脚。为t m s 3 2 0 l f 2 4 0 7 产生并提供时钟的电 路方案有两种；方案一是使用4 脚卧式晶振，此时x t a l 2 脚悬空，晶振输出送入x t a l l 脚，如图2 一卜4 所示： 3 3 v c n m 翟 n 正s 3 2 0 l f 2 4 0 7 眦1 c l k 搿 翻2 - 1 4t m s 3 2 0 l f 2 4 0 7 时钟电路原理图i 另一种方案是采用立式晶振，从x 2 脚送入一个频率与立式晶振标称值相同的时 钟信号，如图2 - 1 5 所示： n - a l 2 置c i 中 r m 9 3 2 0 l f 2 4 0 7 j 订1 虬l ，c l k i n 图2 - 1 5t m s 3 2 0 l f 2 4 0 7 时钟电路原理图2 方案一接线简单，本系统中采用了该方案，使用标称值为l o m h z 的卧式晶振。 t m s 3 2 0 l f 2 4 0 7 内部有锁相环电路，通过对系统配置寄存器s c s r i 的设置，可选择相 基于d s p 的数据采集与处理系统的设计与实现 应的倍频系数，t m s 3 2 0 l f 2 4 0 7 的工作频率为外时钟乘以倍频系数。本应用中设置倍 频系数为2 ，即设置c l k p s 2 = c l k p s i = 0 ，c l k p s o = i ，系统工作频率为2 0 m h z 。 2 1 3 电源电路以及复位电路设计 t m s 3 2 0 l f 2 4 0 7 要求在复位信号r s t 由低变高之前，时钟信号已经稳定工作，同 时要求复位信号的低电平宽度在8 个时钟周期以上，而且复位信号上不能出现毛刺。 t m s 3 2 0 l f 2 4 0 7 要求用3 3 v 供电，本应用中采用了t i 公司t p s 7 x x x 系列电源转换芯 片中的t p s 7 3 3 3 ，将电路板外接的+ 5 v 转换成+ 3 3 v 。同时，t p s 7 3 3 3 提供系统复位信 号，实现电压监控。t p s 7 x x x 是t i 公司为了配合d s p 而设计的电源转换芯片，较上 一代l d o 产品增加了许多优点，比如节省功率的关断方式，电源电压监控等。t p s 7 3 3 3 内部带有一个比较器监视输出电平，对外实现r e s e t 输出信号，该信号在输出电压出 现欠电压时输出低电平，当欠电压状态结束后，r e s e t 信号经过一个约2 0 0 m s 的延时 后变为高电平。电源电路如图2 一卜6 所示： i 力 i -8 l ，2 5 0 kj ”、 il i no u t 剖告庐 芹：m e no u t 亍“| ijt p s 7 3 3 3 圈2 - i - 6 t m s 3 2 0 l f 2 4 0 7 电源电路 为了方便手工复位，在电路中使用了复位开关s w i 。当s w i 接通后，输出电压将 出现欠电压状态，t p s 7 3 3 3 监视到这一变化后将在r e s e t 端输出一个宽度大于2 0 0 m s 的低电平，迫使t m s 3 2 0 l f 2 4 0 7 复位。此外，t 惦3 2 0 l f 2 4 0 7 片内带有w d t 模块，可结 合软件实现看门狗功能。为了滤除多种频率成分的开关噪声，在电源v 。( 图2 一卜7 中为v d d ) 和地之间布置了不同容值的滤波电容。在电路板上，电源和地的接入端布 放一部分不同容值的电容，其余的大电容均匀布放在电源和地的主干线上。在管脚较 多的m a x l 2 5 和c p l d 器件周围布放小电容( 0 0 1 - 0 1 u f ) 。电源和地之间的滤波电路 如图2 一卜7 所示 一t 1 _ 1 一 = c m = = 一 嚣1r l c ”r - - l - c z 7 - r 1 - c o z 2 , 叩- j - c z 0 l i i fo l 证= 7 图2 - 1 - 7t m s 3 2 0 l f 2 4 0 7 电源滤波电路 南京航空航天大学硕士学位论文 此外，对于t m s 3 2 0 l f 2 4 0 7 中a d c 模块使用的电源输入引脚v 。和v 。处理如下： 媾v 一与v 。著接，将v 。与电源遗接在一起。 2 1 4j t a g 接口 t m s 3 2 0 l f 2 4 0 7 配有i e e e 标准的j t a g 仿真接口。为了能利用仿真器对d s p 进 行调试，必须褥d s p 豹镑爽接商信号弓| 到个标准插庶上，接线方法参考j t a g 麓号 定义，对应超寒连接即可。出于实际开发中往蘑酶仿嶷嚣到电路嘏距离不远( 小予 1 5 厘米) ，所以采用了如图2 - 1 8 所示的电路接法； 圈2 - 1 8t m s 3 2 0 l f 2 4 0 7j t a g 接朋电路 需要指出的是，t m s 3 2 0 l f 2 4 0 7 采用的烧3 3 v 工作电压，因此对仿真接口中的e m u o 镰号窝e m u l 德弩采建了土楚瞧疆班增强凝动。 2 2a d 转换电路 t m s 3 2 0 l f 2 4 0 7 片内带有模数转换模块，它是带内鼹采样和保持电路的1 0 位模数 转换摸块，交攀 孛攘块a ，8 管理；霹玖霹多迭1 6 个摸撅逶道迸零亍鑫动转换。卣予本 威用对采集精度簧求高，要求使用1 4 位的a d 器件，所以采用了m a x i m 公司的m a x l 2 5 作为a d 器件。m a x l 2 5 是1 4 位的高速，4 通道a d 器件，其单次转换时间为3 u s ； 通过对m a x l 2 5 碍控制字，w 以使之工传于单通道转换，也可以使之工作于多通道的 恣续转换，萎蓑转换数据蛰缓净，d s p 霹器缀方霞建读欷。m a x l 2 5 较好遗漾是歹赣度 袋求，通过合理的控制电路设计，该数据采集通道能较好的满足系统的实时性瑟求。 采集通道硬件框图如图2 - 2 1 所示： 鳖2 - 2 1 数瓣袋集逶道暴瑶强 9 基于d s p 的数据采集与处理系统的设计与实现 由于需要采集1 6 路模拟量，所以本应用中使用了4 片m a x l 2 5 ，对m a x l 2 5 的工作 的控制由c p l d 来完成，通过c p l d 将4 片m a x l 2 5 映射为t m s 3 2 0 l f 2 4 0 7 的i o 口地址： o x o l o h ，o x 0 2 0 h ，o x 0 3 0 h ，o x 0 4 0 h 。t m s 3 2 0 l f 2 4 0 7 无需了解1 , 似x 1 2 5 的具体工作过程 只是在每隔固定的时间对这几个地址进行访问，c p l d 会控制相应的m a x l 2 5 将转换结 果数据发送到数据总线上来。由于采用了4 片m a x l 2 5 工作，这里无法给出全部的电 路，只给出单片m a x l 2 5 的工作电路，如图2 - 2 - 2 所示： 国2 2 - 2a d 转换电路原理图 m a x l 2 5 的工作电压为+ 5 v ，因此，m a x l 2 5 的输出数据要经过电乎转换后才能放到 t m s 3 2 0 l f 2 4 0 7 的数据线上。如果直接将m a x l 2 5 的输出加到t m s 3 2 0 l f 2 4 0 7 的数据输 入引脚上，则有可能超过t m s 3 2 0 l f 2 4 0 7 的管脚的耐压值( 3 6 v ) 。在这里，使用了 7 4 l v c 2 4 5 作为电平转换器件，m a x l 2 5 的输出d 0 一d 1 3 接入7 4 l v c 2 4 5 后锁存并进行电 平转换后进入t m s 3 2 0 l f 2 4 0 7 的数据总线。7 4 l v c 2 4 5 的工作电压为3 3 v ，输出信号电 平为3 3 v ，它可以耐受高达5 5 v 的输入信号。在本应用中，使用了两片7 4 l v c 2 4 5 作 为电平转换单元，输入数据来自m a x l 2 5 的1 4 位数据，多余的2 路输入引脚接地，输 出信号接入t m s 3 2 0 l f 2 4 0 7 的d 0 一d 1 5 引脚。两片7 4 l v c 2 4 5 控制信号由c p l d 发出。 电路原理图如图2 - 2 3 所示： 图2 - 2 3a d 转换控制电路原理图 在图2 - 2 3 中，信号m d a t a 来自四片m a x l 2 5 ，而7 4 l v c 2 4 5 的输出d o 】5 与 1 0 涛京航空航天大学硕士学证论文 t m s 3 2 0 l f 2 4 0 7 的数据总线相涟，而信号a d c t r l 则是来自c p l d 的控制信号( 已披上 挝电篷至+ 5 v 戳突壤黯m a x l 2 5 熬邀平殛辩，圈孛隶熊强是) ，该控露l 僖号毽摇对圜冀 m a x l 2 5 蕊冀逸信号，读写控制信号，转换癌动箨止信号竣爱怼7 4 l v c 2 4 5 葭o e ，d i r 控制信号等。戴逻辑组合关系在c p l d 中先成，时序仿真以及逻辑仿真祥见第三濑。 2 。3 频率信号调理电路 为了藕翊t k s 3 2 0 l f 2 4 0 7 鹃捧获擎元瓣疆蘧交流傣蛩送行频率测鬣，需要竞姆交 流信号调整成为易于测量的方波信号，本应用中使用了如图2 - 3 - 1 的整形电路： 圈2 - 3 - 1 魁掰电j i 普原理幽 在謦2 - 3 - 1 孛，羚夫臻号c i n i 经过魄较器转换藏方泼售号嚣羧到t m s 3 2 0 l f 2 4 0 7 静臻获单元输入孳 瓣c a p i o 。臻获单元煞箍获弓l 癸上鹣土虢沿莽记袋主蹒澄发生懿跨 刻( 通过计数熨现) ；通过削别和计算谶续两次上跳沿的时差。可阱计算出相应引脚 上的方波信号的频率，也就是输入信号c i n l 的频率。 2 。4c p l d 按嚣电路 在本应用中，c p l d 器件使用了a l t e r a 公弼的m a x t 0 0 0 s 系列产品中的 e p m 7 0 3 2 s t c “5 ，e 剐7 0 3 2 s 下c 4 4 5 具肖3 8 个用户可分配的i o 引脚，可与 5 o v ，3 ，3 v ，2 辩逻辑毫乎褶容；冀缀台转输筵运最夸先凄5 n s ，输入寄存器建立时辩 j 常短，而鼓鼹有可编程的速度功耗控翻。c p l d 主骚楚完成t m s 3 2 0 l f 2 4 0 7 穗访瓣 片”外 d 器件m a x l 2 5 、片外r a m ，以及片外d a r a m 时的译码工作。c p l d 接口电路包 括t m s 3 2 0 l f 2 4 0 7 与e p m 7 0 3 2 s t c 4 4 - 5 之间的连接，e p m 7 0 3 z s t c 4 4 5 与羚扩m a x l 2 5 ， s r a m ，d a r a 疆之鬻豹连接，驻及e p m 7 0 3 2 s t c 4 4 - 5 叠赛驹4 蘑j t a g 接疆。鑫予魄鼹鬻 庞大，在此不使作图示。 2 5 串行通信接口电路 在奉盔中，t m s 3 2 0 l f 2 4 0 7 与瓦撬邋避宰蜇瑟进抒透痞，慈捉款率嚣霜赢d s p 按照一定的数搬格式发送命令帧，t m s s 2 0 l f 2 4 0 7 接收到命令帧屠按要求醋复褶成的 数据帧。t m s 3 2 0 l f 2 4 0 7 器件包括串行通信接口s c i 模块。该s c i 模块带有与r s 2 3 2 豁准一致醵舞步宰强( u 躲t ) ，搜褥t 淞3 2 0 l f 2 4 0 7 霹潋缀方矮遗与其它捷趸标准格式 基予d s p 静数撰采囊与簸理系统麓设；与蜜褒 的始步外设之间进行数据通信。由于从t m s 3 2 0 l f 2 4 0 7 产生的串口信号电乎为非t t l 的，所以与标准酌r s 2 3 2 串口连接瀚还应佟电平转换，典登的转换芯片有m a x 2 3 2 等。 本成用采用了如图2 - 5 1 所示的通信接口电路： 图2 - 5 - i串行通惰接口电路原理圈 通过以上接口电路，将t m s 3 2 0 l f 2 4 0 7 的串行口转换为标准r s 2 3 2 口，然后与p c 枫的e 铡l 翻通过d b 9 蘸插头进行飘连。该电路采厢了符合r s 一2 3 2 标准的驱动芯片 m a x 2 3 2 ，m a x 2 3 2 采用+ 5 v 供电，具有两个按收和发送通道，这里使用了接收通道2 帮辩应静发送遥道2 。由予t m s 3 2 0 l f 2 4 0 7 采瑶3 。3v 供电，掰淤在s c i t x d 信号端露 上拉电阻，以实现电平匹酉己。该串行口接口电路简单，采用异步传输的工作方式可以 建立露靠数攘透售。 2 6 抗干扰设计 d s p 在执行程净豹过程中如果遇到强干扰，会岛现程序跑飞的蕊象，为了解决这 个问题，在硬件设计时要采取抗干扰措施，改善工作环境，采取屏蔽措施。例如，在 电鼹设计辩采霜多溪板，毫源和蘧筏矮专门豹层，瓷电源帮遣之闫加足够静著且分帮 合理的电容，本数据采集系统电路掇大小为2 8 2 4 c m 2 ，布置了总容值大约为8 0 u f 的 电瓣毫容。在鑫线嚣尊，镬辩镑线到c p l d 霉爨短；套双墨r a m 裂土袋瓿熬数据秘逮聚 线上加驱动以确保上位机能读到数据。另一方面在软件设计中采用了看门狗，让跑飞 弱d s p 尽快壤复至l 获紫状态。t m s 3 2 0 l f 2 4 0 7 其毒软复位夔堙筢，程主程黟中每鹣一 定的时间( 这个时间小于看门狗定时器周期t ) 将定时计数器清零，使计数器不产生 定时中甑。露如果瑕序跑飞晨时闻越过定时爨定时阕期，计数器将产生中凝信号，在 r s 引脚出现一个高电平脉冲，使系统复位。 南京航空航天大学硕士学位论文 第三章c p l d 内部逻辑设计 3 1c p l d 在系统中的功能 在d s p 应用系统中，d s p 对外围器件的数字接口电路可以使用小规模的数字器件 来实现，例如，可以使用3 8 译码器结合与非门等逻辑器件实现译码。但是，这样的 接口电路可扩展性差，而且使得电路的物理面积庞大。c p l d f p g a 等逻辑器件具有集 成度高，可现场编程，扩展性好等特点；很好的满足了d s p 对外数字接口电路的要求。 在本应用中，使用c p l d 实现t m s 3 2 0 l f 2 4 0 7 对外a d 器件，r a m ，d a r a m 等外围器件的 接口。在本数据采集系统中c p l d 主要是起到逻辑译码和同步外围器件的功能，以及 对d s p 定时中断程序输出的低电平进行延时，得到采样控制信号。 在本应用中，d s p 外围扩展了四片m a x l 2 5 ，每片m a x l 2 5 对四个通道进行连续采样。 每片m a x l 2 5 的控制信号包括：片选信号c s ，读选通信号r d 写选通信号w r ，转换启动 信号c n v s t ，以及转换结束标志信号i n t 。在这里，使用c p l d 进行译码，将四片m a x l 2 5 映射为t m s 3 2 0 l f 2 4 0 的i o 口地址：分别给四片m a x l 2 5 分配i o 地址为： o x o l o h ，o x 0 2 0 h ，o x 0 3 0 h ，o x 0 4 0 h 。当t m s 3 2 0 l f 2 4 0 访问这些i o 口地址时，i s 信号变 为有效，c p l d 将对t m s 3 2 0 l f 2 4 的低八位地址进行译码，置相应的m a x l 2 5 的c s 信号 为低，选通相应的m a x l 2 5 器件。此外，t m s 3 2 0 l f 2 4 0 7 发出的读写控制信号r d ，w e 等 也经过c p l d 延迟后输出到m a x l 2 5 ，以取得与c s 信号的同步。同样的，使用c p l d 进 行译码，将双口r a m 映射为i l o 口地址o x 0 5 0 h ，读写控制信号同m a x l 2 5 。在本应用 中，c p l d 中还完成了外括r a m 的接口信号，在第一章所讲的外扩r a m 的方案二中， 为了把c y 7 c 1 0 2 i b v 3 3 的6 4 k 空间平分为程序空间和数据空间，用c p l d 对 t m s 3 2 0 l f 2 4 0 7 发出的p s ，d s ，r d ，w e ，w r ，s t r b 等信号进行逻辑组合，输出c y 7 c 1 0 2 1 b v 3 3 的控制信号c e ，o e ，w e 等。 3 2c p l d 的基本结构和设计流程 3 2 1c p l d 的基本结构 c p l d 是从p a l ，g a l 基础上发展过来的高密度p l d 器件，c p l d 是e p l d 的改进器件， 其基本结构包括三个部分：可编程逻辑宏单元，可编程i o 单元，可编程内部连线。 部分c p l d 内部还集成了r a m ，f i f o 或者双口r a m ，以适应d s p 应用设计的需要。a l t e r a 公司的m a x 7 0 0 0 a 系列器件是高密度高性能的e p l d 器件，基本结构包括逻辑阵列块 ( l a b ) ，宏单元，扩展乘积项，可编程连线阵列( p i a ) 和i o 控制块五部分。其中， 每个l a b 由1 6 个宏单元组成。多个l a b 通过可编程连线阵列和全局总线连接在一起。 宏单元是p l d 的基本结构，由它来实现基本的逻辑功能；e p l d 和c p l d 每个宏单元由 逻辑与阵列，乘积项选择矩阵和可编程寄存器等三个功能块组成。宏单元可以单独配 置成时序逻辑或者组合逻辑工作方式。各个l a b 之间的相互连接是通过p i a 来完成的。 整哥d s p 瑟絮爨深集与