




已阅读5页,还剩63页未读, 继续免费阅读
(信息与通信工程专业论文)基于fpga的系统设计和应用研究.pdf.pdf 免费下载
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
国防科学技术大学研究生院硕十学位论文 摘要 在现在的数字系统设计中。f p g a 发挥着越来越重要的作用。本文首先分析了 f p g a 的内部结构特点,对f p g a 设计技术进行了详细阐述,针对现代数字系统的 特点,研究分析了f p g a 的设计流程,提出了一种优化设计时序的f p g a 应用系 统设计流程。然后针对传统电路设计技术在航天惯测系统中的局限性,本文引入 了i p 复用设计技术,研究了在f p g a 内进行i p 设计应遵循的原则和方法,并使用 f p g a 设计了一种航天惯测系统。本文最后对基于f p g a 的微处理器i p m i c r o b l a z e 的结构性能进行了分析,并基于m i c m b l a z e 设计了一种c p c i 的动态可 重构数据采集系统。 主题词:f p g as o p ci p 复用微处理器 第i 页 国防科学技术人学研究生院硕十学位论文 a b s t r a c t f p o ap i a y sam o r ea n dm o r ei m p o n a n tr o l ei nm o d e m d i g i t a ls y s t e md e s i g n i n t h i st h e s i s ,矗r s t ,t h ea r c h i t e c t u r ec h a m c t e r i s t i co ff p g ai sa n a l y z e d ,a i l df p g ad e s i g n t e c h n i q u e sa r ed i s c u s s e d ,af p g ad e s j g nf l o wf o r 叩n m i z i n gt j m i i 玛i sa d v a n c e d s e c o n d l y ,t ot h eq u e s t i o nt h a tt r a d i t i o n a ld e s i g nm e t h o dh a sab o t t i e n e c kf o rs p a c e n i g h t i n e n ja j n a v i g a t i o ns y s t e m ,t h ei pr e u s et e c h n o l o g yi si n t r o d u c e d ,t h eb a s i cp r i n c i p l e s a n dt h ec o d i n gg u i d e l i n e sa b o u td e s i g nf b rr e u s ei si n t r o d u c e d ,as p a c e n i g h ti r l c r t i a l n a v i g a t i o ns y s t e mi sd e s i g n e db a s e do nf p g a f i n a i l y ,m ea r c h i t e c t u r eo fa 1 1e m b e d d e d m i c r o p r o c e s s o ri p - m i c r o b l a z ei sa 1 1 a l y z c d ,ad y n 锄i cr e c o n 丘g m b l ed a qs y s t e m b a s c do nc p c ii nf p g ai si m d l e m e n t e du s e dm i c m b l a z e k e yw o r d s : f p g as o p ci pr e u s em i c r o b i a z e 第i i 页 国防科学技术人学研究生院硕士学1 1 :7 :论文 图4 1m i c r o b l a z e 系统功能框图4 8 图4 2 流水线示意图4 9 图4 3 b i ge n d i a n 数据类型4 9 图4 4m i c m b l a z e 系统总线接口形式5 0 图4 5 丌发套件的组织结构5 1 图4 6 嵌入式系统开发层次结构5 2 图4 7 嵌入式系统的组织结构5 2 图4 8 软件开发流程5 3 图4 9 基于c p c i 总线的动态可重构采集系统硬件框图5 4 图4 1 0 系统软件工作流程5 6 第v i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含 其他人已经发表和撰写过的研究成果,也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意。 学位论文题目:基王! ! 坠鳗歪统送! 土塑廛围盈盔 学位论文作者签名: 奎l 趁蔓 日期:力晒年o 月日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档,允许论文被查阅和借阅;可以将学位论文的全部或部分内容编入有关数据 库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书) 学位论文题目:基王登! ! 鲍丞统遮i 土盘座围殛窒 学位论文作者签名:壹j 盏堕日期:弘拍f 年2 月 ,日 作者指导教师签名:之金亟日期:叫年,2 月j 日 国防科学技术大学研究生院硕士学位论文 第一章绪论 在现在的数字系统设计中,f p g a 发挥着越来越重要的作用。从简单的接口电 路设计到复杂的状态机,甚至片上系统设计,f p g a 所扮演的角色已经不容忽视。 f p g a 的可编程特性带来了电路设计的灵活性,缩短了产品的上市时间,其性能已 完全能够与a s i c 媲美,而且由于f p g a 的逐步普及,其性能价格比足已与a s i c 抗衡。因此f p g a 在现代数字系统设计领域将发挥越来越重要的作用。 1 1f p g a 的特点与发展趋势 f p g a 是英文f i e l dp r o g r a m m a b l eg a t ea r r a y 的缩写,即现场可编程门阵列, 它是在p a l 、g a l 、e p l d 等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路( a s i c ) 领域中的一种半定制电路而出现的,既解决了定制电路的 不足,又克服了原有可编程器件门电路数有限的缺点。 与a s i c 相比,可编程逻辑器件研制周期较短,先期n r e 费用较低,也没有 最少订购数量的限制,所有这一切简化了库存管理。随着每个门电路成本的降低 和每个器件中门电路数量的增加,可编程逻辑器件正在大举打入传统的门阵列领 域,并已有少量的打入了标准单元a s i c 的领域。系统设计师和制造商们开始探索 和利用”系统可重编程性”的功能,其目的是为了在最终系统交付给用户使用后仍 可纠- i _ f 其错误和进行功能升级,或是为了实现”可重新配置计算”,亦即用固定数量 的逻辑门电路来实现时分复用多功能。 片上r a m 和单j 卷片a s i c 可编程逻辑混合器件的数量越来越多,以及摩尔定 律预测的集成度发展趋势,正在促进有效门电路数量的爆炸性增长。这些因素最 终将使人们期盼己久的单片系统成为现实。为了在仍然能满足产品上市时间要求 的时蚓内充分利用硅片的资源,许多设计师正在从传统的低级状态机和原理图输 入综合转向高级语言,比如v h d l 和v e r i l o g ,甚至转向c 语言等传统软件语 言。 f p g a 的逻辑门数已达1 千万,内核速度达到4 0 0 m h z ,能提供高达1 1 g b p s 的芯片间通信速度,随着工艺微缩,当前的f p g a 已经能够以内嵌d s p 核心的方 式在诸多高端应用中实现传统d s p 的工作,且可编程特性将大幅压低成本,并加 快设计周期。现在的f p g a 芯片中不只是包含可编程逻辑功能模块、可编程输入 输出模块和可编程内部互连资源等基本的资源,还集成了存储器( b l o c kr a m 和 d i s t u r b e dr a m ) 、数字时钟管理单元( 完成分频倍频、数字锁相和延迟功能的 d l l 和d c m ) 、算术运算单元( 乘法器、加法器) 以及特殊功能模块( m a c 、 第l 页 国防科学技术大学研究生院硕士学位论文 微处理器等硬i p 核) 等更丰富的资源,与过去f p g a 仅仅用作胶合逻辑不同,现 在f p g a 已经被用来实现主要系统功能。而与此同时,它仍然保持着非常合理的 成本,因此,与a s i c 和定制i c 相比,f p g a 是一种更具有吸引力的选择。f p g a 的发展趋势主要体现在以下几个方面:【1 】 1 、向更高密度、更大容量的千万门系统级方向迈进 2 、向低成本、低电压、微功耗、微封装和绿色化发展 3 、i p 资源复用理念将得到普遍认同并成为主要设计方式 4 、m c u 、d s p 、m p u 等嵌入式处理器i p 将成为f p g a 应用的核心 随着处理器以i p 的形式嵌入到f p g a 中,a s i c 和f p g a 之间的界限将越来 越模糊,未来的某些电路版上可能只有这两部分电路:模拟部分( 包括电源) 和 一块f p g a 芯片,最多还有一些大容量的存储器。这一切表明,可编程片上系统 ( s y s t e mo nap m g r a m m a b l ec h i p :s o p c ) 正在成为f p g a 最为重要的发展方向【2 j 。 1 2s o p c 的技术特点 可编程片上系统( s o p c ) 是一种特殊的数字电子系统:首先它是片上系统 ( s o c ,s y s t e mo nc h i p ) ,即由单个芯片完成整个系统的主要逻辑功能;其次, 它是可编程系统,具有灵活的设计方式,可裁减、可扩充、可升级,并具备软硬 件在系统可编程的功能。 s o p c 结合了s o c 和f p g a 各自的优点,一般具备以下基本特征【2 j : 1 、至少包含一个以上的嵌入式处理器i pc o r e ; 2 、具有小容量片内高速r a m 资源; 3 、丰富的i pc o r e 资源可供灵活选择; 4 、足够的片上可编程逻辑资源; 5 、处理器调试接口和f p g a 编程接口共用或并存: 6 、可能包含部分可编程模拟电路; 7 、单芯片、低功耗、微封装; s o p c 设计技术实际上涵盖了嵌入式系统设计技术的全部内容,除了以处理器 和实时多任务操作系统( r t o s ) 为中心的软件设计技术、以p c b 和信号完整性 分析为基础的高速电路设计技术以外,s o p c 还涉及目前已引起普遍关注的软硬件 协同设计技术。由于s o p c 的主要逻辑设计是在可编程逻辑器件内部进行,而b g a 封装已被广泛应用在微封装领域中,传统的调试设备,如:逻辑分析仪和数字示 波器,已很难进行直接测试分析,因此,必将对以仿真技术为基础的软硬件协同 设计技术提出更高的要求。同时,新的调试技术也已不断涌现出来,如x i l i l l ) 【公 司的片内逻辑分析仪c h i ps c o p ei l a 就是一种价廉物美的片内实时调试工具;而 第2 页 国防科学技术人学研究生院硕士学位论文 在应对复杂设计方面,诸如x i l i n x 公司的s y s t e mg e n e r a c o rf o rd s p 就是一个利用 可编程硬件逻辑实现数字信号处理算法的强大辅助工具。 由于芯片设计的复杂性和产品面市时间对于保证终端市场的成功率至关重 要,设计师不断寻求缩短设计周期的方法,以及更有效的设计方式。随着我们步 入系统级芯片时代,利用i p 内核和可编程逻辑进行设计复用显得日趋重要。i p 资 源复用( i pr e u s e ) 是指在集成电路设计过程中,通过继承、共享或购买所需的智 力产权内核,然后再利用e d a 工具进行设计、综合和验证,从而加速芯片设计过 程,降低开发风险。i pr e u s e 已逐渐成为现代集成电路设计的重要手段,在日新月 异的各种应用需求面前,超大规模集成电路设计时代正步入一个i p 整合的时代1 3 】。 1 3 设计复用和嵌入式微处理器i p 可重用i p 大量应用在s o p c 的设计之中,基于应用需求、规范协议和行业标 准的不同,i pc o r e 的内容也是千差万别的。除了购买使用现有的i p 资源外,设计 者可能还需要自己进行i p 的设计,一般地,为了使i pc o r c 易于访问和易于集成, 并具有良好的复用性,其设计必须严格按照“设计复用方法学( r e l l s e m e t h o d 0 1 0 9 y ) ”的要求,按照一定的规范和准则进行设计例。 在s o p c 中最核心的部分就是嵌入式微处理器i p 的设计与使用。当前有多种 为嵌入式系统而设计的微处理器i p ,如a i t m 、m o t o r o l a 和m i p s 等芯片公司设计 的处理器系列。其中a r m 公司设计的a r m 系列i p 核应用最为广泛,目前世界 上大部分嵌入式系统芯片都采用a r m 核,这些处理器主要为a s i c 而设计的。为 了实现s o p c 的设计技术,f p g a 生产厂商也推出了基于f p g a 的微处理器i p 核, 比较著名的有x l i n x 公司的m i c r o b l a z e 、p o w e r p c 和a l t e r a 公司的n i o s 等。 下面对两种较为著名的微处理器i pc o r e 进行简单的介绍。 1 n i o s n i o s 处理器是一个流水线通用r j s c 微处理器,采用1 6 位指令集,1 6 3 2 位数 据通道,5 级流水线技术,平均一个时钟周期处理一条指令,性能达5 0 m i p s 。其 基本特征如下【4 j : 夺大容量窗口寄存器堆。最大可以实现5 1 2 个内部通用寄存器,编译程序运 用这些内部寄存器可以加快子程序的调用和局部变量的存取。 夺简单完备的指令集。3 2 位和6 位的n i o s 系统都使用1 6 位宽的指令,1 6 位宽的指令减少了代码长度和指令存储区的带宽。 夺强大的寻址模式。n i o s 指令集包括装载和存储指令,这样,编译器就可以 加快结构体和局部变量的访问速度。 夺可扩展性强。用户可以直接把定制逻辑集成入n i o s 算术逻辑单元( a l u ) 第3 页 国防科学技术大学研究生院硕士学位论文 内,并且自动生成包含c 语言和汇编语言下访问定制指令硬件的宏指令的 软件丌发工具包( s d k ) 。 夺硬件辅助功能。用户可以利用硬件的优点去另创一些指令,从而提高系统 的性能。它可以有5 条用户定制指令,用户可以把复杂的工作用一条指令 来完成。 2 m i c r o b l a z e m i c r o b l a z e 是一个非常简化,但具有较高性能的软处理器内核,可以在性价 比很高的s p a r t a ni i ( 一e ) 系列f p g a 上实现系统时钟频率高可达7 5 m h z ,仅占用 约5 0 0 个s l i c e 资源,稍多于1 0 万门f p g a 容量的三分之一。m i c r o b l a z e 是一个 专门为x i l i n xf p g a 优化的r j s c 嵌入式软处理器,符合i b mc o r ec o l l l l e c t 标准, 能够与p p c 4 0 5 系统无缝连接,它具备以下基本特征 5 】: 夺3 2 个3 2 b i t 通用寄存器 夺硬件乘法器( 仅限v i n e xi i 系列) 夺3 2 b i t 地址总线和3 2 b i t 数据总线 夺三操作数3 2 b i t 指令字,两种寻址模式 夺独立的片内程序3 2 b i t 总线和数据总线 夺片内总线遵循o p b ( o n c h i pp e 咖h e r a lb u s ) 标准 夺通过l m b ( l o c a lm e m o r yb u s ) 访问片内b l o c kr a m 1 4 课题所做的工作和论文的安排 课题在深入探索f p g a 结构的基础上,详细阐述了f p g a 的设计技术,对f p g a 设计流程做了细致的研究,提出了一种符合现代数字系统设计需求、优化设计时 序的f p g a 设计流程。课题使用i p 复用设计技术,突破传统电路设计方法在航天 惯测系统中局限性,设计了一种基于f p g a 的航天惯测系统。课题研究了如何应 用微处理器i p 在f p g a 内构建嵌入式系统及其应用,在此基础上,设计了一种基 于处理器i p 的可重构数据采集系统。 第二章首先分析了现代f p g a 的内部结构特点,然后对f p g a 设计技术进行 了详细阐述,最后针对现代数字系统的特点,研究分析了f p g a 的设计流程,提 出了一种优化设计时序的f p g a 应用系统设计流程。 第三章针对传统电路设计技术在航天惯测系统中的局限性,引入了i p 复用设 计技术,研究了在f p g a 内进行j p 设计应遵循的原则和方法,并使用f p g a 设计 了一种航天惯测系统。 第四章对基于f p g a 的微处理器i p m i c m b i a z e 的结构性能进行了分析,研 究了m i c m b l a z e 的开发和使用,并设计了一种基于m i c r 0 b l a z e 的c p c i 的动态可 第4 页 国防科学技术大学研究生院硕士学位论文 现两个s j i c e 的2 b i t 全加操作,专用与门可用于提高乘法器的效率。进位逻辑有专 用进位信号和函数复用发生器( m u x c ) 组成,共同实现快速的算数加减法操作。 在c l b 模块中:4 输入函数发生器可以用于实现4 输入l u t 、分布式r a m 或1 6 b i t 移位寄存器;存储逻辑可配置为d 触发器或锁存器;进位逻辑包括两条快 速进位链,用于提高c l b 模块的处理速度:算数逻辑包括一个异或门和一个用于 加速乘法运算的专用与门1 6 】。 在v i r t e x i i 系列f p g a 中,每个c l b 模块既可以配置为分布式r a m ,也可 以配置为分布式r o m ,分布式r o m 可以通过设置初始化数据来实现。表2 1 给 出了c l b 中的l u t 资源配置为分布式存储器的的对应关系。 v i r t c x i i 系列f p g a 中的每个c l b 模块包括多种类型的复用器( 4 个m u x f 5 、 2 个m u x f 6 、1 个m u x f 7 和1 个m u f x 8 ) 。通过使用这些复用器,每个c l b 不仅可以实现5 输入l u t 、6 输入l u t 、7 输入l u t 、8 输入l u t 和9 输入l u t , 还可以实现1 2 8 位移位寄存器,从而提高了v i r t e x i i 系列f p ( 追内部的资源利用 率f 6 1 。 表2 1v i 他x - 1 1 分布式r a m 与l u t 资源使用对照表 类型容量资源占用 单端口分布式洲1 6 1 b i t1 个l u t 单端口分布式r o m 1 6 l b i t1 个l u t 双端口分布式r a m 1 6 i b i t2 个l u t 单端口分布式r a m 3 2 l b i t2 个l u t 单端口分布式r o m 3 2 1 b i t2 个l u t 双端口分布式洲 3 2 1 b i t4 个l u t 单端口分布式r a m 6 4 l b i t4 个l u t 单端口分布式r o m 6 4 1 b i t4 个l u t 双端口分布式洲 6 4 1 b i t8 个l u t 单端口分布式洲 1 2 8 i b i t8 个l u t 单端口分布式i 的m 1 2 8 l b i t8 个l u t 双端口分布式r a m 1 2 8 l b i t1 6 个l u t 单端口分布式r a m 2 5 6 1 m t1 6 个l u t 单端口分布式r o m 2 5 6 1 b i t1 6 个l u t 双端口分布式i 认m 2 5 6 1 b i t3 2 个l u t 第7 页 国防科学技术火学研究生院硕士学位论文 c 州 图2 2v i r t e x - i i 系列f p g a 中的s l i c e 结构示意图 i o b 用于提供f p g a 内部逻辑与外部封装管脚之间的接口。如图2 3 所示, v i n e x i i 系列f p g a 的i o b 含有6 个触发器,它们不仅可以单独配置为d 触发器 或锁存器,还可以成对实现d d r ( d o u b l e d a t e m 此) 输入和输出( 6 】。 外部信号既可以经过i o b 模块的存储单元进入f p g a 内部,也可以引用1 0 b u f 直接输入到f p c 认内部。当外部信号经过i o b 模块的存储单元进入f p g a 内部时, 其保持时间的要求可以降低。通常,外部输入信号经过1 0 b 模块的存储单元进入 f p g a 内部,其保持时间默认为o 。 在v i n e x i i 系列f p g a 中,根据当前使用的i o 接口标准不同,需要设置不 同的接口电压v c c o 和参考电压v r e f 。在v i n e x i i 系列f p g a 中,高速差分信 号得到了广泛的支持,表2 2 给出了差分信号i o 接口所对应的接口电压v c c o 和 参考电压v r e f 。i ,o 管脚分布在8 个b a i l k 中,每个b a n k 的v c c 0 必须保持一致, 第8 页 国防科学技术大学研究生院硕士学位论文 不同的v c c o 允许有不同的v c c o 电压。 在v i n e x i i 系列f p g a 中,同一b a n k 中的i o 接口标准应保持兼容,但不同 b a n k 之间的i o 接口标准不要求兼容。由于同一b a n k 中的v c c o 必须保持一致, 因此v c c o 电压相同是输出接口标准兼容的必要条件。 图2 1 3v i n e x i i 系列f p g ai o b 结构示意图 表2 2 差分信号i ,o 接口标准电压要求 o 呲p m i n p u th p u to u m i 船s 妇n d a 阿 v c v c c ov 能fv l v p e c l _ 3 3 3 3批旧门)n f r4 m v t o 2 2 , l d t2 52 5附r蛄暇o 枷- o 6 7 0 l v o s _ 3 3 3 3n 旧n ra 2 5 0 - o 柏o l v d s l 2 5 z s m rn ,ro 韵- 0 4 0 0 l v d s e x 。l 罩3 3 3 旧n 艉a 3 3 d - 0 7 0 0 l v 0 8 e x t 一2 5 2 5倜帅o 3 3 0 o 7 0 0 雕v d s - 2 s 2 5m rn 闸o 2 5 0 o 幸5 0 u l v d s2 s 2 。5附rn 厢o 一0 6 7 0 在v i r t e x i i 系列f p g a 中,b l o c k r a m 的单位容量是1 8 k b “。如图2 4 和图 2 5 所示,每一个b l o c k r a m 均可配置为单端口或双端口r a m 。利用c o r e g e n e r a t o r ,还可将b l o c k r a m 资源配置为双端口f i f o 【6 】。 值得注意的是,当b l o c kr a m 配置为双端口存储器时,其每一个端口的深度 第9 页 国防科学技术人学研究生院硕士学位论文 和数掘宽度可以是不同的,可选的双端口存储深度和数据宽度对应关系如表2 _ 3 所 刁i 。 1 9 c b | t 引o c ks 0 k c t r m d i o i p a o o r w e e n s s r o o c l k d o p 图2 4 单端口b l o c k r a m 示意图图2 5 双端口b j 0 c k r a m 示意图 表2 3 双端口r a m 每个端口存储深度和数据宽度对照表 p 口 1 6 k x l6 k x l6 k x 1 甜x 11 b k x l1 6 k x l m 86 k x l8 托x 24 kx 42 kx 9 kx 1 85 1 2 x 3 5 p o n 8 k x 2e k x 2e k x 2日kx 28 k x 2 p o n b8 k x 24 k x42 k x91 k x l 85 2 x 3 6 p o n 4 kx 44 k x 4 k x 4 4 k x 4 p o b4 kx 42 * x 9 kx 1 85 1 2 x 3 6 p o n a2 k x 92 kx 92 kx 9 p o n b2 k x 9k x l 85 1 2 x 3 8 m a1 k x l 8 k x l b m 81 kx 1 85 1 2x 3 6 m a5 1 2 x 3 6 p o b5 1 2x 3 6 为了适应大规模f p g a 设计中多时钟、高速度、低延时的要求,v i n e x i i 系列 f p g a 提供1 6 个全局时钟缓冲器,支持1 6 个全局时钟网络,每个象限最多可支持 8 个全局时钟网络。根据具体器件型号不同,v i r t e x i i 系列f p g a 中包含4 1 2 个 d c m ,具体对应关系如表2 4 所示。v i m x i i 系列f p g a 中的d c m 的标准原型如 图2 6 所示【6 】。 第1 0 页 国防科学技术人学研究生院硕士学位论文 表2 4v i 九e x - i i 器件与d c m 数量对照袁 d e v i c o i u m n sd c m 0 x c 2 v 4 02 4 x c 2 v 8 0 24 x c 2 、,_ 2 5 0 48 x c 2 v s o d48 x c 2 v 1 0 0 0 五 8 x c 2 v 1 5 0 048 x c 2 v 2 0 0 0 48 x c 2 v 3 0 0 061 2 x c 2 v 舢 61 2 x c 2 v 倒 61 2 x c 2 v 8 0 0 061 2 d c m c l k 州 c c l k f 日 c l 啪 c u “舯 r s t 嬲 c l k 疆1 8 0 0 8 s n c l l 啾, p 8 n c o e c c u c f x p 蓰n c t 闻= x 1 p 8 c l k l o c k e d 嗣删s 【7 :0 】 p s d 呲 2 1 5d c i 图2 6d c m 标准原型示意图 随着f p g a 设计速度的不断提高,型号完整性问题越来越突出。为了保证高 速信号的信号完整性,通常需要在p c b 上进行阻抗匹配,以减小信号的反射和振 荡。尽管大量的匹配电阻保证了信号的完整性,但也增加了p c b 板的布线复杂度 和成本。通过使用d c i ( 数控阻抗匹配技术) ,可以在v i m x i i 系列f p g a 内部 实现阻抗匹配,从而大幅度减少匹配电阻的数量,提高板级系统的稳定性,并降 低设计复杂度和减少设计成本。 在v i n c x i i 系列f p g a 中,可以使用d c i 进行阻抗匹配的接口标准包括 第1 l 页 国防科学技术人学研究生院硕士学位论文 l v t t l 、l v c o m s 、s s t l 3 i 、s s t l 3 i i 、s s t l 2 i 、s s t l 2 i i 、h s t l i i i i i i i v 、 g t l 和g t l p 。 值得注意的是,在v i r t e x i i 系列f p g a 中,每个i ob a n k 的d c i 设景必须保 持一致,但不同b a l l i 【的d c i 设置可以不同。如图2 7 所示,通过设置v r n 和v r p 管脚的外接电阻,可以实现不同阻值的阻抗匹配。 g n d 图2 7v i r t e x 1 id c i 连接示意图 2 1 6 乘法器 睦 【= l j 谳l 皇 鲁 l j 1 日k b i t 嘣o c k z 厂 s o i “海洲 l 酬讷j x i 竺卜 厂 i 粼j 。 r 图2 8v i n e x i l 乘法器结构示意图 在v i r t e x i i 系列f p g a 中,乘法器模块支持1 8 1 8 b i t 的有符号乘法。如图2 8 所示。乘法器模块不仅可以通过交换矩阵( s “t c hm a 廿i x ) 与1 8 k b i t 的b l o c k r a m 配合使用,也可以单独使用。在v i n e x i i 系列f p g a 中,乘法器模块的物理分布 与b l o c k r a m 的物理分布一致,利用这样的结构,读取、相乘、累加操作以及d s p 滤波器结构设计都将变得异常快速和高效率【6 l a 2 2f p g a 应用设计技术 从上节对f p g a 内部的结构分析来看,f p g a 的时序逻辑资源异常丰富,不同 于c p l d 等其他可编程逻辑器件:因此,对f p g a 而言,必须有一套有效利用内 部丰富时序逻辑资源的设计技术,而不同于以往的一般的p l d 器件的设计技术。 f p g a 在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电 子系统中采用f p g a 可以极大的提升硬件系统设计的灵活性,可靠性,以及提高 硬件开发的速度和降低系统的成本。f p g a 的固有优点使其得到越来越广泛的应 用,f p g a 设计技术也被越来越多的设计人员所掌握。实际中使用最佳的系统设计 方法可以在很大程度上改善f p g a 应用中所出现的问题,全面提高f p g a 设计的 第1 2 页 国防科学技术大学研究生院硕士学位论文 性能,达到性能和面积的最佳优化。 2 2 1 层次化设计技术 采用层次化设计技术的系统由一般由几个顶层模块组成,每个顶层模块又由 几个小模块构成,以此类推,没有采用层次化结构的设计我们称为平板( p l a n e ) 设计。 层次化设计中的模块,可以是原理图描述的结构图,也可以是h d l 语言描述的实 体。 采用层次化设计对系统模块的划分非常重要,不合理的模块划分,导致系统 设计的不合理,致使系统性能下降,这样的系统甚至比平板设计的系统效果更差。 一般的层次化模块划分是根据设计中不同的逻辑类型来划分,如图2 9 。 t o pl e v e lo f d e s 谵n i n 话ro ri n g a n t i a t el oh e r e 图2 9 层次化模块划分 采用层次化结构设计的优点主要体现在两个方面 增加设计的可读性 增加设计复用的可能性 2 2 2 同步设计技术 所有的时序电路都具有一个共同的性质一如果要使电路正确的工作就必须严 格执行预先明确定义好的开关事件的顺序。如果不这样做,也许会把错误的数据 写入存储元件,导致操作出错。同步系统设计方法,即采用全局分布的周期性同 步信号( 即全局时钟信号) 使系统中的所有存储单元同时更新,是执行这一次序 第1 3 页 国防科学技术大学研究生院硕士学位论文 等有复位端的库器件时,一般应尽量使用有同步复位的器件。注意复位时保证各个 器件都能复位,以避免某些寄存器的初始状态不确定丽引起系统工作不可靠。 第三是尽量在一般的时序电路采用同步电路。尽可能使用同步计数器、并行 进位加法器、同步移位寄存器等同步器件,避免使用异步触发器和异步r s 触发器; 尽量减少或不使用逻辑门控制时钟信号,也不要用系统主时钟参与逻辑运算来产 生控制信号,因为它会在时钟和数据之间产生较多的扭曲;避免用触发器的输出作 为另一触发器的时钟;译码器的输出不能直接接在器件的时钟端和复位端;不要 将异步数据接在同一时钟触发的多个触发器上;避免将异步数据按在同一时钟打 入的寄存器上。在设计中电路的每一部工作时序都要留有足够的余量。 下面我们结合以上原则介绍一些实现同步设计的实例。首先我们介绍一下毛 刺信号的产生。 1 毛刺信号的产生 信号在f p g a 器件内部通过连线和逻辑单元时,都有一定的延时。延时的大 小与连线的长短和逻辑单元的数目有关,同时还受器件的制作工艺、工作电压、温 度等条件的影响。信号的高低电平转换也许要一定的过渡时间。由于以上因素的 影响,多路信号的电平变化时,在信号变化的瞬间,组合逻辑的输出状态不确定, 往往会出现一些不正确的尖峰信号,这些尖峰信号被称为“毛刺”。许多逻辑电路产 生的小的寄生信号,也能成为毛刺信号。这些无法预见的毛刺信号可通过设计来传 播并产生不需要的时钟脉冲。应该明确的是,任何组合电路都可能是潜在的毛刺信 号发生器,而时钟端口、清零和置位端口对毛刺信号十分敏感,任何一点毛刺都可 能会使系统出错。 m s b 0 1 0 1 圈2 1 0 毛刺信号产生的误触发 如图2 1 0 所示,当计数器从0 1 1l 增加到1 0 0 0 时,由于数据最高位变化较快, 数据的变化有个中间状态,即数据首先从0 1 1 1 变成1 1 1 l 然后变成1 0 0 0 ,在这样 四输入与门的输出端产生了一个毛刺尖冲,造成触发器的误触发。 第1 5 页 国防科学技术大学研究生院硕士学位论文 不同源的一次群信号,时钟速率都是2 0 4 8 m h z 。输入的每个一次群都包括数据、 时钟和帧三个信号。由于输入的4 个一次群是不同源的,存在着4 个时钟信号。 在用f p g a 处理时,用一个比输入时钟频率高数倍( 3 2 7 6 8 m h z ) 的本地时钟 c l o c k 作为工作主时钟,对输入时钟c l k o 通过如图2 1 3 所示的数字单稳电路 进行采样,产生使能信号c e 0 。 竺jds n 印_ _ _ l 丁而 ,_ j ,。, ! | 。p卜。聃联 ( 1 ( ) ( 1 k 一一一。l 。一 图2 1 3 数字单稳态电路 用a h d l 语言描述为: s u b d e si g nc e g e n ( c l o c k ,c l k o :i n p u t ; c e 0 :o ur p u t : ) v a r i a b l e d l ,d 2 :d f f ; b e g i n d 1 ( c l k ,d ) = ( c l o c k ,c l k o ) ; d 2 ( c l k ,d ) = ( c l o c k ,d l q ) ; c e o = d 1 q & ( ! d 2 q ) ; e n d : 对输入时钟的每一个周期,单稳电路输出一个在输入时钟上升沿附近的、宽度 为一个本地时钟周期的使能脉冲c e o 。在f p g a 芯片内,所有的d 触发器都可以 定义为有一个使能端,同样,由d 触发器构成的计数器和锁存器等时序电路单元 也都有使能端。本地时钟在由该输入时钟产生的使能信号的控制下,对该数据进行 处理,这样就可以实现用高速率的时钟在低速率的使能信号控制下,对低速率的 信号进行处理。在f p g a 内,将输入的4 个一次群的时钟通过4 个数字单稳电路, 产生4 个使能信号,在同一本地时钟的驱动下,按4 路并行输入数据来处理。 采用这种设计思路带来的好处主要是系统工作稳定,布线转换成功率高,设 备调试周期短。其不足之处是系统工作频率增高,资源使用较多,电路设计更复 杂。但对f p g a 实现来说,工作频率可以工作在较高的频率上;资源使用虽然较多, 第1 7 页 国防科学技术大学研究生院硕士学位论文 计中的同步设计添加时序约束,综合、布局、布线后,查看设计软件的布线后静 态时序分析报告,检查f p g a 的设计是否满足时序约束中所定义的时序条件,如 果不满足,首先检查设计是否合理,若不合理,重新编写设计代码;如果设计合 理,那么提高稚局布线软件的努力级别( e 仃o r tl e v e l ) ,重新布局布线,再次查看 设计软件的布线后静态时序分析报告,检查f p g a 的设计是否满足时序约束中所 定义的时序条件,若还不满足,则采用多周期和伪路径约束,重新布局布线,如 此反复,直到设计满足时序约束要求,采用的方法包括,添加特定路径约束,使 用多重布局布线,使用底层设计工具调整布线,甚至重新编写设计代码,最终达 到设计的时序约束。 由此可见设计过程中的时序约束的添加,显得非常重要,约束既不能太严, 以致超过f p g a 结构本身的速度极限,也不能太松,以致达不到提高设计性能的 目的。 2 3 2 时序约束 随着系统工作速度的不断提高,对逻辑器件的工作频率和处理速度的要求也 越来越高。器件处理速度的提高,意味着逻辑设计,对时钟信号的要求和处理变 得更严格,需要通过附加约束来控制逻辑的综合、映射、布局、布线,以减少逻 辑和布线的传输延时,从而提高工作频率。 随着晶体管尺寸的降低,门的速度越来越快,限制电路性能提高的主要因素 不再是开关速度,而是互连延迟。时钟频率越高,互连线作为扇出负载引起的延 迟在整个时序预算中所占的比例越大。深亚微米设计范围中互连延迟占总延迟的 6 0 7 0 ,因此精确地计算这部分延迟在芯片设计中是十分重要的。时序约束 主要用来控制路径端点问的延时路径。路径端点可以是引脚、寄存器、锁存器和 存储器。附加的时序约束不可能以任何方式优化设计和改变设计网表,只能够改 善设计的布局和布线1 7 j 。 时序约束主要包括周期约束和偏移约束以及路径约束,如图2 1 6 所示;除了 图中所示的四种约束以外,对于多时钟域的复杂设计,需要对时钟域内的同步元 件进行分组约束。对一些特定的路径,需要专门的约束,通过附加约束条件,可 以使综合布线工具调整映射和布局算法,以使设计达到时序要求。在进行时序约 束时,一般分为两个步骤:】、确定需要约束的路径端点;2 、定 x 国防科学技术大学研究生院硕士学位论文 周期约柬 倔移约束 幽2 1 6 约束的分类 周期( p e r j o d ) 约束是一个基本时序和综合约束,它附加在时钟网线上。时 序分析工具根据p e r j o d 约束检查时钟域内所有同步元件的时序是否满足要求; 同时p e r i o d 约束会自动处理寄存器时钟端的反相问题,即如果相邻同步元件时 钟相位相反,那么它们之间的延时将被默认限制为p e r i o d 约束值的一半。周期 约束的作用范围如图2 1 6 所示。通常,逻辑器件内部所能达到的最高运行频率, 取决于同步元件本身的建立保持时间及同步元件的逻辑和布线延时。 偏移( 0 f f s e t ) 约束可以为综合、实现工具指出输入数据到达的时刻,或者 输出数据的稳定时刻。从而在综合、实现过程中调整布局布线过程,使正在开发 的f p g a 输入建立时间以及下一级输入的建立时间满足要求。偏移约束规定了外 部时钟和数据输入输出引脚之间的时序关系,只用于与p a d 相连的信号,不能用 于内部信号,如图2 1 6 所示峭j 。 2 3 4 应用实例 下面以x i l i n x 公司的8 位微处理器p i c o b l a z e 在f p g a 上的实现为实例来说明 优化时序的f p g a 设计流程在实际设计中的应用,以及它对提高f p g a 设计性能 的作用。 p i c o b l a z e8 位微处理器是x i l i l l ) 【公司为v i r t e x “系列f p g a 、s p a n a i l - i i 系 列f p g a 和c 0 0 i r u 眦e r i i 系列c p l d 器件设计的嵌入式专用微处理器模块,解决 了常量编码可编程状态机c o n s t a n t ( k ) c o d e dp r o 野眦1 i l l a b l es t a t em a c h i n e ( k c p s m ) 的闽题【9 j o p i c o b l a z e 处理器模块,可适用于进行数据的处理,在复杂性高,而 x 国防科学技术大学研究生院硕士学位论文 第三章基于f p g a 的l p 复用技术及其应用 在航天惯测系统设计中,总系统留给电路系统的空间很小,同时对电路系统 的总重量有十分苛刻的要求,而且为满足实际需求,电路系统升级换代速度很快: 传统的以a s i c 为核心的电路设计技术,在惯测系统应用中,有很大的局限性。 本章针对传统电路设计的局限性,引入了i p 复用设计技术,缩小电路空间, 减少系统重量,用可复用的特点以提高系统的可升级能力,设计了一种基于i p 复 用技术的航天惯测系统。 3 1 传统电路设计技术的局限性 在集成电路( i c ) 发展初期,电路都从器件的物理版图设计入手,后来出现 了i c 单元库( c e 】1 l j b ) ,使用j c 设计从器件级进入到逻辑级,这样的设计思路 使大批电路和
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2025-2030工业软件产业市场现状竞争格局及发展前景预测研究报告
- 2025-2030工业自动化在辣椒加工领域的渗透率提升可行性报告
- 2025-2030工业物联网边缘计算节点部署策略与实时数据采集延迟优化方案研究
- 语言发音训练及单词记忆技巧
- 船舶运营安全标准与管理手册
- 互联网金融创新商业模式分析报告
- 桥梁工程重点知识体系总结文档
- 数字营销内容创作策略大全
- 医疗机构消毒技术规范实施手册
- 快消品市场竞争分析及营销对策
- 教育领域PPP项目融资方案
- 【MOOC】学术英语演讲-南京航空航天大学 中国大学慕课MOOC答案
- 普通饮片车间共线生产风险评估报告
- 《机械制图(多学时)》中职全套教学课件
- 英语日常交际用语200句
- GB/T 8492-2024一般用途耐热钢及合金铸件
- 读懂诗家语省公开课金奖全国赛课一等奖微课获奖课件
- 山西省职校技能大赛(植物病虫害防治赛项)参考试题库(含答案)
- 安全生产培训内容
- 老年人认知障碍的早期识别与干预
- 小兵张嘎夺枪记(课本剧)
评论
0/150
提交评论