（测试计量技术及仪器专业论文）dvi视频信息防泄漏硬件系统的设计与测试.pdf

摘要 本文首先阐述了计算机视频信息防泄漏的研究背景和现状，并给出了针对d 接口的视频信息防泄漏的硬件解决方案在普通计算机上添加视频信息防泄漏 处理卡构成视频信息防泄漏系统。紧接着在此基础上，详细分析了处理卡的系统 需求，重点考察了处理卡系统的高速性问题，从而制定了硬件实现方案。然后在 考虑到处理卡的灵活性和可扩展性之上，按照模块化思想，对硬件实现方案中各 模块进行芯片选型以及相应的外围电路设计，从而完成了整个处理卡的原理设计。 继而在实际布板之前，分析了高速p c b 设计的关键要点，为实际布板打下理论基 础。根据这些理论指导，借助) a 仿真软件，从布局、布线的角度完成了整个高 速p c b 的设计。最后给出处理卡的信号完整性、电源完整性以及功能等三个方面 的测试结果，以验证处理卡设计的正确性和可靠性。 关键词：视频信息防泄漏处理卡信号完整性 电源完整性硬件测试 a b s t r a c t 1 h er e s e a r c hb a c k 留r o u l l da n dc 删r c ms i t u a t i o no fv i d e oi n f o r n 阻t b nl e a l ( a g e 似e v e i 吐i d na r ed e s c r 如e di l lt h i sp a p e la n dt h eh a r d w a r es 0 1 u t i o no fv i d c oi i l 旬r m a t i o n l e a l ( a g ep r e v e m i o nb a s e do nd 一a d d i i l gav i d e o 协旬加a t i o np r o c e s s i n gc a r do na c o m n _ l o np ci s 百v e r lc o n s 订e r 协gt h cs y s t e mn e e d sa n dh i g h s p e e dc h a m c t c r i s t i c so f 廿1 ec a r d t h eh a r d w a r es c h e n i s0 b t a 砌t _ h e nt h ed e v i c et 冲es e k c t 幻no fe a c h m o d u l ei nt h es c h e m ea 耐c o r r e s p o n d i n gp e r 咖h e r a lc n u i td e s i g n i l l go f t l l ed e v i c eh a v e b e e i ld o mi i lc o l l s i d e ro f 危l i c i t me 坤a 1 1 s i o na n db l o c k i n 吕i nt h i sw a mt h cw h o l e p r o c e s s i n 乎c a r d ss c l l e m a t i cd e s i g ni s 筋i s h e d b e i b r et l l ep c b s1 a y o 此t h ek e y p o i n t s o f t h eh i 咖s p e e dp c bd e s i 印a r ed i s c u s s e d b a s i n go nt i 袷s ep o i i l t s ，b yd 缸o f t h ee d a s i n m l a t i o ns 0 丑w a r e ，t h ec a r d sp c bd e s i 印i sc o n p l e t e d a tl a s t ，t h et c s to f s i ，p ia n d f i l n c t i o na r e 舀v e n ，v 盯i 矽访gt h cc o r r e c t n e s sa n dr e l i a b i l i t yo ft h cp r o c e s s i n 哥c a r d s d e s i 皿 k e y 、帕r d ：v i d e oi n f o r m a t i o np m c e s s i n gc a r d p o 、忱ri n t e g r i 妙 s i g n a ii n t e g r i 够 h a r d w a nt e s t 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他入已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章_ 律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在解密后适用本授权书。 本人签名：量茎 导师签名：幺豳 日期地q 2 ：2 ：丛 日期生兰3 ：主：! 第一章绪沦 第一章绪论 随着信息时代的到来，信息安全受到越来越高的重视和越来越广泛的关注。 计算机作为信息产品的代表，已得到空前的普及，并自然成为了信息的主要载体。 然而计算机处理信息的安全性却受到了严峻的考验，且随着信息技术的发展，将 受到越来越严酷的挑战。 1 1 研究背景 计算机工作时大量内部信号做着高速状态切换，其必然引起电流急剧变化， 根据麦克斯韦理论可知这种时变电流会产生向外辐射的电磁波。这种发射不是信 息设备正常工作所需要的，如果这些发射的成分携带有敏感的明文信息，则被称 为电磁泄漏发射【2 】。相关资料表明，计算机视频系统存在着严重的电磁泄漏危险【l 】， 在信息时代的今天，做好视频信息防泄漏的工作刻不容缓。 计算机发展到现在，其视频系统接口已经历多代接口技术。较为有代表的是 早期的v g a 接口和现在的d 接口。v g a 接口为模拟接口，在显示设备主流为 模拟设备的时代，v g a 接口以其数据可以直接送入显示设备的显示电路进行处理， 驱动显示图像，无图像细节丢失的优势而风行一时。然而由于也正由于其为模拟 接口，传输速度较低，波形幅值较大，产生了较大的视频信息电磁泄漏，成为计 算机视频信息防泄漏研究的主要对象。对于v g a 接口的视频信息防泄漏技术已经 历了模拟滤波【3 1 、数字滤波【4 】和抖动伪发删5 】等几代技术方案，并取得了显著的成 果。 随着科技的不断发展和进步，v g a 接口已逐渐被高速的d 接口取代。d 接口能承载更大容量的视频信息，使得d 接口的显示器显示画面清晰、色彩锐 利，迎合了人们对视频效果越来越高的需求并迅速普及开来。然而这种高速的视 频接口却同时带了另一个难题。由于它的高速性，使得以前基于v g a 接口的视频 信息防泄漏解决方案不再适合新的d 接口的防泄漏处理【6 】。如何对d v i 视频系 统的计算机做好防信息泄漏便成为一个新的课题。 目前国内针对d v i 接口的视频信息防泄漏的研究较少，各种报道基本上都是 针对v g a 接口的研究报告，因而对d 接口的视频系统的信息防泄漏研究已经 刻不容缓。 d 视频信息防泄漏硬什系统的设计与测试 1 2 研究思路 基于d 接口的计算机视频系统，其视频信息要经过编码专解码的过程。这 是由于d v i 协议采用转换最小差分信号t m d s ( 胁瑙i t i o nm i n i m i z e dd i 仃e r e m i a l s i g n a h n g ) 作为基础的电气内部互连，视频线缆传输的为t m d s 编码数据，从而 在计算机送出视频信息时需要进行一次t m d s 编码，显示器在进行显示处理前 需要再进行一次t m d s 解码。在经过t m d s 解码后的视频数据存在着并行传输 8 路相同的信号的机会，并因此将会引起了视频信息电磁泄漏的问题。在一定的分 辨率以及场频下，由汉字、字母以及数字符号等组成的文本信息可以看成是准周 期过程，可以利用矩形波对其进行建模分析。钱柳宇的硕士论文对上述问题作了 详细分析，并给出了下面结果：当连续多个白色像素存在时，视频信息泄漏危险 较高；结合接收机的接收带宽，可以确定出一定情况下的连续的白色像素出现个 数多少的安全性，并且可以通过扩频处理使视频信号功率谱带宽超出接收机的接 收范围，从而保证了视频信息的安全。 参考文献【6 】中所做的研究没有考虑到t m d s 解码后视频信号存在的危险， 并且其处理方式是针对单个像素的处理，没有考虑像素间联系的影响。因而在考 虑连续像素之间的关系对视频信号泄漏的影响因素后，需要对视频信号寻找新的 算法处理过程。朱会强的硕士论文对此做了深入研究，给出了相应的实现算法， 其算法思想主旨是根据白色像素的多少实行相应的信号处理。此实现算法需要对 视频数据先进行一个缓冲做分析判断再作相应的处理，由此可见参考文献 6 】所设 计的硬件处理系统( 以后简称上一版处理卡) 亦不再适合新的算法，需要设计新 的硬件处理系统来做支持。本文即给出支持此算法的硬件处理系统。 本文根据朱会强的硕士论文提出的算法需求，并考虑到一定的可扩展性和灵 活性，设计制作了新的硬件处理系统。概括起来，本文所做的工作可归纳为如下 几点： 分析了新的系统需求，考虑到d v i 信号的高速特性，制定了相应的硬件 实现方案； 根据硬件实现方案和技术指标，完成了器件的选型及整个硬件处理系统的 原理图设计。 通过多种e d a 软件仿真分析讨论了高速p c b 设计时需要注意的要点，并 给出相应的解决方法。 从布局、布线角度系统地给出了硬件处理系统的p c b 设计。在整个设计 过程，借助了多个d a 软件的辅助，并参考了前面高速p c b 分析的结论。 对设计完成的板卡，给出指标及功能的详细测试来加以检验。 第_ 章视频信息防泄漏处理 的办案设t i 第二章视频信息防泄漏处理卡的方案设计 一般电子系统设计主要分为四个阶段：需求分析、概要设计、详细设计和测 ， 试。一般流程如下： i i 需求分析： 圜 图2 1电子系统设计流程图 需求分析阶段一般是列出系统所需的功能和性能指标，然后进入概要设计阶 段制定一个可行的方案设计。详细设计阶段包含硬件设计部分和软件设计部分。 软件设计部分根据需要选择语言和开发环境进行开发，最后和硬件一起进行整机 测试。硬件设计部分一般采用e d a 软件先进行原理设计，录入p c b 设计所需要 的参数，同时根据需要进行功能初步仿真。 接下来便是p c b 设计，分布局、布线等几个阶段，这个阶段需要通过p c b 仿 真，调整布局布线甚至返回修改原理设计，从而达到信号完整性、电源完整性等 指标要求。最后进行制板，联合软件一起调试，并进行功能测试，指标测试等。 d 视频信息防泄漏处理卡即依据以上流程完成。 d 视频信息防泄漏硬什系统的设“与测试 2 1 处理卡系统需求分析 211 视频信息防泄漏系统构成 计算机视频系统由主机中图形处理单元( 独立显卡或集成显卡) 、视频线缆 显示器共同组成。如下图： ， 图22 计算机视频系统不意罔 为了防止视频信息泄漏早期的做法是将视频线缆及机箱全部屏蔽起来减小 视频信息产生的电磁辐射，降低视频信息泄漏风险。但这样的处理方法会让计算 机体积庞大且成本增加不具有实用性。 为了能和普通计算机一样方便灵活使用提出了视频信息防泄漏处理卡伪了 简便，后面将视频信息防泄漏处理卡简称处理卡1 方案添加一处理卡在计算机 图形处理单元之后，构成视频信息防泄漏系统。添加方式分为内外置式两种立下： ( 曲内置式视频信息防f | f 潲系统示意囤 第：章视频信息防泄漏处理l 的打案设；l f b l 外萱式桃频信息防泄椭系统示意凹 图23 视颇信息防泄漏系统示意图 通过处理卡将视频信息作一定的处理，使之不再成为泄漏源。这样就可以让 处理卡之后的视频线缆及显示器无需再做屏蔽，和普通计算机一样灵活方便地使 用。而计算机主机中图形处理单元到处理卡之间的视频数据仍为未处理视频信息 数据，需要做屏蔽处理。对于内置式的仅需通过屏蔽机箱的方法来达到而外置 式的还需要将处理卡加屏蔽盒以及将屏蔽机箱和屏蔽盒之闻的线缆屏蔽起来。但 这样对主机使用的灵活性影响不大，整个视频信息防泄漏计算机看上去和普通主 机没有太多改变，且成本不会剧增，成为非常实用的视频信息防泄漏处理系统e 2 12 处理卡系统要求 针对d v i 接口的处理卡对视频数据的处理主要思想是 0 用随机数代替原始数 据中的一些非重要位，打乱视频信号的频谱，使视频信号的带宽超过接收机的接 收带宽，让接收机不易接收，从而达到视频信息防泄漏的目的。 根据钱柳宇硕士论文的分析，处理乍在对视频数据做处理时，不仪需要考虑 单个视频数据的因素，还需要考虑视频数据之间联系的影响。在臼底黑宁显示时， 字符的“横”比“竖”更安全。在一定的分辨率下一个汉字字符所占的太小一致， 因此黑色的“横”对应了更少的白色像素点而黑色的“竖”对应了更多的白色像 素点。由此可以得出结论连续的白色像素越多则视频信息越不安全。由此可得： 当多个连续相同的白色像素存在时存在着较大的泄漏风险，此时对像素数据的 处理需要置乱较多的数据位。详细讨论请参见钱柳宇的硕士论文。 朱会强根据上述思想给出了实现算法。其算法需要对视频数据先进行一个缓 冲然后对缓冲数据做整体分析判断。根据判断结果对视频信息进行相应的处理。 详细讨论淆参见朱会强的硕士论文。 为了支持朱会强的算法，井考虑到以后算法的改进，使处理卡具有较大的通 用性和扩展性，处理卡除了要支持视频信息防泄漏处理之外，还需要具备视频信 6d 视频信息防泄漏硬f ，| ：系统的设计与测试 息存储功能。总的米说，本处理卡要实现的硬件功能为： 支持显示分辨率1 2 8 0 1 0 2 4 6 0 h z 。考虑到技术的实用性，本处理卡要求 支持主流分辨率。 支持标准d 接口。d 接口分为三种，为了在保证成本的同时具备一定 的通用性，本处理卡要求支持标准d v i 接口。 视频信息存储功能。通过将视频信息缓冲，对多个视频数据进行分析，判 断像素间的关系，然而再做相应处理。 视频信息处理功能。视频信息的防泄漏的好坏在相当的程度上依赖于对视 频信息的处理。为了具有一定的灵活性，硬件设计方案上要支持能方便地 进行视频处理算法的更改。 便捷调试功能。一个好的板卡除了实现其主要功能外，还需要支持方便的 调试功能，这样才能更快更好的实现其主要功能。 易安装特性。本处理卡最终要和屏蔽主机组合，因而本处理卡还需要具备 方便安装的特点。 2 2 1 基本方案选定 2 2 处理卡硬件方案 由前面的功能需求可以看到，本处理卡要处理d v i 视频信号，即基于d 接 口设计处理卡，因此有必要再对其d v i 接口协议作一下了解。 d v i 是d i g i t a lv 毽u a l i n t e r f a c e 的缩碍7 1 ，其接口采用转换最小差分信号t m d s ( t m 璐i t 幻nm i l l i i t l 讫e dd i 侬糯n t i a ls i 凹a l i n g ) 作为基础的电气内部互连。t m d s 链和低电压差分信号l v d s ( l o w l t a 窖ed i 侬爬n t i a ls i g i l a h g ) 相似，采用了差分信 号来降低e m i 和提高精确的信号传输速率。不同的是t m d s 链需要先将信号进 行编码后再进行传输。t m d s 链编码将并行的视频像素数据( 8 b i t ) 转换成1 0 b “的 串行编码。编码算法较复杂，不仅和本像素数据内容有关，还和前一个像素数据 的内容有关，其目的在于使编码后的串行数据具有较好的直流平衡特性，提高数 据传输的精确性，降低误码率。由于该编码将数据传输率提高l o 倍，且编码方式 较复杂，因此在方案设计的时候应慎重考虑。 由处理卡支持的分辨率可以算出处理卡要处理的像素频率为【1 】： = 1 2 8 0 1 0 2 4 6 0 1 3 8 1 0 8 胞 ( 2 - 1 ) 根据像素频率和t m d s 编码特性，可以得到d 接口的信号传输率为 1 0 8 g b s 。这便是本处理卡要处理的接口信号传输速率，在方案设计以及后面的原 第_ 章视频信息防泄漏处理 的力案设计 理设计、p c b 设计都需要着重考虑，是整个设计过程中的一个重要数据。根据上 面的功能需求分析可初步给出下面三种方案。 l 、直接支持d 的高端处理器+ 存储芯片 该方案较为直观，根据功能需求可以直接得到。通过选用一款直接支持d 接口的t m d s 信号的高端处理器，可以省去支持t m d s 信号接口的设计，降低 设计难度。同时该方案还可以节约板卡面积，整板除该核心芯片和存储芯片外无 其它芯片，板卡缩为较小尺寸。 然而基于高端处理器的设计必然带来较高的成本。该高端处理器需要支持到 纳皮秒q s ) 级的内部逻辑翻转速度，这是因为：由1 0 8 g b s 可以得到本处理卡上 t m d s 信号的每个b i t 位的时间不到1 n s 时间，这就要求算法对每个b i 【位的处理 时间不能超过1 n s ，高端处理器内部的逻辑门翻转速度必然要远远小于1 璐才能保 证信号的传输速度要求。这样将直接导致处理器的型号非常高端，价格必然不菲。 另外一个后果是算法处理速度要求达到1 璐，这对算法设计也是一个非常大的挑 战。 对算法影响较大的另外一个因素是t m d s 编码的复杂性。虽然高端处理器 直接支持t m d s 信号，然而要对t m d s 信号做修改，仍然需要对t m d s 编码 有较深的了解且要融入算法之中，这无疑增添了算法的复杂度。 2 、f p g a 十编解码芯片组+ 存储芯片 这种方案在方案1 的基础上发展而来。为了避免信号高速带来的各种影响， 通过加入编解码芯片组来降低需要处理的d 视频接口信号。通过解码芯片，将 高速的t m d s 编码信号1 0 8 g b p s 直接降到1 0 8 m b p s 。这样每个视频数据的码元 时间将近1 0 瑙，算法处理数据时间变得非常充裕，同时器件内部的逻辑翻转速度 将只需达到纳秒( n s ) 级，主流的处理器基本都能达到该速度。同时可选择的器件也 变得较多，成本也可降为较低。 另外，通过解码芯片处理后，视频数据也变成协议简单的并行数据，这样就 不用再考虑复杂的t m d s 编码问题，算法可以集中考虑要实现的功能上，减小 开发任务，缩短开发时间。 该方案的另一个优点是基于f p g a 的电路设计具有较强的灵活性，具有在线 编程特性( i s p ：i 伽s y s t e m p m g r a 删n i n g ) ，改进算法和调试算法都变得方便易行。 缺点是增加了电路设计和p c b 设计的难度，但增加的这些难度相比获得的优 势来说远远不及，是一种较理想的选择。 3 、微处理器( m p u ) + 编解码芯片组+ 存储芯片 这种方案是在方案2 的基础上进一步发展，其基本上和方案2 相同。不同的 d 视频信息防泄漏硬什系统的设计与测试 是采用微处理器做核心处理器，例如d s p 或a 刚。这样相比较f p g a 来说可以降 进一步降低成本。且d s p 和a 刚在市场有专门针对视频处理的器件，提供了乘 法器等等。 然而由于本处理卡要实现的算法主要是对视频数据的修改，而不是传输视频 数据或者产生视频数据，专门针对视频处理的a i 洲和d s p 对于要实现的算法并 不具有太大的帮助。 另外由于基于微处理器的编程实现的算法，其逻辑功能是通过通用指令的组 合来实现，不具有直接实现的特性。当处理一些非通用逻辑时，如本处理卡要实 现的算法来说，其处理速度一般要比f p g a 慢。当遇到画面显示较复杂的时候， 这时候算法处理较为麻烦，延迟就会变大，减小数据处理时间的裕度，容易引起 数据的混乱。如果还要保证一定的数据处理时间裕度，就需要对算法进一步提高， 这样就增加了算法的设计难度。相比较方案2 米说，增加的算法设计难度换米的 成本降低远远不值。 综上所述，考虑到设计难度、成本等各方面因素，最终选定方案2 作为本处 理卡的基本方案。 2 2 2 硬件实现方案 前面的基本方案仅给出方案设计的实现思想，还需要进一步细化给出具体的 硬件实现方案，也即硬件架构，从而让设计方案变得确实可行。 为了简化设计，硬件架构采用模块化设计。根据前面的基本方案及功能需求， 将整个处理卡的硬件划分为五个模块单元：解码单元、核心处理单元、编码单元、 存储单元和电源单元，其中存储单元又被分为上下存储器。整个框架结构如下： 陌1 乜型 娴 数 据 ；接 p 冈 k 单元i _ _ - _ i 一 图2 4 硬件实现方案框图 纳 数 据 l 接 i 口 k 第_ 章视频信息防泄漏处理 的力。案设t i 解码单元 解码单元主要实现信号的减速和解码作用。其以解码芯片为核心，接收从视 频数据输入接口输入的高速d v i 视频数据，对其进行解码，转换成易处理的相对 速度较低的并行视频数据，并送入f p g a 进行算法处理。 核心处理单元 核心处理单元主要完成算法的实现。其以f p g a 为核心，借助外接的存储设 备，对解码单元输入的视频数据进行判断、处理，生成新的视频数据送入后面的 编码单元进行编码处理。 编码单元 编码单元以编码芯片为核心，主要负责将f p g a 处理的视频数据再次编码还 原为d v i 视频格式，使处理后的视频数据不需要再做特殊处理直接送入普通显示 器显示。 存储单元 存储模块以存储芯片为核心，主要实现视频数据的缓冲，输助算法的实现。 视频数据的存取以流水线操作方式实现，如下图： 7 图2 5 存储单元流水线数据流向示意图 实线箭头和虚线箭头分别代表数据操作的交替路线。在实线左边箭头标示的 路线为f p g a 向上存储器写入视频数据通道的时候，右边实线箭头所示路线同时 也为f p g a 从下存储器读取视频数据输出通道。这样可以实现输入数据的流水线 处理操作如下： 珊图 l o d 视频信息防泄漏硬什系统的设讣与测试 日；固耐 i 耐吲日一 图2 6 存储单儿流水线操作时间不意图 这样就可以将数据读取和存储的时间缩为原来的一半，降低了对存储器操作 速度的要求，同时提高了算法的处理速度，实现了视频数据操作的流水线操作。 电源单元 前面四个模块单元主要为功能模块单元，实现整个处理卡的功能。电源单元 则主要是为这些功能模块单元提供正常工作所需的能量。其电路以各种电源转换 模块为核心，为整个处理卡提供稳定可靠、充足的各种电源。 卜。 第三章硬什原理设t 第三章硬件原理设计 经过第二章的方案设计，可以正式进入板卡的原理设计阶段。原理图的设计 任务主要是将方案设计提出的硬件框架进一步细化，完成处理卡功能的详细原理 设计。本章将按照硬件框架划分的各个单元模块进行一一设计。 原理图设计时，主要是根据各模块的功能需求进行芯片选型以及相应外围电 路设计。同时，在设计的过程中还需要考虑到板卡的可靠性，体现在芯片的选型 和一些退耦电路设计等方面。对于板卡的可靠性设计需要和p c b 设计交互进行， 原理图设计的电路需要p c b 设计时相应的摆放和走线，而p c b 设计一些退耦设计 需求又回反馈到原理设计上。但为了便于讨论，本章仅先给出芯片选型、功能设 计部分和部分可靠性设计电路。在p c b 设计中将给出剩余的退耦电容设计。 3 1 1 选型 3 1 核心处理单元 根据第二章的硬件实现方案，核心处理单元应选择一款f p g a 作核心器件。 目前市场上f p g a 供应商很多，各公司又提供各式各样的f p g a ，资源各异，因而 合理选择一款f p g a 很重要，一般从以下几个方面考虑去选择一款f p g a ：器件的 供货渠道和开发工具的支持；器件的硬件资源，其中包括：器件逻辑资源、i o 引 脚数量、电气接口标准和器件的速度等级等：器件的温度等级；器件的封装；器 件的价格等【踟。 从供货渠道和开发工具的支持来说，选择一款主流的f p g a 能方便采购，且 生命周期长，技术资源较多，技术支持也很好。目前市场上f p g a 的供应商以x i l i m 【 公司和a l t e r a 公司的规模最大，提供器件的种类非常丰富，且两家都提供了优秀 的开发工具：x i l i l l 】【公司的集成开发环境为i s e ，a 扯e f a 公司的集成开发环境为 q u a n u s i i 。因而主要将在这两家公司产品中选择器件。 从器件的硬件资源来说，合理的资源是功能实现的基本需求，同时需要一定 冗余资源便于设计和调试。f p g a 的资源一般着重从逻辑门、i o 引脚数量、支持 电压和速度等级几个方面来看。从逻辑门上考虑，本处理卡要实现的算法有一定 的复杂度，估计逻辑门需求量将达到几百k 左右。i o 引脚数量将达到1 5 0 个左右， 这是因为它将和编解码芯片组及存储芯片共四个芯片构成四组总线连接，加上一 些调试用的i o ，引脚消耗量极大。对于i o 支持的电平需求方面，由于有编解码芯 片的转换，不需要支持特殊的刚d s 电平，仅需要一般的c m o s 电平即可。f p g a 1 2d 视频信息防泄漏硬什系统的设讣与测试 芯片内逻辑门的翻转速度是另外一个重要参数，因为它决定着算法的时序，甚至 整个电路的时序。从输入输出流需求米看，由第二章可知，逻辑门的翻转速度等 级约需要为1 0 ( 1 0 n s ) ，然而为了可靠性，需要保留一定的裕度，速度等级应选择 5 ( 5 璐) 左右。 从温度、价格及封装等因素来说，由于本处理卡属于样机，对温度等级的因 素没有特殊要求，不作限定。对于价格方面总的来说应尽量降低成本，但作为样 机应尽量降低设计难度和风险性，可以考虑选择一些质量级别较高的器件。至于 封装，选择t q f p 的更便于调试。 综上所述，选择x i l i r 公司s p a n a m 3 e 系列的x c 3 s 5 0 0 e 这款f p g a 较为理 想。其基本特性如下【8 】： 系统门：5 0 0 k 逻辑单元：1 0 4 7 6 专用乘法器：2 0 最多单端旧数：1 7 2 最多差分i o 对数：6 8 支持1 8 种差分和单端i o 标准 速度等级：5 高达1 6 m a 的驱动 3 1 2 外围电路设计 按照模块化思想，根据x c 3 s 5 0 0 e 的功能可将其外围电路设计分为两部分： 配置电路和功能电路。 配置电路 s p a n a m 3 e 系列的f p g a 属于s 洲f p g a ，其工作时的电路逻辑配置信息存 在内部s 洲中，具有易失性。因而其配置数据需要通过配置端口从外部非易失 性存储设备或计算机中获得。配置数据写入f p g a 共有六种方式【9 3 5 ，3 6 ，3 刀：主串模 式( m 勰t e r s e r i a l ) 、s p l 模式( s p i ) 、b p i 模式( b p i ) 、从并模式( s 1 a v e p a m l l e l ) 、 从串模式( s 】a v es e r i a l ) 、j t a g 模式( j t a g ) 。配置方式通过m 2 ，m l 和m 0 三 个引脚选择。其真值表如下： 第三幸硬什原理设t i 表3 1配置方式选择真值表 配置方式m 2m 1m o m a s t e rs e r j a l0 0 0 s p l001 b p i地址递增ol o 地址递减 0 l1 s 1 a v ep a r a l l e ll1o s l a v es e r i a llll j t a glol 较常用的为主串模式和j t a g 模式，用于调试的不同阶段。初步调试时，采用 j t a g 模式，较为方便，但不支持断电操作。等程序调试完全成功时，需将程序下 载到配置j 卷片中固化，从而可以断电进行整板调试，这时可以采用主串模式。本 样机即支持这两种调试模式。配置芯片选择的是p r o mx c f 0 4 s ，其电路连接如 下： 图3 1x c 3 s 5 0 0 e 配置电路图 功能电路 f p g a 作为本样机的核心处理芯片一方面担负着处理算法的运算，另一方面还 要和外部电路做接口。概括地讲，f p g a 接口主要分为三个部分，分别为输入数据 接口部分( 来自于解码芯片) 、输出数据接口部分( 来自于编码芯片) 、存储器接 口部分( 来自于s 舢部分) 。其具体电路详见与之相连的各个接口部分的介绍。 1 4 d 视频信息防泄漏硬什系统的设计与测试 3 2 解码单元 3 2 1 选型 ， 由第二章所定的硬件实现方案可知，编码单元和解码单元的核心器件为一组 对d v l 接u 数据做编码和解码的芯片组( 下面简称为编解码芯片组) 。目前针对 d 接口的处理芯片做得较好的为矽映( s i l i c o n i m a g e ) 公司。根据功能及分辨率 需求，考虑到调试方便，选择了s 丑1 1 6 0 和s i l l l 6 1 这组t q f p 封装的芯片组作为 本处理卡的编解码芯片组。 解码芯片s 讧1 1 6 l 是一款拼板数字显示器专用的接收器【，广泛应用于各种 p c 机和平板显示器上，支持时钟频率为2 5 1 6 5 m h z ，可提供单像素或双像素输 出，最大分辨率u x g a ( 1 6 0 0 x1 2 0 0 ) ，其基本特性如下： 支持l o 米的视频电缆 支持广泛的d v i 编码芯片：所有兼容d 编码协议的芯片 每一t m d s 通道支持最高传输率达1 6 5 g b p s 。 内有时钟监测电路，可以自动进入待机模式以降低功耗 利用1 2 c 接口的动态优化对长线缆和劣质信号进行补偿 灵活的输出驱动对所有可能配置进行时序优化 低工作电压：3 3 v 内核电压 利用时间错列数据输出减小地弹和降低e m i 所有引脚e s d 耐压值5 k v 支持热插拔 3 2 2 外围电路设计 s i i l l 6 1 的内部电路主要分为四部分：d 接口、t m d s 解码内核、并行接 口和配置电路。d 接口部分支持一个完整的t m d s 链接：r 、g 、b 三路差分 通道和一路时钟通道。t m d s 内核将接收进来的数据解码并通过并行接口输出， 其中包括r 、g 、b 三路并行数据信号和相应的控制信号：同步信号( h s y n c 、 v s y n c ) 、时钟( o d c k ) 和使能信号( d e ) 。配置电路部分主要完成各种工作参数 的配置，如工作模式、单双像素格式等的选择。其功能框图如下： 第三章硬什原理设t r x c + r x 厶 p d 8 t go u t s t 图3 2s i i l l 6 1 功能框图 由上面讨论可知，按照模块化思想可将s i l l1 6 1 的外围电路设计同样划分为两 个部分：配置电路部分和功能电路部分。 配置电路 s i i l l 6 l 需要做一定的配置后方能正常工作。这些配置包括工作模式、像素格 式、匹配选择等的选择，当这些参数确定后，s 讧1 1 6 1 便可以开始工作。 s i i l l 6 l 有两种工作模式【l o 】：兼容模式和可编程模式，通过m o d eq i i l9 9 ) 引 脚和s t a go u 胖o i i l7 ) 引脚来选择。当m o d e ( p i n9 9 ) 引脚为高的时候选择兼容 模式，兼容模式是所有d v i 解码芯片都具备的工作模式。当m o d eo 访9 9 ) 引脚和 s t a go u w ( p i i l7 ) 引脚都同时为低的时候选择可编程模式。在可编程模式下，可 以通过1 2 c 总线对s i l l l 6 1 操作，此时o c ki n v ( p i l l1 0 0 ) 为s c l ，s t ( p i l l3 ) 为s d a 。为了具有一定的兼容性，本处理卡选择兼容模式( m o d e 引脚为高) 。 s i l l l 6 l 的像素格式分为单双像素输出格式，通过p i x s ( p m 4 ) 引脚来选择。当 p i x s 低的时候选择单像素模式( 每时钟一个像素，2 4 b i t ) ，此时输出数据通过 q e 2 3 叫输出。当p s 为高时选择双像素格式( 每时钟两个像素，4 8 b i t ) ，此时通 过q e 【2 3 叫先输出第一个像素，q o 【2 3 叫输出第二个像素。为了简化电路设计，本 处理卡选择单像素格式，即p s 引脚为低。 另外还要选择s i l l l 6 1 的时钟输出( o d c k ) 方式，通过拉低0 c ki n 、b i i l1 0 0 ) 选择正常模式输出，拉高选择翻转模式输出。还有其它一些配置如引脚是否上拉 需要通过s m i l l3 ) 来选择，是否允许h s y n c 的防抖功能通过h s y n cd e _ j i 惭( p i i l i i 警篱l | i 二一三一 麓麓竺 1 6 d 视频信息防泄漏硬什系统的设讣与测试 1 ) 来选择，是否低功耗模式通过p d | j ( p i n2 ) 选择，是否支持输出引脚低功耗模式通 过p d o 妇i f l1 0 ) 选择。为了简化设计，选择正常输出时钟( o c k - i n v 拉低) ，所 有引脚拉高( s t 拉高) ，禁止h s y c 的去抖功能( d e - j i c t e r 拉低) ，不支持低功耗 模式( p 脒、p d o j f j 均拉低) 。最终配置电路如下： v c c 图3 3s i i l l 6 l 配置电路图 功能电路 s i i l l 6 1 的功能电路主要完成t m d s 编码数据到并行数据的转换，其电路分 为两部分：一部分是和d 接口连接的接口电路，另外一部分是和f p g a 相连的 并行数据传输电路。对于和d v i 接口连接的接口电路，通过仿真分析及芯片手册 建议【旧】可知此处需要串联端接1 0 q 的匹配电阻。与f p g a 连接的并行数据传输电 路为前面配置决定的并行数据传输总线电路。其连接示意电路如下： q ， s i i l l 6 l h s y n c x s 3 c 5 0 v s y n c 0 e d e。 0 d c k 图3 4s 讧1 1 6 l 功能电路图 第三章硬什原理设t 3 3 1 选型 3 3 编码单元 编码单元的核心器件编码芯片s 讧1 1 6 0 一般与s 证1 1 6 l 成对使用，也是一 款专业用于平板显示器的刑d s 发送芯片，采用c m o s 工艺，时钊- 频率为2 5 1 6 5 m h z ，最高可以支持2 4 位、1 6 7 m 色彩，单像素或双像素输入。其基本特性 如下【l l 】： 高偏斜冗余度：一个完整时钟周期( 1 6 5 m h z 时6 璐) 灵活的接口：单路或者双路像素数据输入，最高支持4 8 比特 支持长电缆：2 0 米d v i 线缆 先进的片内输入时钟抖动滤波器 低电压工作：3 3 v 内核电压和低功耗模式 3 3 2 外围电路设计 s i l l l 6 0 的内部电路也分四部分：并行接口部分、t m d s 编码内核部分、d 接口部分和配置电路部分。如下面功能框图，s 讧1 1 6 0 通过三个编码器对并行接口 部分输入的像素数据和控制信号进行编码，然后通过d 接口部分输出t m d s 像素信号。配置电路部分同s 讧1 1 6 1 一样主要完成对s 讧1 1 6 0 正常工作时所需的工 作参数进行配置。 e 盯s w 。i 莲鳋 一- n r控制 d 哐f 2 3 ：羚 d a t a l 叫 d l o l 2 3 ：0 1 ； h s y n c ：编码嚣 d e v s y n c 二 0 r + h s y n c v s y n c c t l 3 d a t a 。 编码嚣 r l c t l 2 黎撵 c t l ： 1 r i， 逻辑 i 踅寄存看c t l ol d a t a 。 霹鼍 c t l 2 ： 编码嚣 逻曩 c t l 3 ： 2 n 矗g 。 编码 i n f o r 逻岳 信号 i d c k 鼗龆 l | 卜 1 r 图3 5s 1 1 6 0 功能框图 1 x c t x c - 争 ” 卜 舢 务 n n 仅 n 俄 取 1 8 d 视频信息防泄漏硬r l ：系统的设计与测试 因而，对s 讧1 1 6 0 的外围电路设计一样分为两部分：配置电路部分和功能电路 部分。 配置电路 对s 讧1 1 6 0 的配置除了和s 讧1 1 6 1 的配置保持一致外，另外还需要作一些特殊 配置。 和s i l l l 6 1 相同的部分为：通过将p i x s ( p i l l2 5 ) 引脚拉低将s i l l l 6 0 选择单像素 格式( 2 4 b i t ) 输入，输入接口为d ie 2 3 ：0 】；将i s e l r s t ( p i l l8 7 ) 拉高禁用1 2 c 模 式。 与s i i l l 6 1 不同的地方主要为一些对并口输入时序的设置部分。e d g e q i n2 4 ) 控制着并行输入数据的采样边缘，为高电平则意味着所有输入信号在时钟信号的 上升沿采样。反之，为低电平将选择在时钟的下降沿采样信号。通过对f p g a 程 序仿真，发现在时钟下降沿时信号的建立时间( s e t 印t i i n e ) 和保持时间( h o l d i i n e ) 比 较好一些，故将印g e 拉低选择下降沿采样信号。 还有一些其它的配置，由于没有用到，根据手册上的建议都将其设为默认设 置。最终的配置电路如下： 图3 6s d l l 6 0 配置电路图 功能电路 s i l l l 6 0 的功能电路同s 讧1 1 6 1 的电路类似，一样分为两部分接口，只是数据 流的方向相反。另外对于d 接口输出端由于输出差分电平，为了增加摆幅 ( s w 洒g ) ，根据手册推犁11 1 ，需要增加a c 端接电路。其整体连接示意图如下： 第三幸硬什原理设t 1 9 与d 接口的a c 端接电路示意如下： 3 4 1 选型 3 0 0o h mo 1 u f t x 0 +r x 0 + t x 0 一 乙一h 3 0 0o h m0 1 u f r x 0 一 口 t x h r x l + h c d l 脚一h o 一 r x 卜吕 = t 】【1 一 3 0 0o h m0 1 u f 口 d 皿t x 2 1 r ) 【2 +9 t x 2 一 l 一h o 3 0 0o h m0 1 u ， r x 2 一 叶 d 【c 1r x ( + h c l 一h r x c 一 图3 。8s 1 1 6 0 输出端口端接图 3 4 存储单元 按照硬件实现方案，存储单元主要是用来辅助算法实现，作为高速数据缓冲 用，一般选择高速静态存储器( s r a m ) 。对s r a m 的选择主要根据容量和存取速度 来考虑。根据算法实现需要，选择i s s i 公司的静态异步存储器，型号为 i s 6 1 l v 5 1 2 1 6 1 0 t ，i s 6 l l v 5 1 2 1 6 是一款高速、容量为5 1 2 k 1 6 的静态r a m ，它 使用i s s i 的高性能c m o s 工艺，这种高可靠性的工艺结合创新的电路设计技术， 可以产生高性能、低功耗的器件。其基本特点为【1 2 】： 高速数据存储； c m o s 低功耗操作； 具有低功耗维持模式低于5 i n a ( 标准) ； r 几兼容接口电平： 全静态操作：不需要时钟，不需要刷新： 2 0d 视频信息防泄漏硬什系统的设计与测试 三态输出； 高低位数据选择控制。 l s 6 1 l v 5 1 2 1 6 的工作原理如下： i s 6 1 l v 5 1 2 1 6 具有1 9 根地址线，五个控制信号：c 脒、o 脒、w 雕、i j l 辫、 l b 撑，c 剧表示片选信号；0 群表示输出使能信号：w 醚表示写使能信号；u 础表 示高八位( 1 0 1 5 8 ) 选通信号：l b 撑表示低八位( 1 0 7 0 ) 选通信号。i s 6 1l v 5 1 2 1 6 的功能块框图如下： a o a 1 8 1 0 8 l 译码器 5 1 2 k 1 6 存储器阵列 图3 9l s 6 l l v 5 1 2 1 6 功能框图 五个控制信号都是低电平有效，下表是五个控制信号的真值表： 表3 2s r a m 控制信号的真值表 、聊c 聊o e 捍 l 瑚 u b l ! 1 0 7 i o o1 0 1 5 1 0 8 模式 非选xhx x x高阻高阻 输出无效hl h xx高阻 高阻 x l xhh高阻高阻 读模式hlllh输出数据高阻 hll h l 高阻输出数据 hll l l 输出数据输出数据 写模式llx l h 写入数据高阻 ll xh l 高阻写入数据 ll x l