（信号与信息处理专业论文）基于fpga的jpeg图像压缩芯片设计.pdf

摘要 j p e g 静态图像压缩算法( i s o i e c1 0 9 1 8 ) 因其对连续色调、多级灰度的静 止图象具有优良的压缩特性得到了广泛使用，己成为目前多媒体通信中的图像压 缩标准之一。 本文探讨了咀f p g a ( f i e l dp r o g r a m m a b l eg a t e sa r r a y ) 为平台，使用h d l ( h a r d w a r e d e s c r i p t i o nl a n g u a g e ) 语言设计并实现符合j p e g 静态图象压缩算法 基本模式标准的图象压缩芯片。在简要介绍j p e g 基本模式标准和f p g a 设计流 程的基础上，针对j p e g 基本模式硬件编码器传统结构的缺点，提出了一种新的 改进结构。j p e g 基本模式硬件编码器改进结构的设计思想、设计结构和v e r i l o g 设计实现在其后章节中进行了详细阐述，并分别给出了改进结构中各个模块的单 独测试结果。 在本文的测试部分，阐述利用实际图像作为输入，从f p g a 的输出得到了正 确的压缩图像，计算了相应的图像压缩速度和图象质量指标，并与软件压缩的速 度和结果做了对比，提出了未来的改进建议。 本课题的j p e g 编码器设计，为复杂片上系统( s o c ) 的设计技术做了有益 的探索性尝试，对今后大规模片上系统的设计有着积极的借鉴意义。 关键词：j p e g 基本模式编码器f p g a v e r i l o g h d l a b s t r a c t j p e gi sac o m m o n l yu s e dd i g i t a li m a g ec o m p r e s s i o na l g o r i t h mo f f i c i a l l yk n o w n a si s o f l e cs t a n d a r d10 918j p e gh a sb e e n w i d e l y u s e di nm u l t i m e d i a c o m m u n i c a t i o nf o ri t se x c e l l e n tp e r f o r m a n c eo nc o m p r e s s i n gc o n t i n o u s et o n es t i l l i m a g e t h i st h e s i sc o n s i s t so f d e s i g n i n ga n di m p l e m e n t i n gaj p e g e n c o d e rs y s t e mt h a t i s c o m p a t i a b l ew i t hj p e gb a s e l i n em o d eu s i n gf p g a ( f i e l dp r o g r a m m a b l eg a t e s a r r a y ) i ns t a n d a r dh a r d w a r ed e s c r i p t i o nl a n g u a g ev e r i l o g t h ec o n c e p t i o no fj p e gb a s e l i n em o d ea n dt h ef l o wo ff p g a d e s i g na r ef i r s t l y i n t r o d u c e dt h et r a d i t i o n a la r c h i t e c t u r eo fj p e gb a s e l i n em o d ee n c o d e ri sp r e s e m e d d i s a d v a n t a g e so f t r a d i t i o n a la r c h i t e c t u r ea r ed i s c u s s e da n da ne n h a n c e da r c h i t e c t u r ei s p r o p o s e d d e s i g np r i n c i p l e ，s t r u c t u r e s a n dv e r i l o gi m p l e m e n t a t i o n so fm o d u l e si n e n h a n c e m e n tj p e gb a s e l i n em o d ee n c o d e ra r ed e s c r i b e di nd e t a i li nf o l l o ws e c t i o n s e a c hs e c t i o nc l o s e dw i t ht h et e s tr e s u l t so f r e s p e c t i v em o d u l ei nt i m i n gv e r i f i c a t i o n t h eh a r d w a r ei m p l e m e n t a t i o nr e s u l t sa g a i n s tr e a li m a g ei n p u ta r ep r e s e n t e da n d a n a l y z e dc o m p r e s s e di m a g e sc o m p r e s s e db yf p g a a r ec o m p a r e dt oc o m p r e s s e d i m a g e sc o m p r e s s e db ys o f t w a r e ，f o c u s i n g0 nc o m p u t i n g t i m ea n dc o m p r e s sq u a l i t y f u t u r er e s e a r c ha r e a sa r es u g g e s t e dt oi m p r o v et h ej p e ge n c o d e r sp e r f o r m a n c e t h i st h e s i s i n v e s t i g a t e s t h ed e s i g nt e c h n o l o g i e so fc o m p l e xs o c ( s y s t e mo n c h i p ) b ym e a n so fd e s i g n i n ga n di m p l e m e n t i n gj p e g e n c o d e ro p e r m i n gi nb a s e l i n e m o d ei tp r o v i d e sp r e l i m i n a r ys t u d yf o rl a r g es c a l es o c k e y w o r d s ：j p e g , b a s e l i n em o d e ，j p e ge n c o d e sf p g a ，v e r i l o g h d l 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名：玺至日期：铷。年月，日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的觌定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：玺銎 导师签名： 日期：盖移 电子科技大学硕士学位论文 1 1 课题研究背景 第一章前言 在过去十年中，随着多媒体技术和网绍通信技术的飞速发展，对于计算机的 声音和视频处理能力也提出了更高的要求。图像是多媒体中携带信息的极其重要 的媒体，据统计资孝斗表明，人们获取的信息的7 0 来自视觉系统。但是，未经 压缩的数字化图像的数据量非常大，因此就必须要对图像数据进行压缩。而传统 的计算机结构设计考虑较多的是数学运算和数值计算等功能，因此将图像处理功 能集成到专门的硬件模块，并将其嵌入到合适的c p u 中是未来的发展趋势。 在将多媒体处理功能和算法集成到专门的硬件模块时应当遵循如下原则： l 采用国际标准设计的压缩算法； 2 将多媒体功能的单独解决变为集中解决； 3 将模块体系结构与算法相结合。 在目前多媒体通信采用的技术中，j p e g 标准以其显著的压缩效率和较低的 图像质量损失获得了广泛应用，成为国际通用的标准。j p e g 使用有损压缩时， 在压缩比为2 5 ：1 的情况下，压缩后得到的图像与原始图像相比较，非图像专家 难于找出它们之间的区别。因此j p e g 压缩标准被选作图像处理硬件模块的压缩 算法，并以此来设计整个图像处理器的体系结构。 1 2 课题研究目标 本课题的目标是以f p g a ( f i e l dp r o g r a m m a b l eg a t e sa r r a y ，场可编程逻辑器 件) 为硬件平台，设计并实现符合j p e g 标准( i s o i e c10 9 18 - 1 ) 基本模式( b a s e l i n e m o d e ) 的图像压缩芯片。该芯片的应用耳标主要为各种消费类电子，因此要求 该芯片具有价格低廉，处理速度快，扩展性好等特性。基于以上芯片要求，j p e g 基本模式编码器计划采用高级硬件描述语言v e r i l o g 描述，按照t o p - d o w n 和模 电子科技大学硕士学位论文 块化方法设计为可定制的逻辑组件，晟后通过f p g a 厂商提供的程序完成综合及 布局布线。 1 3 课题开发环境 本课题以w i n d o w s 2 0 0 0s e r v e r 为系统平台，采用的软件开发工具为m e n t o r g r a p h i c sf p g aa d v a n t a g e 52 和x i l i n xf o u n d a t i o ns e r i e s4l i ；硬件部分使用自行 设计的x c 2 s 2 0 0 f p g a 开发板一套。 1 4 课题研究意义 通过j p e g 基本模式编码器设计，能够对复杂片上系统( s o c ) 的设计技术 做一个有益的探索性尝试，为今后大规模片上系统的设计提供积极的借鉴。 电子科技大学硕士学位论文 第二章j p e g 图像压缩标准 j p e g o o i n tp h o t o g r a p h i ce x p e a sg r o u p ) 是联合图像专家组的缩写。它是一个 由i s o 和i e c 两个组织机构联合组成的一个专家组，负责制定静态数字图像的 数据压缩编码方法。这个专家组开发的算法称为j p e g 算法，由于该算法对连续 色调、多级灰度的静止图象的优良压缩特性而成为国际上通用的标准，因此又称 为j p e g 标准。j p e g 标准适用范围非常广泛，不仅可以用于静止图象的压缩， 在电视图像序列的帧内图像压缩编码时，也常常采用j p e g 压缩标准。 2 1j p e g 标准概述 j p e g 标准是一个适用于连续色调图像的压缩方法。它满足以下特性： 1 达到或接近当前压缩比与图像保真度的技术水平，能够覆盖一个鞍宽的 图像质量范围：能够达到“很好”到“极好”的评估，与原始图像比，人的视觉 难以区分。 2 能够适用于任何种类的连续色调的图像，且长宽比都不受限制，同时也 不受限于景物内容、图像复杂度和统计特性等。 3 计算的复杂度是可以控制的，其软件可以在各种c p u 上完成，也可以使 用硬件实现。 在j p e g 标准( i s o 一1 0 9 1 8 ) 中包括三个部分：编码器、译码器和交换格式。 编码器是将输入图像信源变成图像压缩数据，译码器是将图像压缩数据还原成重 建图像。经过压缩后的图像数据流和在编码过程中采用的码表等组成一定的交换 格式，用于图像的传输和重建。 j - p e g 专家组开发了两种基本的压缩算法，一种是采用以离散余弦变换 ( d i s c r e t ec o s i n et r a n s f o r m ，d c t ) 为基础的有损压缩算法，另一种是采用以预测 技术为基础的无损压缩算法。 d c t 和f f t 变换类似，是一种包含有量化过程的不能完全复原的非可逆编 1 电子科技大学硕士学位论文 码，但它可以用较少的变换系数来表示，逆变换还原之后恢复的图像数据与变换 前的数据更接近，故作为本标准的基础。另一方面，空间方式虽然压缩率低，但 却是一种可完全复原的可逆编码，为了实现此特性，故追加到标准中。 j p e g 算法有四种运行模式： 1 基于d c t 顺序型模式。按照从左到右、从上到下对图像进行扫描和编码； 2 基于d c t 递增型模式。对图像按照由粗到细，对图像进行编码； 3 无失真编码模式。可吼保证重建图像与原始图像完全相同，没有失真： 4 分层编码。以多种分辨率对图像进行编码，按照不同的要求，可以获得 不同分辨率和质量的图像。 2 2j p e g 基本系统 在以上四种模式中，模式1 称为基本系统( b a s e l i n es y s t e m ) 。基本系统是 实现d c t 编码与解码所需的最小功能集，大多数的应用系统只要用此标准，就 能基本上满足要求。 221j p e g 基本系统特点 j p e g 基本系统的具体标准为： 输入图像精度8 位像素色 顺序模式 哈夫曼编码( 编码表d c a c 分别有2 个：亮度分量和色度分量) 。 222j p e g 基本系统工作流程 基本系统采用d c t 压缩算法。基于d c t 的压缩是一种有损压缩，它利用了 人的视觉系统的特性，使用量化和无损压缩编码相结合来去掉视觉的冗余信息和 数据本身的冗余信息。j p e g 基本模式算法框图如图2 1 所示， 图像数据在输入编码器之前，首先被划分成多个1 6 1 6 宏块( m a c r ob l o c k ) ， 电子科技大学硕士学位论文 每个宏块又被划分为4 个8 8 的子块。输入到编码器中的数据均以一个子块为 单位。输入子块经过2 d d c t 变换，从平面空间变换到频率空间，同时完成了各 个象素点的能量压缩。通过d c t 变换，把能量集中在少数几个低频系数上。在 完成2 维d c t 变换后的系数矩阵中，非零元素主要集中在低频区域( 矩阵的左 上角) ，而右下角系数主要为零或者接近于零。 图2 - 1j p e g 基本模式压缩编码解压缩算法框图 量化和游程长度编码的作用是对d c t 系数进行门限编码。门限编码是按照 d c t 系数矩阵中频域系数的幅度大小来决定取台。对幅度大于某个门限值的分 量保留，小于门限值的系数置为0 ，同时记录该分量的幅度信息和位置信息。系 数量化的目的是减小非0 系数的幅度以及增加0 值系数的数目。在保证一定的 主观保真度图像质量的前提下，舍弃那些对视觉效果影响不大的信息。 量化引入了量化噪声，是造成d c t 编码失真的主要根源。 经过量化后的d c t 系数矩阵f ，其系数f 0 ，0 称为d c 系数，它是6 4 个 象素的采样平均值，包含了整个图像能量的主要部分。由于相邻的8 8 图像子 块之间具有极强的相关性，所以对量化后前后两个子块之间的d c 系数进行差分 编码，这样可以用较少的位数表达相同的d c 信息。 而矩阵f 的其它6 3 个元素是交流( a c ) 系数，采用行程编码。为了保证低 频分量先出现，高频分量后出现，以增加行程中连续“0 ”的个数，这6 3 个元素 e 电子科技大学硕士学位论文 采用了之字型( z i g - z a g ) 的排列方法。这6 3 个a c 系数行程编码的码字用两个 符号表示。 第一个符号=7 6 5 43 2 1 0 l _ jk - ，j r u nl e n g t hs i z e 第二个符号= 3 2 1 0i7 6 5 4 3 2 1 0 l 、， 下一个非零系数的实际值 在得到d c 码字和a c 行程码字后，为了进一步提高压缩比，需要对其再进 行熵编码。i p e g 基本系统选用的是h u f f m a n 编码，分成两步 ( 1 )熵编码的中间格式表示： 对于a c 系数，有两个符号。符号l ：行程和尺寸，即上面的( r u nl e n g t h s i z e ) 。( o ，0 ) 和( 1 5 ，0 ) 是两个比较特殊的情况。( o ，o ) 表示块结束标志( e o b ) ( 1 5 ，o ) 表示z r l ，当行程长度超过1 5 时，用增加z r l 的个数来解决，所以 最多有三个z r l ( 3 1 6 + 1 5 = 6 3 ) 。符号2 为幅度值( a m p l i t u d e ) 。 对于d c 系数，也有两个符号。符号l ：尺寸( s i z e ) ；符号2 为幅度值 ( 2 ) 熵编码： 对于a c 系数，符号】和符号2 分别进行编码。对符号1 进行h u f f m a n 编码 ( 亮度，色差的h u f f m a n 码表不同) 。对符号2 ：进行变长整数v l i 编码，举例 来说：s i z e = 6 时，幅度值的范围是一6 3 3 2 ，以及3 2 6 3 ，对绝对值相同，符号相 反的码字之间为反码关系。幅度值以0 开始的为负数，以1 开始的为正数。 译码或者叫做解压缩的过程与压缩编码过程正好相反。 y p e g 算法与彩色空间无关，因此“r g b 到y u v 变换”和“y u v 至4r g b 变换” 不包含在j p e g 算法中。j p e g 算法处理的彩色图像是单独的彩色分量图像，因 此它可以压缩来自不同彩色空间的数据，如r g b ，y c b c r 和c m y k 。 6 电子科授大学硕士学位论文 2 3j f i f 文件交换格式 j p e g 编码的最后一个步骤是把各种标记代码( m a r k e r ) 和编码后的图像数 据组成一帧一帧的数据，这样做的目的是为了便于传输、存储和译码器进行译码， 这样组织的数据通常称为j p e g 位数据流e gb i t ss t r e a m ) 。 在j f i f 文件中，j p e g 文件使用的颜色空间是c c i r6 0 1 推荐标准的彩色空 间。在这个彩色空间中，每个分量、每个像素的电平规定为2 5 5 级，用8 位代码 表示。在j f i f 文件格式中，图像样本的存放顺序是从左到右和从上到下。这就 是说j f i f 文件中的第一个图像样本是图像左上角的样本。 j p e g 委员会在制定口e g 标准时，只给出了用来区分和识别图像数据及信 息的各个m a r k e r 定义，但是并没有给出严格的j p e g 文件交换格式的定义。目前 使用广泛的是由c 。c u b em i c r o s y s t e m s 的e r i ch a m i l t o n 提出的j f i f ( j p e gf i l e i n t e r c h a n g ef o r m a t ) 格式。f i f 文件格式直接使用了j p e g 标准为应用程序定义 的各种标记，成为了事实上的j p e g 文件交换格式。j f i f 的每个标记( m a r k e r ) 由2 个字节组成，其前个字节是固定值o x f f ，在每个标记前还可以添加数目 不限的o x f f 填充字节。 表2 1 给出了j f i f 文件使用的几个主要标记： 表2 - 1j f i f 文件中的主要标识符 7 电子科技太学硕士学位论文 图2 2 是基本系统下j f l f 文件的结构。 s o l m a r k e r ( s t a r to fi m a g e ) a p p om a r k e r ( “j f i f ”+ 0 0 ) d q t m a r k e r ( d e f i n eq u a n t z a t i e nt a b l e s ) q u a n t i z a t i o nt a b l e s ( 0 一y ，1 一c b c o s o fm a r k e r ( s t a r to ff r a m e ) d h tm a r k e r ( d e f i n eh u f f m a nt a b l e s ) h u f r m a nt a b l e s ( 0 - w d c 1 一y a c ；2 - c b c r d c 3 - c b c r l a c ) s o s m a r k e r ( s t a r to fs c a n ) i n t e r l e a v e ds c a nd a t a ( c o m p r e s s e di m a g e ) e o im a r k e r ( e n do f i m a g e ) 图2 2 基本系统下i f 文件结构 具体的标记代码定义请参见附录a 。有关j p e g 算法更详细的信息和数据 请参看j p e g 标准i s o i e c1 0 9 1 8 。 2 4 本章小结 本章首先回顾了j p e g 标准的发展过程、特性和几种工作模式。然后以使用 最为广泛的j p e g 基本模式( b a s e l i n e s y s t e m ) 为例，简要叙述了在基本模式下， j p e g 算法对图像压缩和解压缩的步骤以及目的。最后对y p e g 文件格式的事实 标准j f i f 格式作一概要介绍。 电子科技大学硕士学位论文 3 1 硬件平台 第三章开发环境与工具 3llf p g a 简介 当前半导体工艺水平已经达到深亚微米，时钟频率也发展到g h z 以上。s o c ( s y s t e mo nc h i p ) 成为集成电路发展的新趋势。随着f p g a 的规模超过百万门 级，它已经成为s o c 系统集成的重要载体。与专用集成电路a s i c ( a p p l i c a t i o n s p e c i f i c i n t e g r a t e dc i r c u i t ) 相比，二者的设计技术大部分相同，但 是f p g a 具有许多a s i c 所无法比拟的灵活性与快速性。 传统的a s i c 研制分为三步：设计、制造与封装、最终测试。如果在将设计 交付工厂制作掩膜后又做出任何改动，或者在终测时发现缺陷，那么就必须重新 制作新的掩膜，然后再重复制造与终测步骤。以上因素导致：如果研制的a s i c 生产量小，那么其价格将非常昂贵：同时在芯片制造过程已经开始后的任何设计 修改或错误都将是一个灾难。 现场可编程门阵列f p g a 的出现弥补了a s c 设计的不足。利用f p g a 的在 线可重构性和可配置计算能力，设计者能够在不进行流片的情况下就完成对设计 原型的验证和修改。由于f p g a 是由掩膜门阵列和可编程器件演化而来，最终完 成的设计在二者上的表现相差不大。因此对于a s i c 设计来说，使用f p g a 在实 现t 4 , 型化、集成化和高可靠性的同时，减少了风险，降低了成本，缩短了设计 周期，使第一块硅片就实现正确的设计成为可能，避免了昂贵的重新设计过程。 3 、1 2f p g a 器件的选择 f p g a 是由多个逻辑门构成的阵列结构，能够被编程来完成各种不同的任 务。逻辑门之间以布线资源分割成多个可编程逻辑单元，外部围绕着可编程i o 单元。逻辑单元由布线资源中的可编程内连线通过可编程开关连接起来实现一定 的逻辑功能。一个典型的f p g a 结构如图3 一l 所示。 电子科技大学硕士学位论文 图3 1 典型的f p g a 结构 目前的f p g a 融类非常多。主要的生产厂家有x i l i n x 、a t t e r a 和a c t e l 等。 根据对查询的相关资料的分析，并参照已有的商业化j p e g 编码核确定了目标 f p g a 器件的几个主要指标： 1 等效门数不低于1 0 0 ，0 0 0 门；内部r a m 不小于4 k b y t e s ； 2 ，标准频率妻5 0 m i - i z ： 3具有丰富的i o 资源，能够连接多个外部设备( m c u 、r a m 等) 和总 线( i s a 、p c i 等) 4 价格低，不超过￥3 0 00 0 ； 5 配套的开发软件容易获得和使用。 根据以上原则，x i l i n x 公司的s p a r t a n 2 系列中的x c 2 s 2 0 0 ( f g 2 5 6 6 ) 和 a l t e r a 公司的a c e x l k 系列中的( e p l k 0 0 ) 成为候选器件。 _ x i l i n x 公司s p a r t a n 系列f p g a x i l i n x 公司是世界上最大的f p g a 器件生产厂商之一，第一块f p g a 就是由 电子科技大学硕士学位论文 x i l i n x 公司发明和制造的。s p a r t a ni i 系列是x i l i n x 公司在2 0 0 0 年推出的新型 f p g a ，采用o2 2 1 01 8 微米技术错4 造，具有和高端器件v l r t e x 相同的块r a m 和4 个d l l s 设计。相比于s p a r t a n ，它的速度更快( 可以超过2 0 0 m i - i z ) ，性能更高( 供 电电压25 v ，等效门数最高到3 0 万门) ，价格更低( 1 0 万f - j $ 1 0 ) 。 图3 2 给出了s p a r t a n i i 中的基本单元c l b 的结构。 h f 3 f 2 f 1 c c l k c e 图3 - 2s p a r t a ni i 中一个c l b 的结构 目前市场上提供的s p a r t a ni i 器件主要有以下几种： 表3 - 1x i l i n xs p a r t a ni 系列f p g a d e v i c e2 s 1 52 s 3 0 2 s 5 02 s 1 0 0 2 s l5 02 s 2 0 0 l o g i cc e l l s 4 3 29 7 21 7 2 82 ，7 0 03 8 8 85 ，2 9 2 b l o c kr a l l l lb i t s 】6 , 3 8 42 4 ，5 7 63 2 ，7 6 84 0 ，9 6 0 4 9 ，15 25 7 ，3 4 4 r a n lb l o c k s4681 01 21 4 m “u s e l - s8 61 3 21 7 61 9 62 6 02 8 4 在开发x i l i n x 公司f p g a 时，常用的开发软件有：f o u n d a t i o ns e r i e s 、i s e 和w e b p a c k 。 甜筐创 洲吖辨 电子科技大学硕士学位论文 f o u n d a t i o ns e r i e s 支持所有x i l i n x 的芯片，f o u n d a t i o ns e r i e s 采用自动化的， 完整的集成设计环境。f o u n d a t i o ns e r i e s 项目管理器( f o u n d a t i o np r o j e c t m a n a g e r ) 集成了x i l i n x 实现工具。此外，f o u n d a t i o ns e r i e s 集成了s y n o p s y s 公 司的f p g a e x p r e s s 综合系统，包含了s y n o p s y sf p g a e x p r e s s 的f o u n d a t i o ns e r i e s 可提供混合语言( v i q l 3 l 和v e r i l o gh d l ) 的综合和优化，它的j t a g 编程器支 持c p l d 和f p g a 的下载和配置。 i s e 5l 是x j l j n x 公司最新的集成开发的工具。 w e b p a c k 是x i l i n x 提供的免费开发软4 牛，功能比f o u n d a t i o n 、i s e 少一些， 可以从x i l i n x 网站下载。 i i i a l t e r a 公司a c e x l k 系列f p g a a h e r a 公司自2 0 世纪9 0 年代以来发展很快，己经同x i l i n x 公司一起成为世 界上最大的p l d 供应厂商之一。a c e x l k 是2 0 0 0 年推出的25 v 低价格s r a m 工艺p l d ( f p g a ) ，用于取代1 9 9 8 年推出的f l e x l 0 k e 系列，覆盖门数从5 万 门到2 5 万门。主要有e p l k i o ，e p k 3 0 ，e p l k 5 0 和e p l k l 0 0 ，结构与f l e x i o k e 类似，带嵌入式存储块( e a b ) ，部分型号带p l l ，主要有1 k 1 0 ，i k 3 0 ，1 k 5 0 ， l k l 0 0 等。 目前市场上提供的a c e x i k 系列的f p g a 主要有： 表3 - 2 a l t e r a a c e x l k 系列f p g a f e a t u r ee p l k l 0e p i k 3 0e p l k 5 0e p i k 】0 0 聊i c a lg a t e s1 0 ，0 0 0 3 0 ，0 0 05 0 ，0 0 01 0 0 ，0 0 0 l o g i c a le l e m e n t s ( l e s )5 6 ，0 0 01 1 9 ，0 0 0 1 9 9 ，0 0 02 5 7 ，0 0 0 l o g i c a la r r a yb l o c k s ( l a b s ) 5 7 6 1 ，7 2 82 ，8 8 04 ，9 9 2 e m b e d d e da r r a yb l o c k s3 61 01 2 t 0 t a lr a mb i t s 1 2 ，2 8 8 2 4 ，5 7 6 4 0 9 6 0 4 9 715 2 s p e e dg r a d e1 ，- 2 ，一3- 1 ，r 2 ，- 31 、- 2 ，- 31 ，一2 ，- 3 a h e r a 公司提供了m a x + p l u si i 和q u a r t u si i2 种开发工具。m a x p l u si i 被 公认为是最优秀的p l d 开发平台之一，可以开发除a p e x 2 0 k 以外的a l t e r a 电子科技大学硕士学位论文 p l d f p g a 。 q u a r t u si i 则是新一代f p g a p l d 开发软件，适合大规模f p g a 的开发。 撮后我们选择了x i l i n x 公司的s p a r t a ni 系列中的x c 2 s 2 0 0 芯片( p q 2 0 8 封 装) 。选择该f p g a 的原因是： 1 价格相对低廉，仅￥2 1 0 元。a l t e r a 的e p l k l 0 0 则要￥2 8 0 元； 2 x i l i n xf o u n d a t i o ns e r i e s 具有更直观的开发界面，提供了多种针对s p a r t a n i i 的基本i p 核，为整个芯片的开发提供了极大的方便； 3 片内r a m 容量较大，速度块，具有丰富的管脚资源。为以后对该j p e g 编码芯片作进一步的功能升级预留了充分的空间。 4 能够很好的利用教研室以前积累的f p g a 开发经验。 3 2 开发工具 在数字系统设计的今天，片上系统( s o c ) 技术的出现已经在设计领域引起 深刻变革。随着可编程器件纷纷超越百万门级，设计者面临的产品性能与设计效 率的挑战也越来越大。设计者必须合理选择各e d a 厂家提供的加速设计的工具 软件，这样才能在较短的时问内设计出高效稳定的产品。 32 1x i l i n xf o u n d a t i o ns e r i e s x i l i n xf o u n d a t i o ns e r i e s 简介 f o u n d a t i o ns e r i e s 是x i l i n x 公司集成开发的e d a 工具。 f o u n d a t i o ns e r i e s 支持所有x i l i n x 的芯片，f o u n d a t i o ns e r i e s 采用自动化的， 完整的集成设计环境。通过f o u n d a t i o n 设计者可以轻松的从h d l 代码创建模块， 并将各个模块连接到顶层h d l 设计。 _f o u n d a t i o ns e r i e s 设计流程 f o u n d a t i o ns e r i e s 主要由设计输入器、设计综合器与功能仿真器和设计实现 器与验证工具组成。x i l i n xf o u n d m i o ns e r i e s 项目管理器( p r o j e c tm a n a g e r ) 集成 13 电子科技太学硕士学位论文 了x i l i n x 设计输入、实现工具和验证工具。项目管理器控制设计流程的所有方面。 通过项目管理器可以访问不同设计入口和设计执行工具，也可以访问与设计项目 有联系的文件和文档。图3 3 是f o u n d a t i o ns e r i e s 项目管理器的界面。 图3 - 3x i l i n xf o u n d a t i o ns e r i e s 界面 项目管理器分为三个主要的子窗口。左边是设计层次浏览器，显示项目设计 中包括的元件。右边是一组标记，每个标记可弹出不同的工具窗口。项目管理器 下面的窗口是信息控制台，显示状态信息、错误和警告，并在项目操作器件进行 刷新。 不管设计者选用什么样的器件，x i l i n xf p g a 设计的基本方法包括三个步骤： 1设计输入使用x i l i n x 支持的原理图、硬件描述语言h d l 或者状态 机建立设计； 2 设计实现通过对设计分割、布局、布线，把在设计输入阶段建立的 设计文件转换为位流( b i t s t r e a m ) 文件，以便对x i l i n x 器件编程； 1 4 电子科技大学硕士学位论文 3 设计验证使用仿真器或者在实际开发板上用x i l i n x 下载电缆加载位 流文件，测试设计，确保实现后的设计能够按照预定的功能和恰当的时 序正常工作。 3 22m e n t o rg r a p h i c sf p g a a d v a n t a g e _fpgaa d v a n t a g e 简介 m e n t o rg r a p h i c s 公司推出的h d l 通用设计流程开发工具f p g aa d v a n t a g e 集成了用于创建和管理设计的h d ld e s i g n e rs e r i e s 、用于仿真的m o d e l s i m 和用 于综合的l e o n a r d o s p e c t r u m ，使得整个设计流程都能够在同一用户界面下完成。 f p g aa d v a n t a g e 引入了t o p d o w n 的设计环境和设计方法，对设计进行统一管 理，提高设计质量和效率。 _hdl d e s i g n e rs e r i e s h d l d e s i g n e rs e r i e s 是创建设计、再入设计和管理设计的平台，也是调用仿 真工具m o d e l s i m 、t - f i l l 综合工具l e o n a r d o s p e t r u m 的桥梁。 图3 - 4 是f p g aa d v a n t a g e 中h d ld e s i g n e rs e r i e s 集成开发环境界面。 图3 - 4h d ld e s i g n e rs e r i e s 界面 1 5 电子科技大学硕士学位论文 设计小组首先将设计按h d l 文本或图形予以划分，然后在此基础上按模块 进行设计。每个小组成员独立的完成各自的模块设计，进而构成整个f p g a 。在 每个人共同为该项目协调工作时，整个设计即被完全控制在设计流程管理之下。 通过层次浏览器，每个成员还可观察与调用全部f p g a 设计。 f p g a a d v a n t a g e 还对f p g a 供应商的支持能力予以加强。在i f d l d e s i g n e r s e r i e s 中配备了x i l i n xc o r eg e n e r a t o r 和a l t e r am e g a w i z a r d 接e l ，实现了f p g a a d v a n t a g e 与供应商之间的无缝集成。这不仅提高了设计速度，也有助于设计 面积的管理。 m o d e l s i m 在f p g a a d v a n t a g e 的设计流程中，设计仿真包含在设计过程的每一环节中， 以保证设计的正确性。m o d e l s i m 不仅可以完成设计的功能验证( r t l 级) ，也可 实现逻辑综合后的门级仿真以及布局布线后的功能与时序验证。 m o d e l s i m 完全支持v h d l 和v e r i l o g 标准；采用直接编辑技术，大大提高 h d l 编译和仿真速度。m o d e l s i m 是唯一支持v l f f d l 和v e r i l o g 混合描述的仿真 工具；它支持r t l 级和门级验证，支持v i t a l ，s d f 等；仿真器包括主控窗口、 源码窗口、仿真波形窗1 2 1 、列表窗口、数据流窗口、设计结构层次窗口、过程 管理窗口等；同时支持u n i x 和w i n d o w9 5 n t 平台，不同平台间具有相同的用 户界面和数据库。 在f p g aa d v a n t a g e 设计平台上，h d ld e s i g n e rs e r i e s 与m o d e l s i m 之间有一 个公共接口，利用此接口，m o d e l s i m 可调用设计文件进行仿真分析。在调试环 境中设计者可以通过m o d e l s i m 的快速调试步骤以及对各种信号的监控功能( 无 论信号处于v h d l 层，还是处于混合语言层) 使仿真的执行过程形象直观化， 帮助设计者及时发现漏洞，缩短设计周期。 - l e o n a r d os e p e c t r u m f p g a a d v a n t a g e 中集成了e x e m p l a r 的f p g a 综合工具l e o n a r d o s p e c t r u m 。 电子科技大学硕士学位论文 通过h d ls e r i e s 中的设计浏览器接口可自动把设计文件调入综合环境，随时准 备接受设计目标并运行优化命令。l e o n a r d o s p e c t r u m 提供了在多厂家与半导体技 术之间分割的内置设计。通过技术重定向，设计者可以用f p g a 做样品a s i c ， 以降低设计成本。 项目设计时，每个设计者创建各自的原理图、h d l 、时间约束、独立的仿真、 调试、综合和布局布线。运用h d l 设计流程与f p g a 厂商的布局布线工具，在 考虑总体约束的情况下，将经过布局布线的各个模块结合在一起，形成整个芯片 的布局布线。此种方式在小模块综合与布局布线上表现出的效果比大的整体设计 更为有效，不但提高了各个阶段的运行速度，而且可以实现增量式设计，而不影 响其他人的设计和布局布线，加快了设计后期的设计修改速度，可以快速进行设 计反复并保证布局布线时间约束的快速收敛。 3 3f p g a 设计方法与流程 33lt o p d o w n 设计方法 传统的f p g a 设计手段是采用原理图输入的方式进行的，如图3 - 5 所示。 图3 - 5 传统f p g a 设计方法 通过调用f p g a 厂商所提供的相应物理元件库，在电路原理图中绘制所设计 电子科技大学硕士学位论文 的系统，然后通过网表转换产生某一特定f p g a 厂商布局布线器所需网表，通过 布局布线，完成设计。原理图绘制完成后可采用门级仿真器进行功能验证。 实际上工程师的最初设计思想是从功能描述开始的。设计工程师首先要考虑 规划出能完成某一具体功能、满足自己产品系统设计要求的某一功能模块，利用 某种方式( 如h d l 硬件描述语言) 把功能描述出来，通过功能仿真( h d l 仿真 器) 以验证设计思路的正确性。当所设计功能满足需要时，再考虑以何种方式( 即 逻辑综合过程) 完成所需要的设计，并能直接使用功能定义的描述。实际上这就 是自顶而下设计方法。 图3 - 6t o p d o w n 设计方法 t o p d o w n 设计流程如图3 - 6 所示，其核心是采用h d l 语言进行功能描述， 由逻辑综合( l o g i c