（微电子学与固体电子学专业论文）garfield系统级功耗分析与管理.pdf

摘要 摘要 近年来，集成电路的性能、规模和复杂度都有了很大的提高，这使得采用系统芯片( s o c ) 的 设计技术逐步取代以功能设计为主的传统设计方法，成为当今超大规模集成电路的发展趋势。随着 系统芯片集成更多的功能并采用更先进的工艺，它所面临的高性能与低功耗的矛盾越来越突出。低 功耗技术对提高v l s i 的可靠性、降低封装成本及提高产品的市场竞争力都有着重要意义，功耗对 电路的影响使它成为了集成电路设计中的第三维目标。 在自顶向下的v l s i 设计过程中，越高层次的设计技术能够达到低功耗的效果越好。本文课题 的主要研究方向是系统级低功耗技术。文章首先分析了c m o s 电路功耗的产生原因，综述了逻辑综 合优化技术、r t l 级和系统级低功耗设计方法，并讨论了基于门级仿真功耗估计平台的建立。其次， 采用了一种根据各种应用环境动态配置时钟的s o c 芯片低功耗管理策略，并在硬件上完成功耗管理 ( p m c ) 单元的设计。在操作系统中嵌入了功耗管理程序，采用基于t i r n e o u t 算法的软件调度策略， 预测处理器和模块的空闲状态，控制p m c 单元切换工作模式，实现p m c 提供的功耗管理功能。芯 片实测时通过动态配置时钟频率，从n o r m a l 模式转换到s l o w 模式可以节省8 8 的功耗；从n o r m a l 模式进入i d l e 模式可以节省2 1 9 的功耗：从s l o w 模式进入i d l e 模式可以节省2 6 9 的功耗，在 s l e e p 模式下，芯片仅消耗1 5 7 u w 的功耗。在n o r m a l 模式下关断m m a 、l c d c 模块，可以节省1 0 4 的功耗，而在s l o w 模式下可以节省1 2o 的功耗。在其他工作情况可以根据实际工作需要，关断 更多空闲模块节省更多功耗。 最后，本文还对动态调整工作电压的低功耗技术进行了研究，其根据电路的实际需要，在不影 响处理器性能的前提下动态调整工作电压。完成了动态调压部件中的鉴频器、数字滤波、过电流保 护、零电流检测、零电压启动电路的设计，对相应部分进行电路调试和仿真，为动态调压的低功耗 设计技术提供了硬件基础。 关键词：系统芯片( s o c ) 低功耗系统级动态时钟管理动态电压调整 东南大学硕士学位论文 a b s t r a c t i nr e c e n t y e a r s ，t h ei m p r o v i n gp e r f o r m a n c e ，a u g m e n t i n gd i m e n s i o na n di n c r e a s i n g c o m p l e x i t yo ft h ei n t e g r a t e dc i r c u i ta l lb r i n gd i f f i c u l t yt ot h ed e s i g nm e t h o d s s ot h a ts o c ( s y s t e mo nc h i p ) d e s i g nr e l y i n gm a i n l yo nf u n c t i o na s s e m b l yi n s t e a do ft r a d i t i o n a lf u n c t i o n d e s i g nb e c o m e st h e 仃e n da n dm a i n s t r e a mm e t h o do fv l s ii cd e s i g n w i t ht h ed e v e l o p m e n t o fs o c ，t h ec o n f l i c tb e t w e e nt h eh i g hp e r f o r m a n c ea n dl o wp o w e rb e c o m e sm o r ea n dm o r e e x t r a o r d i n a r y t h i sa d d sa n o t h e rd e g r e eo ff r e e d o ma n dc o m p l e x i t yt ot h ed e s i g np r o c e s sa s w e l la ss p e e da n da r e a i nt h et o p d o w nd e s i g nf l o w , t h eo p t i m i z a t i o ne f f e c to np o w e ri sb e t t e rw h e nl o w p o w e r t e c h n i q u e sa r eu s e di nh i g h e rd e s i g nl e v e l t h em a j o rr e s e a r c hd i r e c t i o no ft h et h e s i si s s y s t e m - l e v e lp o w e ro p t i m i z a t i o n f i r s t l y , b a s e do nt h ea n a l y s i so fp o w e rr e s o u r c e ，t h ep a p e r s u m m a r i z e sl o g i cs y n t h e s i s ，t r a d i t i o n a lr t la n ds y s t e ml e v e ll o wp o w e rm e t h o d s ，a n dc r e a t e s t h ep o w e re s t i m a t i o nf l o w w i t he d at o o lp o w e r c o m p i l e r s e c o n d l y , ad y n a m i cp o w e r m a n a g e m e n tc o n t r o l l e r ( p m c ) i sa d o p t e dw h i c hd y n a m i c a l l yc h a n g e st h ew o r km o d e sa n d c l o c kf r e q u e n c ya c c o r d i n gt oa p p l i c a t i o n s p o w e rm a n a g e m e n tp r o g r a mb a s e do nt i m e o u t a l g o r i t h ma n de v e n t - d r i v e np o l i c yi se m b e d d e di no p e r a t i o ns y s t e m ，w h i c hp r e d i c t si d l e p e r i o do fp m c e s s o ra n dm o d u l e sa n dr e a l i z e st h ef u n c t i o n o fp m c b yd y n a m i c a l l y c o n f l g u r a t i n gt h ec l o c kf r e q u e n c y , t h es o cc h i ps a v e s8 8 p o w e rf r o mn o r m a lm o d et os l o w m o d e ，2 1 9 p o w e rf r o mn o r m a lm o d e t oi d l em o d e ，2 6 9 0p o w e rf r o ms l o wm o d et oi d l e m o d e ，a n di ns l e e pm o d e ，o n l yc o n s u m e s1 5 7 u w i nn o r m a lm o d e ，i tc a ns a v e1 0 4 p o w e r b yc l o s i n gt h em m a a n dl c d cm o d u l e sc o n s u m i n gm o s tp o w e r , a n d1 2 o p o w e ri ss a v e d i ns l o wm o d e w h e nm o r em o d u l e sa r ec l o s e di no t h e rw o r ke n v i o m m e n t ，m o r ep o w e rc a r lb e s a v e d f i n a l l y , t h i sp a p e ra l s or e s e a r c h e st h ed y n a m i cv o l t a g es c a l i n gm e c h a n i s m ，b ym a k i n g p r o c e s s o rw o r ka td i f f e r e n tb u ta d e q u a t ev o l t a g e sa n ds p e e d sa c c o r d i n gt oi t sw o r kl o a d ， w i t h o u ts a c r i f i c i n gt h es y s t e mp e r f o r m a n c e a n di tc o m p l e t e sf r e q u e n c yd e t e c t o hl o o p f i l t e r , c u r r e n tl i m i t ，z e r o c u r r e n td e t e c t i o na n dz e r o - v o l t a g es t a r t - u pm o d u l e s ，w h i c ha r ed e b u g g e d a n ds i m u l a t e d k e y w o r d s ：s o c ；l o w p o w e r ；s y s t e m l e v e l ；d y n a m i c p o w e r m a n a g e m e n t ；d y n a m i c v o l t a g e s c a l i n g 1 1 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书 而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示了谢意。 研究生签名：坠垒圭日期： 怠一5 j 、乙驴 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文 的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档 的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借 阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东 南大学研究生院办理。 研究生签名：堇量鱼导师签名：啦兰1 日期：苎：三：! ：y 1 1 论文的背景 第一章绪论 信息电子产品己经成为现代信息社会文明和进步的标志，而集成电路对信息产业起着支撑作用。 目前，集成电路的设计已经发展到超大规模集成电路( v l s i ) 和极大规模集成电路( u l s i ) ，以至于单 个芯片上可以集成几百万乃至几千万个晶体管。在集成度增加的同时，电路的性能也得到大幅度提 高，尤其是高性能微处理器，其工作频率已经突破g h z 。这样使得集成电路的功耗呈逐年上升势头， 尤其是在c p u 和微处理器中，因此功耗己经成为v l s i 设计者所必须面对的最大挑战之一。 在早期传统的设计中，由于电路规模较小，工作频率也相对较低，所以功耗问题不是很明显， 在设计中往往可以不考虑功耗因素，仅仅在性能和面积两方面作权衡。随着集成电路技术的发展， 低功耗设计显得越来越重要，驱动低功耗技术的最重要因素是手持式消费类电子产品的市场需求。 近十年来，便携式电脑、p d a ( p e r s o n a ld i 旦i t a la s s i s t a n t s ) 、移动通讯工具等便携式产品越来越受消费 者的青睐，而且束来市场处于高速增长趋势。这类产品均依靠电池供电，而电池寿命与功耗有直接 的关系，尽管电池技术一直在提高，但与半导体和通信产业的发展相比，它的供电能力和重量一直 是手持移动设备设计的瓶颈。为了减轻电池的负担，设计出更小更轻更耐用的电子产品，迫切需要 降低其功耗。 便携式装置并非是低功耗的唯一动力，功耗还对芯片的封装成本有着直接影响。由于集成电路 的功耗必须通过封装扩散出来，伴随着芯片功耗的上升需要高成本的封装和附加散热措施。功耗小 于1 w 时可以采用塑料封装【l l ，功耗大于1 0 w 时必须采用陶瓷封装，而功耗增加达到数十瓦时，必 须设计相应的散热系统，如c p u 风扇等。因此，降低高性能系统的功耗对封装成本有着显著的效益。 可靠性也是集成电路设计时必须考虑的一个重要因素。大功率系统运行过程中要发热，高温往 往要加速硅的失效机理。工作温度每增加1 0 0 c ，元件的失效率大约翻一翻。芯片在很大电流下工 作，芯片内部的连接金属将会产生电迁移。即导体中的原子开始离开原来的位置，并且沿电流方向 运动。这将使金属导线发生断裂。为了提高集成电路的可靠性，在布局布线时，电源到芯片内部用 于连接电源和地线的连线和引脚数量将会增加，并使得连接变的更加困难。d e c 2 1 0 6 4a l p h a 芯片消 耗的功率为3 0 w ，使用了1 3 8 个电源和接地引脚p 】。d e c e c l b i p s 芯片使用一层2 5 u r n 厚的金制电 源连接链路。除了改进封装方法以外，最直接的办法是在设计时把功耗作为第三维约束。 除了上面的三方面考虑，环境保护是低功耗设计的另一个目的。现代办公自动化需消耗大量的 电能，而它们与电路有直接的关系。美国国会的一个能源小组调查表明“，办公自动化消耗的电能 比例从1 9 9 3 年的5 增加到2 0 0 0 年的1 0 ，其中的重要原因是计算机数量的成倍增长。由于电力 生产会导致环境污染，美国政府针对这种情况提出了以节约能源为主题的“能源之星”计划，大力 提倡“绿色电脑”( g r e e l i p c ) 技术。各电脑厂商纷纷推出各种低功耗节能型c p u 产品。低功耗的 d s p 和单片机也不断涌现。低功耗已成为当前集成电路技术的一个重要研究方向，逐渐形成了“低 功耗电子学”的学科。 综上所述，低功耗设计已经成为计算机系统和各种类型设备中的处理器设计的重要因素。在低 端的应用领域中，对于便携设备，电池寿命是低功耗设计的主要驱动力。在中端应用领域中，电力 成本和用电所带来的环境问题是最重要的。在高端应用领域中，热量的排放和功率的分配成为制约 因素。 近年来蓬勃发展的系统芯片s o c ( s y s t e mo i lc h i p ) 将更多更复杂的功能集成到同一块芯片上， 基于处理器内核芯片、标准单元库以及逻辑综合、自动布局布线的自顶向下( t o p - d o w n ) 的设计方 法得到了广泛的应用。 东南大学硕士学位论文 自顶向下的v l s i 设计和传统设计相比，每个设计层次都需要增加两方面的工作：1 ) 应用低功 耗技术对功耗进行优化，2 ) 对优化设计结果进行功耗评估，以确定是否达到设计要求。v l s i 低功 耗设计按抽象层次可以分为：系统级、算法级、结构级、寄存器传输级( r t l 级) 、逻辑级电路级、 门级和版图级。在每个设计阶段进行功耗优化的空间是不同的。一般认为抽象的层次越高，能够达 到低功耗的效果越好，当然，层次越高，实现低功耗的难度也越大。图l 一1 中显示了不同设计层次 功耗优化的效果口j ，从图中可以看出，高层次设计对功耗有决定性的影响，因此低功耗设计必须着 重于早期的高层次设计。 在各个层次进行功耗评估的侧重点也不尽相同，早期的系统级、算法级、结构级和r t l 级确定 了系统的构架，因而也基本确定了功耗的框架。在这几个阶段，由于电路实施的具体细节还不太清 楚，此时的主要任务是设计，因此要求功耗分析是快速，而对精度要求相对较低。而在后期的电路 和版图设计阶段，电路的主要构架已经确定，此时的主要工作是验证前面的高层次设计是否合理， 因此要求功耗分析有比较高的精度。 图1 1 不同设计时期功耗优化空间 由东南大学国家专甩集成电路系统工程技术研究中心设计的“3 2 位r i s c 嵌入式微控制芯片 g a r f i e l d ”，面向中低端手持设备和其它通用嵌入式设备。其采用低功耗的a r m 7 t d m i 处理器内核 + a m b a 总线+ 应用模块的体系结构，a m b a 6 总线采用高端总线( a h b ) 和外围总线( a p b ) 分离 的总线结构，a p b 总线可以在较低的工作频率下工作，有利于实现低功耗的设计。 1 2 论文的主要工作和意义 根据上面的观点，为了有效的实现低功耗设计的目的，提出了“g a r f i e l d 系统级功耗分析与管 理”的论文课题。从系统级的功耗管理策略入手，在满足性能的前提下，根据的性能需求改变芯片 的工作模式，并用e d a 工具对功耗节省情况进行评估。降低g a r f i e l d 芯片的功耗消耗，延长电池的 待机时间，提高芯片的市场竞争力。具体的研究工作如下： 采用一种根据各种应用环境动态的配置时钟的s o c 芯片低功耗管理策略，并从局部考虑单个模 块，通过判断它当前的工作状态决定是否打开其时钟源。并在硬件上完成功耗管理( p m c ) 单 元的设计。 用s y n o p s y s 公司的e d a 软件v c s 、d e s i g n c o m p i l e r 、p o w e r c o m p i l e r 对不同工作模式进行基于 门级仿真的功耗评估，分析出最耗电模块进行时钟源控制，得出p m c 单元对整个芯片功耗优 化的有效性。 在操作系统中嵌入了功耗管理程序，采用基于t i m e o u t 算法的软件调度策略，预测处理器和模 2 块的空闲状态，控制p m c 单元切换工作模式，实现p m c 提供的功耗管理功能，在芯片的实际 应用中节省功耗。 对动态电压调整的系统级功耗优化方法进行研究，完成动态调压部分的电路设计，对相应部分 进行电路调试和仿真。 1 3 论文的结构 本章主要阐述了c m o s 电路低功耗设计的重要性，从而引出论文的理论意义和实用价值。在第 二章中首先讲述了c m o s 电路功耗的产生源及工作电压、频率和负载电容对功耗的影响。根据自顶 向下的设计流程，综述了逻辑综合优化技术、r t l 级和系统级低功耗设计方法，并对功耗的评估方 法进行讨论，采用基于门级仿真的功耗分析方法对功耗进行评估。第三章提出了一种根据各种应用 环境动态配置时钟的s o c 芯片低功耗管理策略，并在硬件上完成功耗管理( p m c ) 单元的设计。在 操作系统中嵌入了功耗管理程序，采用基于t i m e o u t 算法韵软件调度策略，预测处理器和模块的空 闲状态，控制p m c 单元切换工作模式，实现p m c 提供的功耗管理功能。用e d a 工具分析出最耗 电模块进行时钟源控制，并对芯片进行功耗实测。第四章对动态电压调整的系统级功耗优化方法进 行研究，完成动态调压部分的电路设计，对相应部分进行电路调试和仿真。最后的总结和展望探讨 了需要改进和完善的地方。这也是将来可能运用的技术，拟定将来的研究重点。 东南大学硕士学位论文 第二章低功耗技术的概述 2 1 c m o s 电路功耗的产生原因 在进入讨论低功耗技术之前，首先必须清楚c m o s 电路中功耗产生的原因。在c m o s 工艺中， 主要有三种功耗因素：信号变化时，电路电容充放电功耗：信号有限上升和下降时间的短路电流引 起的短路电流功耗：结反偏时的漏电流和次开启电流引起的漏电流功耗。其中，充放电功耗和短路 功耗属于动态功耗，漏电流功耗属于静态功耗。下面将对各种功耗产生的原因依次加以说明。 充放电功耗是由于c m o s 电路输出端电平发生变化，对负载电容进行充放电所消耗的功耗。如 图2 1 ( a ) 所示的c m o s 反相器，c 是寄生电容和负载电容的总和，包括后继门的输入门电容、 互连电容和反相器源漏区电容三种类型的电容。在深亚微米工艺中，门的尺寸按比例缩小，互连电 容将起主要作用。下面来观察输入电压从v d d 到地，再从地到v d d ，一个完整的工作周期内电路的 行为”j 。输入从高电平跳变到低电平，下拉管n m o s 管关断，上拉管p m o s 管导通，使负载电容充 电至v d d 。这个充电过程从电源提取的能量为c v 2 d d 。其中，一半消耗在p m o s 电阻中产生热，另 一半储存在负载电容c 中。那么，当输入电压返回到高电平时，电容c 放电，它储存的能量消耗在 n m o s 电阻中产生热。所以，在一个完整的工作周期内，电路节点电容将消耗c v 2 d d 能量。 通 通 通 图2 1c m o s 反相器充放电过程 可以看出c m o s 电路的功耗取决于信号的翻转率。定义状态翻转率口为每个时钟周期内平均的 状态翻转次数。如果平均数据速率是f ( 在同步系统中f 通常是时钟频率) ，那么有效的开关频率就 是口f o 这些变化中的一半对节点电容充电，另一半对它放电。可得c m o s 的平均充放电功耗如下 式： 只。= c r 盎口f 式( 2 - 1 ) 理想的c m o s 电路的晶体管改变状态不需要时间，不存在从电源到地的通道。实际上，当输入 门的上升厂f 降时间大于输出门的上升下降时间时，可能存在从电源到地的短路电流。假设n m o s 管的开启电压是v t n ，p m o s 管的开启电压是v r p ，则当v t n 2 ) 相同 的模块。这些模块并行计算后通过多路选择器输出。在忽略多路选择器的影响下，采用并行结构后， 由于有n 个相同的模块同时工作，可以把驱动每个模块的时钟频率降低( 通常为原频率的1 n 分频) ， 而电路总的输出仍然能保持原有的速度。由于频率降低n 倍每个子模块的速度也相应降低n 倍。根 据延时和工作电压线性的关系，因此，工作电压可以相应地降低n 倍。采用并行结构后，电路面积 增长n 倍，电容增大n 倍，频率和电压下降n 倍，因为功耗与电压成二次方，所以，功耗降低n 2 倍， 如图2 7 所示。 图2 7 并行设计示意圈 原模块的功耗为： p 。l c y 品f 若采用并行结构设计，用两个数据处理模块代替原来的单一模块，整个负载电容为2 c ，每个模 块的工作频率为疗2 ，随着频率的降低，工作电压可下调为0 5 v ，那么并行结构的功耗为： p 。，* 2 c ( os p ) 2 ( 0 5 f ) = 0 2 5 只。 b 因此，并行结构设计减少了7 5 的功耗，而仍然保持原有的电路性能。并行设计是采用面积换 取性能和功耗，它非常适合于关键路径的电路设计。并行结构设计的难点在于并行算法设计。显然 n 个并行模块同时工作可以把速度提高n 倍，但在一般的算法中并行计算的并行度往往比较小，并 行度高的算法往往较难开发。其次，必须考虑闽值电压的影响。并行设计是通过降低电压实现低功 耗的，当v d d v t h 时，电路性能随着电压降低线性的降低，但v d d 比较接近v ，b 时，电路性能随电压 降低而下降的速度加快，限制了并行模块工作电压的降低。为了使电压降低有足够的空间，应该降 低闽值电压v 。b 。 并行设计的不足之处是增大了面积。并行处理模块使得面积增大n 倍，另外需要额外增加输入 端的数据分配电路和输出端的合并电路。面积的增大成为限制并行度n 的重要因素。随着多芯片封 装技术( m c m ) 的发展，面积问题得到了减轻。 2 3 2 流水线结构设计( p i p e f i n e ) 流水线结构与并行结构类似，如图2 8 所示，它不是简单的“复制”模块，而是把一个功能模 块分成n 个分阶段进行的流水线作业，每个阶段由一个子模块来完成，在子模块之间插入寄存器以 驱动这些小模块。这种方法有点类似于把个算法a 分解为n 个a n 。若工作频率f 不变，每个小 模块内计算量仅为a n ，因此它对速度的要求仅为原来的l n ，工作电压可以降低r l 倍。在忽略添加 的寄存器的影响下，电路的电容没有变化，由此通过采用流水线结构，功耗可以节省r 1 2 倍，而面积 基本不变。 f f亘i f 耋- - i , 电容= c 频率= f 电压= v 功耗= p 电容一c 频率= f 电压= v l n 功耗= p 舯 图2 8 流水线结构设计示意图 流水线结构以较小的面积换取了与并行结构相同的功耗利益。但流水线设计的局限是设计复杂 度比并行结构高。其次，流水线结构需要插入寄存器，这些寄存器不但增加了面积，而且需要额外 的b 寸钟驱动，由此增加了时钟负载电容，导致了额外豹功耗开销。并非所有的算法均能有效的实行 分段流水线设计，一些算法在流水线设计中可能遇到由于真实数据相关性、过程相关性、资源冲突、 输出相关性、反相关性而引起“流水线阻塞”，造成流水线操作的性能下降。 并行结构和流水线结构设计的应用非常广泛，尤其适用于专门的数字信号处理芯片，此类芯片 需要较强的数据处理能力，而电路控制部分较为简单。 2 3 3 电路结构的重组 伪跳变( g l l t c h ) 所造成的功耗损失对系统功耗具有很大的影响，对数据通路的结构进行重组可以 减少伪跳变带来的影响。伪跳变由电路中的比较器、进位加法器、解码器等运算逻辑形成的，它一 东南大学硕士学位论文 旦形成便向下一级电路传播，直到寄存器为止。因此伪跳变所造成的功耗与它流过的路径有关，它 传播经过的单元越多，其所浪费的功耗便越多。 为了控制由伪跳变引起的功耗，一方面，在设计时应减少伪跳变的产生：另一方面，对电路结 构重组，缩小其传播的路径长度。图2 9 显示了数据通路重组对伪跳变传播的控制，电路由一个比 较器和两个多路器组成，伪跳变由比较逻辑产生，显然在右边的电路中g l i t c h 要比左边重组前的电 路少传播一个m u x ，从而节省了功耗。 初始电路 数据通路重组 重组后 圉2 9 数据通路重组以减少伪跳变 2 3 4 低功耗状态机编码 状态机编码对信号的活动性具有重要影响，选择适当的编码方式可以减少有限状态机的功耗。 当状态发生变化时，状态位的翻转会使电路产生功耗。因此在对状态进行编码时，如果使相互间翻 转比较频繁的状态编码比较接近，就可以降低状态翻转时的电路开关行为，从而减少功耗。假设有 限状态机( f s m ) 中的状态数为n ，编码长度为m ，则可能的编码方案为只：种。由此可见随着状态数 的增加，可能的编码方案将迅速增加，以至采用简单的穷尽搜索方法无法找到功耗优化的最优解。 因此必须采用一些并行的搜索方法，迅速而有效地求得闯题的最优解或接近最优解。 文献【2 0 】中采用遗传算法进行低功耗状态机编码。将f s m 用状态转移表( s t t ) 的形式表示， 计算出各状态概率p i ，状态s i 和s j 之间的转移概率p i 巾转移概率矩阵p t ；应用遗传算法，根据式 ( 2 - - 4 ) 中的适应值度量进行状态编码，选出适应值最大的编码方案，它即为最后的编码结果。式( 2 - - 4 ) 的日( s ，s ，) 为状态s ，s j 的编码之间的汉明( h a m m i n g ) 距离( 即发生变化的比特数) 。 ，= 【p o h ( s , ，量) 】_ 1 l ，= l 与随机编码相比，用遗传算法完成的状态编码可以节省2 0 的功耗，这说明了应用遗传算法进 行低功耗状态编码的有效性和应用潜力。 2 4 系统级低功耗设计 化。 在更高级的系统级设计中，可以从功耗管理、分布式数据处理、总线编码等方面对功耗进行优 1 0 低功耗技术的概述 2 4 1 功耗管理 对系统功耗进行有效管理是避免浪费的一项重要策略。研究表明，一般的p c 机在每个工作日 平均只有4 个小时处于被利用的运行状态，而另外有5 5 小时处于空闲等待状态，所以避免浪费功 耗的空间很大。功耗管理手段主要有：选择性关闭，睡眠模式和调整工作电压、工作频率。选择性 关闭主要针对单元模块，当它没有任务时便关闭这部分电路；睡眠模式和选择性关闭非常类似，不 同的是它监视整个系统而非某个模块。 第三章将就采用动态时钟管理技术对g a r f i e l d 系统的功耗节省情况进行讨论。它首先从全局考 虑，在满足性能的前提下，根据各种应用环境动态的选择s o c 芯片的工作模式，配置相应的时钟频 率。然后，从局部单独考虑单个模块，通过判断各模块当前的工作状态决定是否打开其时钟源。 此外，通过前面的讨论可以知道，降低电路的工作电压可以明显的降低电路的功耗，但同时也 会降低电路的速度，因此在采用降低电压措施时，都同时配合其它的措施诸如并行或流水线结构等 来提高电路的性能，使得电路在保持工作效率不变的情况下降低电路的功耗，比如a r m 处理器就 是这种设计思想的产物。 但实际情况并不总要求处理器工作在高性能下，当工作量不大时处理器工作在一个较低频率下 就可以达到要求，此时就可以降低电路的工作电压而不需要担, i i , t 作效率的降低。比如一个处理器 正常情况下工作在5 0 m h z ，工作电压为5 v ，当系统要求下降时，它工作在1 0 m h z 就可以满足要求， 此时电路就可以采用较低的工作电压，这样在相同条件下，电路的工作频率就会下降，同时导致电 路功耗的下降，这种技术被称为动态电压调整( d y n a m i cv o l t a g es c a l i n g ) 。 为了精确的控制d v s ，需要一个电压调度部件( v o l t a g es c h e d u l e r ) 来实时改变电路的工作电压和 工作频率。而性能预测软件与操作系统相互衔接监视系统的运行情况，分析当前和过去状态下系统 工作情况来预测将来电路工作负荷，即产生对工作频率的预期值。根据频率预期值和实际植的差值， 电压调度部件动态的调整工作电压，有效的降低功耗消耗。这将在第四章里谈到电压调度部件的设 计。 2 4 2 分布式数据处理 前文提到了低功耗设计中的数据流的划分，在总线操作中，高活动率的信号从一个模块通过总 线传送到另一模块再加上它涉及庞大的内存，这使得数据总线消耗了大量的能量。为了减少高能 耗的总线操作，必须对电路进行有效的划分，尽量使信号在模块内部处理。 图2 - 1 0 中央式数据处理结构与分布式数据处理结构 如图2 1 0 所示，分布式数据处理o 结构划分为存储器、处理器、控制器等，这时可以采用流 水线结构，降低关键路径的工作频率和工作电压。在微处理器方面，这种分布式的结构往往比中央 式结构更省功耗。首先，总线操作大为减少；其次，分布式处理缩小了计算规模，而中央式数据处 理需要执行各部分的算法。值得注意的是在电路划分时，它的算法必须也是能有效分解的。 在考虑内存时，分布式的存储结构比一个大存储器更省功耗。在存储器的读写时，功耗与该存 东南大学硕士学位论文 储器的容量成正比，若把一个大的存储器改为分布式的小存储器，其功耗将明显下降。例如，有l o 个独立的微处理器需对存储器进行一次读写，假使一个采用1 0 个6 4 b i t 的分布式存储器，另一个采 用1 个6 4 0 b i t 的存储器，那么它的功耗是前者的1 0 倍j 。 控制电路的划分和微处理器和存储器类似，中央控制模式依靠有限状态机产生控制信号，并把 其分布到各个模块，这种控制网络中高活动的信号及电容导致大量的功耗。若将其改为分布式控制 则可避免或减少远程控制信号以及连线电容。分布式设计会增加少许面积，但对降低功耗是相当有 益的。 2 4 3 总线编码 数字系统中总线的基本特点就是负载较大、走线较长，因此总线通常都具有较大的电容，并且 这个电容参数几乎不可能改变，因此降低总线上豹翻转频率是节省总线功耗的唯一办法，而在完成 同样功能的前提下要降低总线上的有效翻转频率只有改变总线上传输数据的编码方式。常见的编码 方式有；格雷码( g r a y c o d i n g ) i 2 “，零翻转码( z e r o - t r a n s i t i o nc o d i n g ) 2 2 1 ，独热码( o n e - h o tc o d i n g ) ， 总线反转码( b u s - i n v e r tc o d i n g ) 1 等。 格雷码的表现形式是相邻的两个数字之间只有一根信号线不同，因此对于数据高度相关并且具 有顺序性的传输格式非常适用，每次数据切换时，n 位数据线上只有一次翻转。比如取指令的地址 总线使用格雷码就比使用二进制原码极大的降低了地址总线上的翻转频率，格雷码的效率也非常高， 没有数据冗余。 零翻转码( t o 码) 对连续性的传输格式非常适用，通过增加一个标志位，当总线传输的数据是连 续的二进制数时，该位为1 ，而总线保持不变；否则标志位为0 ，总线直接传输数据。所以当地址总 线传输的为连续地址时，整个总线可完全保持静止，不形成动态功耗，但中断和跳转程序会使t o 码节省功耗的效率降低。同时，