光刻和晶圆级键合技术在D互连中的研究.doc

.光刻和晶圆级键合技术在3D互连中的研究作者：Margarete Zoberbier、Erwin Hell、Kathy Cook、Marc Hennemayer、Dr.-Ing. Barbara Neubert，SUSS MicroTec日益增长的消费类电子产品市场正在推动当今半导体技术的不断创新发展。各种应用对增加集成度、降低功耗和减小外形因数的要求不断提高，促使众多结合了不同技术的新结构应运而生，从而又催生出诸多不同的封装方法，因此可在最小的空间内封装最多的功能。正因如此，三维集成被认为是下一代的封装方案。本文将探讨与三维互连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、所面临的各种挑战、有效的解决方案及未来发展趋势。多种多样的三维封装技术为了适应更小引脚、更短互连和更高性能的要求，目前已开发出系统封装（SiP）、系统芯片（SoC）和封装系统（SoP）等许多不同的三维封装方案。SiP即“单封装系统”，它是在一个IC封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、SAW/BAW滤波器、预封装IC、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一种外形因数相对较小的堆叠式芯片封装方案。SoC可以将所有不同的功能块，如处理器、嵌入式存储器、逻辑心和模拟电路等以单片集成的方式装在一起。在一块半导体芯片上集成系统设计需要这些功能块来实现。通常，SoC设计与之所取代的多芯片系统相比，它的功耗更小，成本更低，可靠性更高。而且由于系统中需要的封装更少，因而组装成本也会有所降低。SoP采用穿透通孔和高密度布线以实现更高的小型化。它是一种将整个系统安装在一个芯片尺寸封装上的新兴的微电子技术。过去，“系统”往往是一些容纳了数百个元件的笨重的盒子，而SoP可以将系统的计算、通信和消费电子功能全部在一块芯片上完成，从而节约了互连时间，减少了热量的产生。最近穿透硅通孔（TSV）得到迅速发展，已成为三维集成和晶圆级封装（WLP）的关键技术之一。三维TSV已显现出有朝一日取代引线键合技术的潜力，因此它可以使封装尺寸进一步减小，成本进一步降低，这将是最大的技术挑战之一。另外器件的性能也将得到进一步提高。当前，三维TSV技术已成为如存储器堆叠或MEMS结构封装等三维元件集成技术快速发展的关键。将TSV用作主流技术的第一个应用领域就是CMOS图像传感器（CIS）的封装。对CMOS图像传感器而言，WLP的应用已经在业内成为现实。目前已有大约35%的CMOS图像传感器应用于最新的消费类移动电话产品中，笔记本电脑摄像头采用了WLCSP密封封装，而且这一数字还在不断增长（图1）。图2是形成TSV的典型工艺流程之一。首先，必须形成刻蚀掩膜。这一步骤包括涂层淀积、曝光和掩膜显影。掩膜一旦形成，即可对通孔进行刻蚀和绝缘处理。然后用诸如铜和钨等不同材料完成通孔填充。填充工艺取决于填充材料。直到目前，铜一直是TSV工艺最为常用的填充材料，但其它材料，如钨（W）或Cu3Sn合金也有使用。曝光与显影用光刻胶对通孔开口处进行光刻处理看上去可以直接进行，然而随后要完成的工艺步骤却各不相同，通孔的尺寸也大小不一，因而光刻胶的曝光和显影条件就必须区别对待，而且各自都需要一套相应的优化参数。采用1倍全场光刻法即可轻易地以成本效益很高的手段制作出典型尺寸小至5m的通孔（图3）。300mm衬底上接近式曝光的最新分辨率极限水平约为3m。但对通孔开口进行严密的CD控制需要十分精确的间隔调整设置、极佳的光均匀度和良好的曝光剂量控制等。所有这些因素均会影响到最终的曝光结果，因此就需要精确的控制。就上述实验而言，需要采用具有不同通孔直径的典型的通孔测试掩膜。SUSS MA300 Gen2掩膜对准仪的平均强度约为90mW/cm2（宽带），照在整个300mm晶圆上的光均匀度在3%以下。晶圆的曝光都采用了20m的曝光间隔。图3给出了采用AZ1505对3m直径通孔进行曝光和显影的结果。显影工艺采用一种含水的显影试剂同样也在装配有双头喷雾涂胶系统的ACS300 Gen2设备上完成。这种设备上的双头喷雾涂胶装置和水套冷却喷管可以依据不同的使用点对温度进行调节控制，因此可缩短工艺时间并将材料的消耗降至最低程度。为了最大限度地优化细雾工艺的均匀度，变速机械臂会不停地在整个晶圆范围内移动。AZ4110和AZ9260的显影都采用1:4 AZ400K和去离子水稀释溶液。而AZ1505的显影则采用TMAH基AZ726MIF试剂。通孔不断小型化的发展趋势也需要精确的涂复层显影结果。掩膜对准仪的整体对准性能及其偏差效应是影响涂复层喷涂结果的两个主要的因素。除了对准精度需要使设备达到极佳的性能之外，掩膜和晶圆温度控制对于在300mm晶圆上获得最佳的涂复层结果也十分关键。MA300 Gen2采用一种温度控制曝光夹盘以使晶圆温度保持均衡不变，并对偏差效应进行补偿。在接近式曝光系统中，掩膜和晶圆彼此之间的距离十分接近，确保夹盘能够间接地控制掩膜的温度。通过改变曝光夹盘的温度（图4）可以降低由图形识别软件测量到的任何偏差。ThermAlign?技术可以将偏差效应降低到0.2m至0.3m的水平。实验期间，ThermAlign?夹盘的的温度设定为22。对SUSS专用对准目标而言，可采用自动对准系统以直接对准的模式进行对准。键合对准有关三维堆叠最重要的话题之一就是对准精度。从图5示出路线图中可以看出，通孔直径的发展趋势是，今后的几年内将继续减小。当前，CMOS图像传感器件采用的通孔直径在25m至75m范围内。在存储器件中，穿透硅通孔用的典型直径为几微米。对晶圆键合技术而言，缩小通孔直径会对所要求的后键合对准精度产生直接的影响。总有一个“最低的重叠层要求”以便使金属通孔具有良好的电连接，且电阻最低。我们可以将这一“最低的重叠层要求”看成是对后键合对准精度的要求。今后几年这一最低重叠层要求可能会达到亚微米范围。由于实现三维堆叠需要进行对准的两块晶圆都有金属层，因此无法使用红外对准的方法。另一种方法是内部衬底对准的方法。采用这一技术能够达到图5中所要求的对准精度。采用这种对准技术时需要在两个晶圆之间采取特殊的光学手段。左右两侧的ISA物镜可同时对上下两块晶圆上的对准标识进行成像处理。通过调整对准台而移动晶圆，利用图形识别算法即可以根据具体要求进行对准。对准台缩回之后，两块晶圆移动至接触状态或留出一定的间隔。一般情况下，晶圆在z轴上的移动会造成一定的错误对准。因此，目前在实际应用中已经将新的高精密光学手段和机理与通用在线校准手段相结合以期使BA300UHP（超高精度）键合对准设备达到亚微米对准精度。键合用于三维堆叠的晶圆键合技术主要包括：金属与金属扩散键合（Cu）、金属易熔键合（Cu/Sn）、硅熔融键合、焊料键合（BCB）。每一种键合工艺都有各自的优缺点。选择哪一种键合技术取决于应用领域及其要求。但金属与金属扩散键合采用铜作为键合层却是一个较为明确的发展趋势。这种键合工艺的优点是，电连接和机械连接可以同时完成。铜-铜键合当两种金属在压力和热力作用下压在一起的时候，原子就会从一个晶格点迁移到另一个晶格点，使两个界面键合在一起。由于原子会使晶格振动产生移动，因此这类扩散工艺要求两个表面之间的接触必须非常紧密。因为铜或铝具有较高的延展特性和快速的扩散速率，因此铜和铝最适合这类扩散工艺。铜键合要求的温度在300-400范围以达到较好的密封界面。铜氧化会阻碍键合工艺。键合期间或在采用汽相清洗工艺去除表面氧化物时采用的较大压力会使铜产生断裂。金属易熔键合易熔键合对三维堆叠也很重要，这是因为其工艺温度很低，Cu3Sn是从231开始的。因此，如前所述最为常见的易熔物是AuSn、AuSi、AlGe和CuSn。此外还需要使用惰性气体以避免氧化。硅熔融键合熔融键合对三维堆叠很重要，原因是其工艺时间很短且键合强度很高。但熔融键合过程中只会形成机械接触。而从界面到互连金属层之间却没有直接的电连接。因此还需要完成额外的工艺对晶圆堆叠进行穿透刻蚀，并用金属对通孔进行背部填充。工艺过程如下：首先对其中的一块衬底减薄至几十微米，其后进行图形刻蚀，最后完成工艺中的金属背部填充，称为“后通孔”工艺。熔融键合的不足是它对表面平坦度和粗糙度都有一定的要求。由于晶圆中要用到金属材料，因此退火温度的限制就成为另一个问题。但是采用等离子体处理即可将退火温度从1000左右降到所要求的200-400.焊料键合焊料键合在三维工艺中极为常用，这是因为该技术的工艺温度范围很低，且外形容限很小。高精密三维焊料键合最常用的聚合物是BCB，键合温度从150至320。可以控制BCB的流动特性以完成较低温度键合，并将对准精度提高到1-2m范围。需要将BCB覆盖在一块或两块晶圆上