（通信与信息系统专业论文）lfmcw雷达中心控制器的研制.pdf

电子科技大学硕士学位论文 摘要 本文结合某l f m c w 雷达系统的实际需求，基于a l t e r a 公司c y c l o n e 系列 f p g a 器件，进行雷达中心控制器的研制。该工作作为一个完整雷达系统的重要 组成部分，涵盖了方案设计、软件实现、硬件研制、系统联调等工程项目研制 的全过程。本文承担的主要工作如下： 1 、根据项目的总体对中心控制器的功能、时序和接口要求，完成了基于 f p g a 的中心控制器方案设计和改进。 2 、完成中心控制器电路设计、p c b 设计、p c b 板调试和测试。 3 、完成中心控制器v h d l 编程和仿真测试。 4 、完成中心控制器与各分系统的联调及系统联调。 研究结果表明，中心控制器在功能上符合雷达系统的要求，测试得到的主 要指标均达到项目设计要求。 关键词：雷达中心控制器串行通信链路口通信c y c l o n ef p g a 皇王型堇盔堂堡主堂垡笙奎 a b s t r a c t t h i sp a p e rd e v e l o p sr a d a rc e n t r a lc o n t r o l l e rb a s e do nc y c l o n ef p g a o fa l t e r a c o m b i n i n gw i t ht h er e q u i r e m e n to fp r a c t i c a ll f m c w r a d a rs y s t e m 刀碓w o r ko ft h e p a p e rc o v e r ss c h e m ed e s i g n ，s o f t w a r er e a l i z a t i o n ，t h eh a r d w a r ed e v e l o p m e n t t h e s y s t e mu n i td e b u g ，e t c t h em a i nc o n t r i b u t i o n so ft h i s p a p e r c a l lb el i s t e da s f o l l o w i n g ： 1 ) a c c o m p l i s h e d t h es c h e m eo ft h e c e n t r a lc o n t r o l l e r a c c o r d i n g t ot h e r e q u i r e m e n to f f u n c t i o n ，t i m i n ga n di n t e r f a c eo f r a d a rs y s t e m ； 2 ) a c c o m p l i s h e dt h es c h e m a t i ca n dp c bd e s i g na n dh a r d w a r et e s t i n go fc e n t r a l c o n t r o l l e r ； 3 ) a c c o m p l i s h e dv h d l c o d e w r i t i n g ，s i m u l a t i o na n dt e s t i n go f c e n t r a lc o n t r o l l e r ； 4 1a c c o m p l i s h e dt h ed e b u g g i n g a n dt e s t i n gb e t w e e ns u b s y s t e m sa n dt h ec e n t r a l c o n t r o l l e ra n dt h ew h o l er a d a rr e c e i v e r ； f r o ma b o v ew o r k t h er e s u r so ft h ed i s s e r t a t i o ni n d i c a t e 也ec e n t r a lc o n t r o l l e r s f u n c t i o ni sa c c o r d sw i t ht h er e q u i r e m e n t so ft h er a d a r s y s t e m a n dt h ei n d e x e st e s t e d s a t i s f yt h en e e d so ft h ei t e m k e y w o r d s ：r a d a r c e n 仕a lc o n t r o l l e r ，s e r i a l c o m m u n i c a t i o n ，l i n k p o r t c o m m u n i c a t i o n ，c y c l o n ef p g a 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名： e 垂 圜盘 日期：幽寸年f 月，2 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：叠盘 函色 导师签名： 日期：年月日 电子科技大学硕士学位论文 1 1 研究动态 第一章绪论 1 1 1 雷达中心控制器研制动态1 8 1 现代雷达系统由天线、波束扫描产生器、发射机、波形产生器、接收机、 信号处理器、数据录取显示器、雷达控制器等分系统构成。随着雷达技术的发 展，对雷达接收机分系统提出了很高的要求，除了大动态、低噪声、宽带信号 接收、高纯频谱信号产生，还需要具备工作模式控制、波形与定时、雷达与计 算机通信等功能，接收机的工作方式日趋复杂，工作实时性要求不断提高，对 系统体积、重量和可靠性要求极高。 为使雷达在不同环境条件下的性能达到最佳，现代雷达能工作在不同的雷 达参数下，这些参数包括频率、发射波形、信号处理和极化方式。根据当地的 天气、杂波环境及受电子设备的干扰程度，雷达参数要随之改变，使其在特定 条件下雷达性能要达到最佳。另一方面，雷达控制器能自动识别环境条件的变 化，并自动选择适当的参数，使雷达性能最优化。这些都离不开雷达控制器， 一般的雷达控制器要执行的主要任务有： l 、决定雷达工作方式 雷达系统可能根据不同环境选择不同的工作方式，雷达控制器根据人机交 互界面( 数据录取显示器) 的指令实时的改变整个雷达系统的工作方式，包含 对波形产生器、信号处理器等各分系统的工作方式进行控制。 2 、对雷达单元发指令以完成计划任务 在雷达系统启动时，雷达控制器对不同的雷达单元发出准备指令，使各个 雷达单元按要求做好工作准备；在各个单元都准备完毕后，雷达控制器根据各 介单元的状态信息发指令使雷达系统开始工作。 3 、完成性能监视和故障检测 在雷达系统工作时，操作人员需要对雷达的工作状态进行监视，包括工作 性能、工作是否正常等。雷达控制器监测各雷达单元的工作状态，并将工作状 第一章绪论 态信息提供给显示界面，操作人员根据这些状态信息采取相应措施。 4 、作为操作人员与雷达系统各单元的人机接口 控制器作为操作人员与雷达系统各单元的人机接口，将操作人员发出的指 令传达给各单元，并把各单元的工作状态反映给操作人员。 1 1 1 2 雷达中心控制器实现方法发展概况【2 【3 传统雷达的中心控制器与数据录取处理设备一起，都由通用计算机实现。 通用计算机与雷达系统其它单元硬件( 信号处理器、波形产生器、波束扫描器 等) 和其它外部设备( 如键盘、鼠标、显示器等) 通过通用接口相连，它们之 间要通过缓存器和数据总线。雷达操作人员工作通用计算机直接给雷达系统各 单元发送指令，对雷达的工作状态进行控制。 现代雷达中，随着近距离精确跟踪和目标截获的需要，雷达的工作周期越 来越短，周期内要处理的数据量越来越大，这对于以p c 为回波数据处理和雷达 工作控制平台的数据处理计算机来讲，是一种很严峻的挑战。目前的p c 机软硬 件平台，实时性和运算处理速度有了很大的提高，但要在类似1 0 0 1 t s 的周期内进 行回波数据的实时处理和雷达工作的实时控制是很困难的。此外由于多种设备 协调工作，雷达系统的时间校准也是必不可少的，对于处理时间已经十分紧张 的数据处理计算机来说，要同时实现数据的快速处理和雷达的实时控制几乎是 不可能的。因此必须在数据处理计算机和雷达各分系统之间设计一个可实现的 雷达实时控制系统。 雷达控制器的实现，既可采用集成电路、单片机，也可使用d s p 芯片或其 它专用控制芯片。单片机基本能完成控制任务，但是其控制功能单一、速度慢， 难以满足日益提高的系统对分机的要求；而且单片机升级换代快，产品的生命 周期短。如果采用专门的集成电路又由于产品批量小，开发周期长等原因，并 非最佳选择。随着f p g a 技术的发展，f p g a 不仅可以解决电子系统小型化、低 功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断 降低。雷达生产批量相对较小，使用f p g a 可降低开发成本。此外，f p g a 除可 完成雷达控制的要求，还可完成如数据预处理等其它工作。目前f p g a 的静态 重构技术，可在不改变硬件结构的前提下实现雷达系统的升级和重构。随着 f p g a 芯片朝着高密度、低压、低功耗的方向挺进，使用f p g a 来实现雷达的控 电子科技大学硕士学位论文 制器可实现雷达的小型化。 综上可见，随着雷达系统复杂性的增强，以及雷达实时控制要求的目益提 高，f p g a 将在雷达控制器的实现中占据越来越重要的地位。 1 1 3f p g a 器件及其发展动态5 f p g a 是一种可编程器件( p l d ) ，自1 9 8 5 年x i l i n x 公司推出第片现场可编 程门阵列( f p g a ) 器件至今，f p g a 已经历了二十年的发展历程。在这二十年 的发展过程中，以f p g a 为代表的数字系统现场集成技术取得了惊人的发展。 纵观现场可编程逻辑器件的发展史，其之所以具有巨大的市场吸引力，根本在 于：f p g a 不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开 发周期短、开发软件投入少、芯片价格不断降低，促使f p g a 越来越多地取代 了a s i c 的市场，特别是对小批量、多品种的产品需求，使f p g a 成为首选。 目前，f p g a 的主要发展动向是：随着大规模现场可编程逻辑器件的发展， 系统设计进入“片上可编程系统”( s o p c ) 的新纪元；芯片朝着高密度、低压、 低功耗方向挺进；国际各大公司都在积极扩充其i p ( 知识产权) 库，以优化的资源 更好的满足用户的需求，扩大市场；特别是引人注目的所谓f p g a 动态可重构 技术的开拓，将推动数字系统设计观念的巨大转变。 以f p g a 为代表的数字系统现场集成技术发展的一些新动向，归纳起来有 以下几点： 1 、深亚微米技术推动s o p c 的发展 越来越多的复杂1 c 需要利用s o p c ( 片上可编程系统) 技术来制造。而s o p c 要利用深亚微米技术才能实现。随着深亚微米技术的发展，使s o p c 的实现成 为可能。新的s o p c 世界要求一种着重于快速投放市场的，具有可重构性、高 效自动化的设计方法。为了实现s o p c ，国际上著名的现场可编程逻辑器件的厂 商a l t e r a 公司、x i l i n x 公司都为此在努力，开发出适于系统集成的新器件和开发 工具，这又进一步促进了s o p c 的发展。 2 、芯片朝着高密度、低压、低功耗的方向挺进 采用深亚微米的半导体工艺后，器件在性能提高的同时，价格也在逐步降 低。各p l d 公司纷纷推出9 0 r i m 工艺的大容量f p g a ，并开始着手研究6 5 r a n 工 艺。a l t e r a 的s t r a t i xi i 器件采用全铜、低k 材料阱降低芯片功耗，单片包含了 第章绪论 18 万个逻辑单元，是目前业界推出的容量最大的f p g a 。 3 、口库的发展及其作用 由于通信系统越来越复杂，p l d 的设计也更加庞大，这促进了设计人员对 i p 核的需求。各大厂家继续开发新的i p ，并且开始提供“硬件”i p ，即将一些功 能在出厂时就固化在芯片中。这些i p 都是预定义的、经过测试和验证的、优化 的、可保证正确的功能。同时，随着p l d 市场竞争的加剧，虽然一部分企业退 出p l d 制造行列，但是它们依然推出i p 核，i p 核资源日益丰富。设计人员可以 利用这些现成的i p 库资源，高效准确的完成复杂片上系统的设计。 4 、f p g a 和a s i c 出现相互融合 虽然标准a s i c 器件体积小、功能强、功耗低，但是其设计复杂、成本门槛 高、首片成功率不高、并且有批量要求。f p g a 价格相对低廉，能现场进行可编 程，但体积和功耗相对较大，形成很好的互补性。另外由于结构化a s i c 的推出， 又开辟了减短a s i c 产品上市时问的道路，很好的弥补了f p g a 和a s i c 之间的 空档。因为结构化a s i c 是以f p g a 为原形( 如：a l t e r a 公司h a r d c o p y l i 器件和 其f p g a 产品s t r a t i xi i 管脚完全兼容) ，芯片正式投产之前，设备制造商可以使 用f p g a 进行小量试产验证，之后可以将f p g a 设计移植到结构化a s i c 上进行 批量生产，以降低生产成本。 5 、基于h l t e r n e t 的在线可重构技术 构建基于互联网的远程更新和升级硬件平台，使专用设备或公共网具备远 程修复、修改和更新的能力，能在不影响系统工作的前提下下载新的算法，延 长产品的生存周期，提高产品对不同环境的适应性。可应用于蜂窝基站、卫星 通信系统、移动网络设备等。 6 、f p g a 动态重构技术 f p g a 动态可重构技术意义深远。常规的s r a m 的f p g a 只能实现静态系 统重构。这是因为f p g a 芯片功能的重新配置大约需要数毫秒到数十毫秒量级 的时间；而在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未 建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。但是，要实现高速 的动态重构，要求芯片功能的重新配鼍时间缩短到纳秒量级，这就需要对f p g a 的结构进行革新。可以预见，一旦实现了f p g a 的动态重构，则将引发数字系 统设计思想的巨大转变。 电子科技大学硕士学位论文 1 2 本文的主要工作 本文主要工作背景为国家“十五”电子预研项目，根据l f m c w 雷达系统 的总体要求，负责中心控制器和数据预处理部分的研制工作，主要包括方案设 计、改进，软件编程，中心控制板的研制，分系统调试和系统联合调试等。具 体工作如下： 1 、中心控制器的方案设计、改进 根据项目的总体对中心控制器的功能、时序和接口要求，完成了基于f p g a 的中心控制器方案。 2 、中心控制器硬件研制 完成中心控制器电路设计、p c b 设计、p c b 板调试和测试。 3 、模块的v h d l 编程和仿真测试 g p s 信息的接收、处理；显控终端对中心控制器的控制：数据采集信号的 预处理和链路口数据发送；波形发生控制等模块的编程和仿真测试等。 4 、分系统的联调及系统联调 完成中心控制器与各分系统的联合调试和系统的联合调试。 第二章雷达中心控制器的设计 第二章雷达中心控制器的设计 本章从系统总体要求出发，介绍中心控制器的总体设计，内容包括雷达中 心控制器的时序和功能要求、方案和器件选型等。 2 1 雷达中心控制器设计要求 本节首先简要介绍线性调频连续波( l f m c w ) 雷达的特点及其系统结构，再 按总体要求从功能和时序两个方面介绍中心控制器。 2 1 1l f m c w 雷达及其系统嘲 f m c w 雷达是在c w 雷达的基础上发展起来的，既具备c w 雷达不需要大 功率的优点，又克服了c w 不能测量目标距离只能用于测量速度的缺点。 f m c w 雷达的频率调制方法有多种，其中l f m c w 雷达是通过对连续波进 行线形调制来获得距离与速度信息的雷达体制。它具有距离分辨率高、发射机 功率低、无距离盲区、实现结构简单等优点。广泛的应用于近距离高分辨的多 目标探测和成像，汽车防撞，液面检测等。 f m c w 接收机普遍采用差拍傅立叶分析结构。其接收机的原理框图见图 2 】。 图2 - 1f m c w 雷达结构框图 电子科技大学硕士学位论文 2 1 2 雷达中心控制器功能要求 根据系统总体设计要求，中心控制器要完成中心控制和数据采集处理的功 能，我们利用图2 2 所示中心控制器与其他模块( 分系统) 的接1 ：3 关系示意国来 说明。 【g p s 坠缈 i 同步系统卜帆8 籼悯 d 厂 ：竺! 竺 心 邕鲨匡 控 l 差拍处理e 三三三 制 黔 器 i 产生器i 他“”千 图2 - 2 中心控制器外部接口关系示意图 中心控制器的功能主要有三点：一、中一t l , 控制器通过同步分系统( g p s 同 步系统) 提供的相关信息( 标准时间、频率基准、时间基准等) 控制波形产生 器的工作波形和时序；二、中心控制器对采集的i q 数据进行处理和缓冲，并按 信号处理机对数据格式和速度的要求进行发送；三、接收显控终端的指令，调 整、控制系统的工作状态。可以从控制和数据处理两个方面进行描述。 一、中心控制器的控制功能： 根据g p s 同步分系统提供的标准时间，控制接收机在用户( 来自显控终 端) 预定的时刻开始工作； 接收显控终端的工作模式信息送给波形产生器，并根据显控终端发出的 用户指令控制系统的工作； 根据g p s 同步分系统提供的时间基准和频率综合器提供的5 0 m h z 基准 频率信号，控制波形产生器d s ) 的工作，给波形产生器提供波形触发脉冲、 l f m c w ( 线性调频连续波) 扫频控制信号等，控制波形产生器产生3 0 m h z 中 频的c w 或l f m c w 信号作为差拍处理的本振信号； 给a d 转换模块提供采样使能和采样时钟信号，控制a d 转换模块的采 第二章雷达中心控制器的设计 样时刻及采样时间长度。 二、中心控制器对数据的处理： 对相位检波差拍处理部分输出的i 、q 两路差拍信号进行采样，并且按系 统设计的要求设定采样频率、采样时间段的长度、以及采样起止时刻，以获得 需要的目标信息； a d 变换器的采样数据异步的送到信号处理机的d s p 芯片，因此要将采 样数据送到先进先出( f i f o ) 存储器暂存，在信号处理机需要的时候才进行发 送： a i d 变换器的输出为两路1 2 位的数字信号，d s p 链路口( l i n k p o r t ) 的 数据线为8 位。因此传输i 、q 两路数据时应对数据进行处理，以按照d s p 链路 口规定的通信协议将数据传送给信号处理机的d s p 芯片。 2 1 3 雷达中心控制器时序要求 为使整个系统协调工作，中心控制器有明确的工作时序，图2 3 给出了中一t 3 控制器的详细工作时序。 图2 3 中的时间基准信号来自g p s 同步分系统的秒脉冲( f 1 = l s ) 信号， 雷达系统开始工作后，中心控制器监测该基准信号是否到来，若时间基准信号 到来，并且显控终端已经发出工作信号( 立即工作或定时工作时刻已到) ，即 令波形产生器开始进行波形产生前的准备工作( 复位、写入工作模式，调入波 形参数等) ，在波形产生器作好准备工作后，中心控制器将波形产生触发脉冲 信号( 周期“= 1 1 3 7 p s ) 和l f m c w 扫频控制信号( 逻辑高持续时间r 4 = 5 1 2 p s ) 发送给波形产生器，波形产生器在该触发脉冲的作用下，根据l f m c w 扫频控 制信号产生系统要求的线性调频连续波信号作为接收机的本振信号送到差拍处 理模块。 电子科技大学硕士学位论文 。鼻雷划l 心卜一 c 来自同步系统) ： 馘 。掰嚣，十；二巫；j _ = 过：( 二二二二二二二，一 呲答_ 厂1 1 遗1 勰 l f ：萋 ， 连接 蒺 廿 1 j 鬻 m 、 + + 蒸 连接一纛 襄 氯i l a b ) 鬻 羹 攀 l _ r 局部王联通道 列i 联通道 直接链路连接 ( 来自相部l a b ) 直接链路连接 ( 去相部l a b ) 图3 - 1c y l o n e 逻辑阵列块结构 c y c l o n ef p g a 的l a b 还使用专门的逻辑来为内部的l e 提供各种控制信号， 这些信号包括：时钟、时钟使能、异步清除、同步清除、异步置位载入、同步 载入以及加，减控制信号。其中，通过使用加减( a d d n s u b ) 控制信号，单个l e 可实现1 位的加法器和减法器，这一特点使得在实现如d s p 相关器和符号数乘 法器等逻辑函数时能节约l e 资源并提高性能。 3 1 2 逻辑单元( l e ) 逻辑单元( l e ) 是c y c l o n ef p g a 结构中最小的单元，它以紧凑的尺寸提供 了高效的逻辑功能。每个l e 有一4 输入查找表( l o o k u p t a b l e ) 简称为l u t ， 可快速的实现4 个变量的各种组合逻辑。l u t 本质上就是个r a m 。目前f p g a 中多使用4 输入的l u t ，所以每一个l u t 可以看成一个有4 位地址线的1 6 x l 的r a m 。当用户通过原理图或h d l 语言描述了一个逻辑电路以后，p l d f p g a 开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入r a m ，这 样，每输入一个信号进行逻辑运算就等于输入个地址进行查表，找出地址对 应的内容，然后输出即可。 此外，每个l e 包含1 个可编程寄存器、1 个可选的进位链。单独的1 个l e 支持1 位的加法或减法运算( 通过逻辑阵列块l a b 控制信号来选择加或减) 。 l e 可驱动所有类型的互连结构：局部互连、行互连、列互连、查找表链、寄存 第三章雷达中心控制器的f p g a 实现 器链以及直接链路互连。l e 的基本结构如图3 2 所示。 每个l e 中的可编程寄存器可配置为d 、t 、j k 或s r 触发器。这些寄存器 的时钟和清除控制信号可由全局信号、多用途i o 引脚或任何内部逻辑驱动。对 于组合逻辑来说，寄存器可旁路掉，查找表( l u t ) 输出直接驱动l e 输出。 每个l e 有3 个驱动局部、行或列互连通道的输出信号，其中2 个驱动行列 互连通道，1 个驱动局部互连通道。每个输出信号都可单独地由l u t 输出或寄 存器输出驱动。例如，l u t 驱动一个输出，而寄存器驱动另一个输出，这种特 性称为寄存器打包( r e g i s t e rp a c k i n g ) ，可提高器件资源的利用率，因为u j t 和 寄存器可用来实现不相关的函数。此外，还有另一种特别的寄存器打包模式， 即l e 的寄存器输出反馈到l e 自身的l u t ，这种模式有利用设计适( f i t t i n g ) 。 图3 - 2 逻辑单元( l e ) 的结构 c y l o n ef p g a 提供专用的高速数据通道：进位链和级连链。它们连接相邻的 l e ，不需要使用局部互连通道。进位链支持高速算术功能，如计数器和加法器； 而级连链可在最小的延时下实现多输入逻辑。 此外，c y c l o n ef p g a 的l e 可工作于两种模式：常规模式( n o r m a l m o d e ) 1 6 电子科技大学硕士学位论文 和动态算术模式( d y n a m i c a r i t h m e t i cm o d e ) 。常规模式用于通常的逻辑应用和 组合逻辑函数，这种模式支持寄存器打包。而当要实现加法器，计数器，累加 器及比较器等时，算术模式则是理想的选择。中心控制器时序控制中要使用较 多的计数器，则可采样算术模式。 3 1 3 嵌入式存储块( e m b e d d e dm e m o r y ) c y c l o n ee p l c 6 器件有一列共2 0 个m 4 k 嵌入式存储块，r a mb i t s 总量达 9 2 1 6 k 。这些m 4 k 块可配置为单口、双口r a m 、r o m 及f i f o 缓存器，并支 持独立时钟模式、输入，输出时钟模式和读写时钟模式。此外，m 4 k 为每个字节 提供1 位奇偶校验位以保证数据的完整性。 在中心控制器的设计中需存放i 、q 两路模拟信号的采样数据，可使用m 4 k 来配置需要的f i f o 。直接使用q u a r t u si i 软件提供的设计向导m e g a w i z a r d p l u g i nm a n a g e r ，选择l p mf i f o + 宏函数来实现同步单时钟f i f o 或异步双时钟 f i f o ，并指定使用m 4 k 存储块来实现，如图3 3 所示。 图3 - 3 用m 4 k 来配置的f i f o 3 1 4 多通道互联( m u l t i t r a c k ) c y c l o n e 器件结构中，逻辑单元( l e ) 、m 4 k 存储块以及i o 引脚之间可通 过多种通道进行互连。这种多通道互连( m u l f i t r a c ki n t e r c o n n e c t ) 结构基于 d i r e c t d r i v e t m 工艺，该工艺是一种确定性布线技术，可保证设计放在器件任何 地方都能使用相同的布线资源。图3 - 4 为c y c l o n e 器件的行互连结构示意图。 第三章雷达中心控制器的f p g a 实现 行互连通道( r 4i i i t c r c o n d e c t )到五连迪道( r 4i n t e r c o n n e c t 17l f 。 广广广r - j 勰 l 萌 i i 甜i露 0 _ 厂_ 圉尉l龋 = 匪 9蹦 相邻l a b l b 相部l a b 图3 4c y c l o n e 器件行互连通道 c y c l o n e 器件中专用的行互连通道主要包括下面两种布线资源： 相邻逻辑阵列块( l a b ) 之间的直接链路( d i r e c t l i n ki n t e r c o n n e c t ) 连接 跨越4 个l a b 的行互连通道( r 4i n t e r c o n n e c t ) l a b 和m 4 k 可使用直接链路连接驱动邻近的l a b 或k 4 k ，这样不需要使 用行互连( r 4i n t e r c o n n e c t ) 资源即可实现彼此之间的快速通信。r 4i n t e r c o n n e c t 跨越4 个l a b ，或者两个l a b 和一个m 4 k 存储块，用于实现l a b 之间的快速 行连接。r 4 i n t e r c o n n e c t 可驱动别的r 4 i n t e r c o n n e c t ，从而扩大l a b 驱动的范围。 此外，r 4i n t e r c o n n e c t 行互连通道还可驱动c 4i n t e r c o n n e c t 列互连通道。c y c l o n e 器件的列互连通道结构与行互连类似，这里不再作介绍。 从上述c y c l o n e 器件互连结构的特点可见，逻辑单元之间可通过多种路径实 现快速通信，而且行互连通道和列互连通道均跨越固定的距离，这种跨越固定 长度的布线结构使设计的性能可预测，从而可能实现对设计时间延迟的准确控 制。 3 1 5 全局时钟鼹络和锁相环( p l l ) c y c l o n ef p g a 的全局时钟网络( g l o b a l c l o c kn e t w o r k ) 为器件中所有资源 提供快速的时钟布线通道，器件外部引脚输入的控制信号如时钟使能、异步同 电子科技大学硕士学位论文 步等也可使用该布线资源。此外内部逻辑产生的时钟信号、清除信号和使能信 号或其它扇出数目较大的控制信号也能驱动全局时钟网络。对于设计中的全局 时钟、清除和使能信号，q u a r t u si i 软件自动使用全局时钟网络布线，而一些关 键信号则可通过设计综合的逻辑选项( l o g i co p t i o n ) 来使用全局时钟网络，以 减小布线延迟，提高设计的性能和可靠性。 c y c l o n e 器件的全局时钟网络和锁相环为多时钟设计提供了完整的解决方 案。除外部输入的系统时钟( 5 0 m h z ) 外，中心控制器设计需要多个频率的时 钟信号，如a d 转换器采样时钟( 2 m h z ) 、波形产生器控制模块所用计数器计 数时钟( 1 0 m h z ) 、d s p 链路口数据发送时钟( 8 m h z ) 、串口通信模块时钟 ( 9 6 k h z ) 。c y c l o n e 器件内部的p u ，极大的减小了多时钟设计的复杂性。 使用设计向导m e g a w i z a r dp l u g i nm a n a g e r 可生成p l l 模块，图3 - 5 即为调 用a 1 t p l l 宏函数生成的p l l 模块。 图3 - 5 用a l t n 函数生成的p l l 图中i n c l k 0 为外部输入时钟信号，p l l e n a 和a r e s e t 分别为锁相环p l l 的使能 和复位信号。l o c k e d 表明锁相环的状态，逻辑高表明锁相环正常工作，反之则锁 相环失锁。 每个p l l 有3 个时钟输出端，其中c o 、c l 为内部时钟，而e o 为外部输出 时钟，可为c y c l o n e 器件外的其它器件提供时钟信号。上述3 个时钟均可为输入 时钟i n c l k 0 的倍频或分频，可设置相对于输入时钟i n c l k 0 的相位偏移，并可调 整输出时钟的占空比。如图中所示，c 0 为输入时钟的2 5 ；c l 为输入信号3 5 ； e 0 为输入信号的2 倍频。三个输出都没有设置占空比( 默认5 0 ) 和相位偏移c 第三章雷达中心控制器的f p g a 实现 由上可见，c y c l o n e 器件内的锁相环( p l l ) 为多时钟系统的设计带来极大 的灵活性。 3 2f p g a 开发设计方法和流程 3 2 1 设计方法嘲【1 o 】【1 1 】 所谓自上而下( t o p d o w n ) 的设计方法，就是从系统级开始，把系统划分 成若干个基本单元，然后再把每一个基本单元划分成下一层次的基本单元，一 直到可以用e d a 元件库中基本元件来实现，最终完成系统硬件的整体设计。在 利用h d l 语言对系统硬件电路的自上而下设计一般分为三个层次，如图3 6 所 示。 i 一 网陌函稠陌面翮i i 蔚盖翥i ：意茬蔷i ：蓠云i 一 图3 - 6自上而下设计硬件的过程 第一层次为行为描述，对整个系统的数学模型的描述，目的是通过对系统 行为描述的仿真来发现系统设计中存在的问题，更多的考虑系统的结构及其工 作过程是否达到规格书要求，而其设计与器件工艺无关。 第二层次是寄存器传输级( r t l ) 描述( 又称数据流描述) 。由于行为描述 抽象程度高，很难映射到具体硬件实现的逻辑元件结构，因此需要针对特定的 逻辑综合工具，采用r t l 方式描述并进行仿真，仿真通过后才可进行逻辑综合。 第三层次是逻辑综合。即利用逻辑综合工具将设计的r t l 描述转换为用基 本逻辑单元表示的文件( 门级网表) ，并仿真检查定时关系，若达到设计要求， 则系统的硬件设计基本完成。 得到门级网表后，最终完成硬件设计还有两种选择：一是将网络表转换为 a s i c 芯