（微电子学与固体电子学专业论文）soi高压集成电路的隔离技术研究.pdf

摘要 摘要 高压集成电路h v i c ( h i 曲v o l t a g ei n t e g r a t e dc i r c u i t s ) 具有可靠性高、体积小、 速度快、功耗低等优点，在军事、航空航天及核能等领域有着不可替代的作用。 目前h v i c 已广泛应用于通信、汽车电子及家用电器等领域，市场前景广阔。随 着s o i ( s i l i c o n o n i n s u l a t o r ) 材料制备技术的日益成熟和成本的降低，s o i 技术 以其独特的材料结构和全介质隔离技术为高性能s o z 基h v i c 的开发提供了广阔 的空间。 s o i 高压集成电路根据顶层硅厚度可分为厚膜和薄膜两大类。为了满足一定的 击穿电压，薄膜s o i 高压电路一般采用漂移区线性掺杂技术，但其工艺复杂，且 自热效应严重；而厚膜s o i 高压集成电路可以通过移植体硅c m o s 技术来实现高 压，但是由于其硅膜较厚，介质隔离成为厚膜s o i 高压集成电路的关键技术。 论文对硅膜厚度大于2 0 “m 的s o i 介质隔离问题从结构、工艺和实验三个方面 进行了深入研究。首先设计厚膜s o i 基深槽介质隔离结构，经过分析得到击穿电 压的数学模型。借助二维数值仿真软件m e d i c i 对理想模型( 有、无高压互连线 两种情况的介质隔离结构) 进行仿真，分析其耐压机理，研究隔离槽参数( 槽宽、 槽内氧化层厚度) 对击穿电压的影响。 其次，设计包含低压淀积氮化硅和化学机械抛光( c m p ) 等关键步骤的新的s o 【 介质隔离工艺流程。借助工艺模拟软件t s u p 砌i m - 4 对该结构进行工艺仿真，优 化工艺条件。利用m e d i c i 对工艺模拟得到的实际模型进行仿真，分析结构参数 对击穿电压的影响，并将理想模型与实际模型的击穿电压特性进行比较。优化并 确定结构参数，使隔离结构击穿电压达到指标要求。 最后，根据设计规则绘制版图，进行单项工艺实验，并对实验结果进行测试 分析。 在前述研究基础上，将单项实验确定的优化结构用于s o i 高压集成电路中。 实验结果表明论文设计的深槽介质隔离结构在膜厚为2 0 哪的s o i 上击穿电压完全 满足指标要求( 指标要求隔离结构击穿电压达到6 0 0 v ，实测击穿电压超过8 0 0 v ) ， 解决了高低压兼容问题，验证了隔离结构及其工艺流程的正确性和实用性。 关键词：s o i ，介质隔离，击穿电压，化学机械抛光( c m p ) a b m 蚵 a b s t r a c t w nj s h i 出r e h a b i l h y 锄a 1 1 越e a h i 曲- s p e e dp e m 珊 i l 如c e a n dl o wp o w 时 d i s s i p a t i o n ，恤ch i 曲v 0 1 t a g ei n t e g r a t e dc i r c l l i t ( h v i c ) b a s 吼c h a n g e a b l ce 毹c tm m e a r e ao fm i l i t a 巧a 胤r s ，a v i a t i o na i l dn u c l e a re n e r g y n o w ，h v i ch 船b e e nu t i l i z c di i l c o m m 戚c a l i o n ，m l t o 一出c n 主c sa n do t h e f6 e l d s 。a s 妇d e v e l o p m c n to fs o i ( s m c o n o ni n s l l l a t o r ) p r e p 删i o nt e c h n o l o g ya n dm ed e c r c 船eo fs o im 删a l sc o 瓯i tp r o v i d e s a 、 ，i d e rs p a c ef o rt h ee x p l o i 诅t i o no f1 1 i 曲一p e 面m a i l c eh v i cb a s e do nt h en e x i b i l 时 m a t e t i a ls t r u c t i l r ea i l dt i l ec o m p l e t ed i e k c 耐ci s o l a t i o nt e c l l l l 0 1 0 9 y a c c o r d i n gt om et l l i c k n e s so f 恤s 0 1m m ，h j 曲v d l t a g ei cb a s e d o ns o im a t e r i a l ( s o i - h v i c ) c a nb ed i v i d e di m ot h i n f i l ma n dt l l i c k - 五i m f o rt 1 1 i n _ f i l ms o i h v i c ， 1 i i l e a rd r i f tr c 西o nd o p i n gp r o f i l ei sa d 叩t e dt os a t i s 匆ac e r t a i l lb r c a k d o w n v o 】t a g e ，b u t t h i s p r o c e s s i s t o o m p l e xa n di t ss e l f h a t i 强ge 融ti so b v i o 凇：五mt b i c k 蠡l m s o i h v i c ，“c a nt a k ea d v 觚t a g eo fc m o st e c l l n o l o g yo ns i l i c o nt oo b 诅i n 吐屺h i 曲 v o l t a g e t h ek e yp o i n to ft h j c k f i l ms o i h v i ci st h ed i e l e c t i i ci s o l a t i o nd u e t oi t st l l i c k s i l i c o nl a y e l i nt l l i sp a p e r ，血er e s e a r c ho ft l l ed i e l e c 仃i ci s 0 1 a t i o no fo v e 卜2 0 岬- f i l ms o li s c o n c e n t r a t e do n 也es t r i l c t u r e ，t e d m o l o g ya n de x p e r i m e n t f i r s t l y ，血ed e 印t r e n c h d i e l e c t r i ci 3 0 l a t i o ns t n l c 呲 i s d e s i g n e d ， a n dam a t l l e m a t i c a lm o d c lo ft h e b f e a k d o w n 一弼l t a g ei s 酉w n n e nt ki d e a lm o d e l s ( d i e l e c 虹i ci s o l a t i o ns c t u r e 硒m h i 曲- v o l t a 驴i n t e r c o 衄e c t i o na i l d 、v i m o u th i 曲- v o l t a g ei n t e r c o 皿e c t i d n ) a r es i 删l l a t e d b ya2 dd e v i c es i m l l l a t o rm e d i c ir e s p e c t i v e l y a c c o r d i n gt o 也es i m l l i a t i o nr e s u h s ，t 1 1 e t 、 ，om o d e l s b r e a k d o w nm e c h a i l i s mi s 蛐l y z e da n dc o m p a r e d ，a n dt h ei n n u e n c eo ft h e i s 0 1 a t e d 打e n c hs t n j c t i l r ep 盯a i n e t e ro nb r e a k d o w n v o l t a g ei ss t u d i e d ，s y n c l l r o n o u s l y ， s e c o n d l y ，an o v e l t e c l l i l o i o g yi sp r o p o s e dw h i c h 曲c l u d e ss e v e r a lk e ys t 印ss u c h 嬲 l p c v d ( l o wp r e s s u r ec h e m i c a l 巾o rd 印o s i t i o n ) n i t r i d es i l i c o na n dc m p ( c h e “c a l m e c h a n i c a l p o l i s h i n 曲，t h e 屯e c h r l o g y i ss i m u l a t e da n do 玲m i z e db yp r o c e s s s i i n l l l a t i o ns o f t 、v a r et s u p r e m 一4 ，a n da ne 虢c t i v cm o d c ii sc r c a t e di nt l l i ss t e d n l e n t l l ee 疏c t i v em o d e l ( 、v i t l lh i g l l v 0 1 t a g ei n t e r c 0 1 l i l e c t i o n ) i ss i m l l l a t e d b ym d e i c i n e r e s u l t so fs i m u l a t i o na r ec o m p a r e dt om er e s u l t so ft h ei d e a lm o d e l | i na d d i t i o n ，m e t t 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：箍奎 日期：劲。g 年5 月昭日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：叠鳌导师签名：逻星 日期：年字月留日 电子科技火学硕士学位论文 岛隔离( m e s a ) 和浅槽隔离( s 研：s h a l l o wt i e n c h i s o l a t i o n ) 。然而，这几种隔离 技术都主要适用于顶层硅膜较薄的soi。对于厚膜soi材料，最有效的是深槽隔离技术1 6 】( d t i ：d e e pt r e n c h i s o i a t j o n ) 。深槽隔离技术主要包括深槽刻蚀、介质填 充和表面平整三个堡端占薰堪茄，妻毪鞋囊掘当妊黜彬新髓霸动俐弘龄州姐乳“。 謦罂懦恺嶙憎1 d 峪曦= 2 ：! 瑚心矗喝曩薄错：鲁蝻i 岽否主彗i 谗捌噬硒哩儡臀鼍描 i 门坚弭舔一港嗣搿鞍“。 ! 錾稚氍：雾爹囊熏嚣 囊藿! 耀箔固丞餮垃基镑沓i 要鋈骚；霉耍；澎蓁篓雾疆煮爨霎嚣资霆冀萎奏；l 之：蕞 莆蠢墅话篓；禹搿帮斑醚甾鍪罂卺鬣萋羹；莛墟硝随昂j 霪构登伶四鐾鼗霄；雾孥崮 e 薹薹i 合数距德却奔菥；| 薪甜憨辩幕匿辉坚纂薹；喜鐾g 迈0 的结构数据进行再仿真，优化结构 参数，确保所设计的s o l 深槽隔离结构能够达到指标要求。 2 1 集成电路中的隔离技术 保证必要的连接与良好的隔离是构成电路的基本手段。目前用于集成电路中 的隔离技术种类繁多，但从本质上可以归纳为三类【粥】：( 1 )p n 结隔离 法是通过外延、选择性扩散等方法，将芯片划分为若干个由p 区包围的n 型区， 利用p区接电路中的最低电位，使p n 结反偏，各个n 区被反偏结包围而相互绝 缘。这时在各个n 区内制作的元件就实现了隔离。这种方法的特点是工艺蕊单， 但隔离所占芯片面积较大，且受反向漏电影响，隔离效果不是最佳。 图2 一 疽馔 x 第一章绪论 单元之间都通过绝缘层完全隔开，各部分的电气连接被完全消除。这一结构特点 为s o i 带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优 点【8 】 9 1 。 ( a ) 典型的s o ic 0 m s 结构横截面示意图 ( b ) 典型的体硅c o m s 结构横截面示意图 图1 2s o i 和体硅c m o s 器件的横截面示意图 对于s o i 材料，基本要求是在绝缘层上的顶层硅膜应是完美的单晶硅，硅一 绝缘体截面应具有最小的机械应力和最低的电学界面态，即接近于常规m o s 晶体 管要求的s i 0 2 s i 截面状况。 1 3s o l 材料制备 s o i 材料的应用在很大程度上取决于它的制备技术。在一薄层绝缘层上长出一 层没有缺陷的单晶硅是非常困难的，为了获得性能优良的s o i 结构，人们研究了 多种技术，其分类如图1 3 【l o 】： s 0 i 材料 制备技术 分类 多晶硅膜或厂熔融再结晶( z m r ) 恶毫翼隽擘1 固相外延( s p e ) 的单晶化一7 ，注氧隔离( s i m o x ) l 多孔硅阳极氧化( f 1 p o s ) 单晶衬底的 1 ，且两个晶体管 的基极一发射极正向偏置，闭锁效应即可触发。若采用s o i 衬底，由于没有衬底的 电流通路，闭锁效应的纵向通路被切断，s o i 电路将具有很好的抗闭锁性。 电子科技大学硕士学位论文 图1 7 体硅c m o s 结构中的寄生晶体管纵向n p n 和横向p n p 双极晶体 ( 3 ) 在体硅器件中，将闽值电压对衬底偏压的依赖关系定义为体效应。在s 0 i 晶体管中，可以类似地将开启电压对背栅偏压的依赖关系称为体效应。在厚膜s o i 器件中，由于正、背栅之间没有耦合作用( 衬偏系数为o ) ，所以体效应可忽略。 ( 4 ) 结漏电流的增加是电路在高温下失效的主要原因。结的泄漏电流正比于 结面积，体硅器件的结面积和空间电荷区体积都非常大，s o i 器件的结面积比体硅 器件的结面积小得多，因此，在室温和高温下，只能观察到很小的漏电流，在相 同尺寸条件下，s o i 器件的漏电流比体硅器件的低3 个数量级。s o i 器件的亚阅值 斜率比体硅器件陡峭，因此可以在较低的电压下达到体硅电路在高压下才能获得 的性能。 ( 5 ) s o l 器件具有优良的抗辐照性能【2 ”。m o s 器件是多子器件，抗中子辐射 能力强，但对单例子事件、y 辐照相当敏感。在体硅器件中，有源区和衬底是连 通的。当高能粒子入射到反偏的p n 结耗尽区及以下体硅区时，硅原子被电离，产 生电子一空穴对，在电场作用下，电子将被耗尽区所收集，便耗尽层电场的等位 面变形，称为“漏斗”，空穴向下移动产生衬底电流，大量的电荷积累将导致电路 接点处逻辑状态反转，造成电路的软失效。在s o i 器件中，入射的粒子也将使硅 电离，然而，由于有源区和村底之间存在隐埋氧化层，s o i 器件收集电子的有效轨 道长度减小了，所以衬底区内产生的电荷不会被s o l 器件收集，只有顶层硅膜内 产生的少量电荷刁能被收集，这使得s o i 器件产生单粒子事件的几率比体硅器件 小得多，因此s o i 器件具有抗软失效能力。 随着高新技术的发展和人民生活水平的提高，各类电子产品对集成电路的可 靠性及环境适应性都提出了严格的要求， 业的高温、高压电路向数字处理、通信、 展。s x 第一章绪论 ( 1 ) 在赢压领域的应用。在s o i 技术中，器件可以通过理层二氧化硅实现纵 向隔离，通过l o c o s 技术或槽隔离技术等实现横向隔离幽j ，从而很好地实现功率 器件的集成。 ( 2 ) 在高温环境中的应用。电路在高温下工作时失效的主要原因是结的泄漏 电流增加，它正比于结面积。s o l 电路基本消除了闭锁( 1 a t c h u p ) 效应，没有大面积 的p n 结隔离，在高温下漏电流小，阅值电压漂移小。比体硅电路更适合在高温下 工作。 ( 3 ) 在抗辐照环境中鲍应碍，体硅材料制作的电路在受弱y 瞬阊辐射或重离 子轰击时会产生较大的光电流，降低电路性能，甚至损坏电路。s o i 电路有s i 0 2 埋层且无闭锁效应，可以大大减小上述现象的产生，抗辐照性能可提高1 0 0 倍【驯 以上。 ( 4 ) 在微处理器方面的应用。近几年，以笔记本电脑、移动电话为代表的便 携式系统迅速发展起来。般情况下它们只能使用于电池或者太阳能电池作为电 源，因此降低系统功能和驱动电压就成为急需解决的问题。由于s o i 材料特有的 三层结构具备了抗辐照、高密度、低灌漏电流，寄生电容小，功耗低等优点，s o i l 技术成为解决便携式系统“功耗危机”的关键技术。i b m 公司是s o i 技术的领头 羊，1 9 9 8 年该公司已在o 2 2 岬的c m o s 7 s 工艺技术中采用s o i 技术；采用s o i x 第一章绪论 1 。5 本文主要工作 在国内外s 0 i h v i c 的应用中发现：在高压大电流工作条件下，虽然功率集成 电路包含过压、过流和过温保护技术，但部分被烧毁现象时有发生，原因在于高 低压之间的隔离技术仍未过关。提高基于s o l 的h v i c 的可靠性与稳定性，使电 路能在各种恶劣的环境下工作以满足项目应用的要求，这是论文研究的重点。论 文研究s o i 上高压集成电路的隔离技术，设计基于s o i 的隔离结构，它是s o i 高 压集成电路的一部分，内容分五章进行。 第一章：阐述s o i 技术的研究现状与发展。介绍s o i 的基本结构，s o i 材料 的制备方法，s o i 技术的优势及运用。 第二章：隔离技术从本质上分为三大类，分别介绍并比较其优缺点；然后， 针对本课题分析各种隔离技术的可行性，设计适合本项目的隔离结构，分析得出 击穿电压的数学模型；并借助工作站对理想模型( 有、无高压互连线) 进行仿真， 深入分析其耐压机理；在此基础上进行工艺设计和仿真，分析其可行性；最后进 行实际模型仿真，并优化参数使其达到指标要求。 第三章：提出可行的厚膜s o i 基深槽介质隔离单项实验方案，绘制版图；到 工艺线上加工产品，对实验产品进行测试、整理并分析数据，得出结论。 第四章：在前述研究基础上，将单项实验确定的优化结构用于s o i 高压集成 电路中，经过流片加工，再对产品进行测试和分析，并与单项工艺实验作比较。 第五章：对本文工作进行总结与展望。 电子科技大学硕士学位论文 它的应用， ( 3 ) 混合隔离 该方法是将前两种方法结合得到的。混合隔离口。1 示意图如图2 4 所示，它是 在制作元件n 型区豁西躅采用介质隔离，而底部采用反偏p n 缩隔离。该方法最 大的优点是可以使元件的图形尺寸缩小，芯片面积利用率得到提高。随着加工手 段的提高，现已广泛采用这种方法。 图2 4 混合隔离示意图 混合隔离是介质隔离和p n 结隔离的融合，降低了介质隔离的工艺难度，隔离 效果较结隔离也有很大优势。三种隔离方法都会占用芯片的面积。并引入附加的 寄生效应，因而在保证电路正常工作的情况下，位尽量减少隔离岛的数目。 2 2 基于s o i 的隔离技术 对于s 0 i 集成电路，可以使用集成电路中的各种隔离技术，而且由于s o i 材 料中存在二氧化硅埋层，所以它能采用更加先进的隔离技术。 2 i 2 1 硅岛隔离技术 对于s o i 器件，晟常用的是硅岛隔离技术【3 蝴( m e s a ) 。它又被称为台面隔离， 这是由于它经过一次硅岛刻蚀即可使硅形成隔离岛或台面图形。图2 5 是s o i m o s 器件采用硅岛隰离工艺的示意匦。在制造过程中，将有源区域用二氧化硅层掩蔽， 刻蚀掉场区部分的硅，使得s o im o s 器件的有源区变成硅岛。使用硅岛隔离，s o i m 0 s 器件密度得到大幅度提高。 第二章s o i 隔离技术研究 于s o i 硅膜有更大的应变导致的。如果用l o c o s 工艺消耗掉s o i 中的整个硅薄 膜区，则氧化需要的时间就比体硅器件长。若氧化时间比这个要短，则生长的 l 0 c o s 氧化层不完善，可能存在如图2 9 那样的硅细丝 4 ”，这将导致器件隔离的 失效。 硅细丝 荔彩毛翔 殇绣幺瑟易殇瞎埋氧化层彩毵易毵乏乏乏缓 衬底 体硅 s o i 图2 。9l o c o s 隔离技术在体硅和多晶硅上存在的问题 在亚微米集成电路制备中l o c o s 隔离工艺会带来多种问题，为了减小s 0 i 器件场氧化边缘的“鸟嘴”、硅细丝咀及提高平坦化，对l o c o s 隔离工艺进行了 许多改进。 1 回刻的l o c o s 隔离技术 回刻的l o c o s 隔离技术4 2 】是为了解决平坦化问题而对l o c o s 隔离技术所作 的改进。该技术只能用于顶层硅膜很薄的s o i 。主要过程如下： a 在局部氧化过程中，s o i 有源区用氮化硅层掩蔽，在场区生长一层氧化层； b 将场区氧化层刻蚀掉，薄膜的拐角被圆滑化；c 用氮化硅层覆盖整个硅片；d 用 反应离子刻蚀刚e 去除场区硅片上的氮化硅，此时在场区上的氮化硅将被完全去 除，而在硅岛侧墙处的氮化硅依然存在( 如图2 1 0 ( 3 ) ) ，侧墙处的氮化硅可以防 止“鸟嘴”发生：e 按场氧厚度要求再进行局部氧化以形成氧化层( 见图2 1 0 ( 4 ) ) 。 厂顶层硅 丝磁劳s 喇髟形易勿；勿 硅树底 ( 1 ) s m 呸钐钐纺髟s i o 担髟彩缓钐形勿 硅材底 l o c o ss i 0 2 i ；珂层硅飞玄；! r 弋萄；i 、勿 院纺勿钐彩必i 啦硫髟勿髟；彩劂 硅村底 图2 1 0 回刻的l o c o s 隔离技术 1 7 电子科技大学硕士学位论文 回刻的l o c o s 隔离技术工艺简单、易操作，再次局部氧化后，表面较平坦的， 并恢复了部分被“鸟嘴”占去的有源区。但并不能彻底解决表面平坦化和杂质再 分布的问题。 2 s o i 多晶硅密封隔离技术 图2 1 1 所示是s o i 多晶硅密封隔离( p e l o x ) 结构【4 3 】的主要制各步骤： ( 1 ) 在薄膜上先生长一层缓冲氧化层，然后淀积一层氮化硅。采用光刻和刻 蚀工艺保留有源区上的氮化硅，用氮化硅作为热氧化过程中的局部掩蔽。 ( 2 ) 局部氧化后，场区的缓冲氧化层被刻蚀掉。 ( 3 ) 生长一层薄氧化硅。 ( 4 ) 整个硅片用多晶硅覆盖。 ( 5 ) 再进行场氧化。 ( 6 ) 用湿法腐蚀去除被氧化的多晶硅层和下面的氮化硅层。 ( 1 ) 氧化+ 低淀+ 刻蚀 当晶硅 s 毛m ( 2 ) 局部氧化+ 刻蚀 5 i 蔷翔医冱殛蒌痢隧荔殛蕊物 硅村底硅村底 s b n 4 ( 3 ) 氧化 ( 4 ) 抵淀( 5 ) 境氧 t 6 ) 腰键 图2 1 lp e l o x 隔离工艺 使用这种p e l o x 隔离技术，对于1 0 0 m n 的薄膜，“鸟嘴”侵蚀减少约7 0 n n l ， 但平坦化问题尚未解决。 ( 3 ) 其他改进的l d c o s 隔离技术 此外还有一些改进的l 0 c o s 技术，如多晶硅缓冲l 0 c o s 隔离技术和界面保 护的局部氧化工艺( s i l o ：s e a l e d i n 衄f a c el o c a l0 x i d a t i o n ) 等多种减小鸟嘴和提 高表面平坦化的隔离方法【4 2 l 。 2 2 3 浅槽隔离技术 同时还出现了许多非l o c o s 的隔离工艺，大多数是槽瓤蚀和回填的槽隔离方 第二章s o i 隔离技术研究 法。浅槽隔离( s t i ：s h a l l o wt r e n c hi s o l a t i o n ) m 是一种较新的m o s 集成电路隔 离方法，它可以在全平坦化的条件下使鸟嘴区的宽度接近于零，目前已成为0 2 5 呻 以下集成电路生产过程中的标准器件隔离技术。该方法不仅可以用作m o s 集成电 路中的隔离，还广泛用于双极器件隔离和d r a m 的沟槽电容。 如图2 - 1 2 所示，将场区的硅薄膜和埋层s i 0 2 刻蚀掉；随后用化学气相淀积 ( c v d ) 二氧化硅覆盖沟槽；再用化学机械抛光( c m p ：c h e m i c a lm e c l l a i l i c a l p o l i s h i n g ) 去除多余的二氧化硅来获得平坦的表面【4 5 1 。当沟槽形成时，硅薄膜下面 的隐埋氧化层也被去除，形成这样深度的浅槽，在硅膜侧墙处缺陷极少。此外， 当用化学气相淀积二氧化硅覆盖这种浅槽时，能够得到更平坦的表面。 硅村底 硅村底 ( b ) 对s i 0 2 采用c m p 技术 踢蔫磁缀黝 硅村底 图2 - 1 2 浅槽隔离工艺原理图 上述的各种s o i 隔离方法更适合薄膜s o i 。对于厚膜s o i ，尤其是顶层硅膜大 于1 0 眦1 以上时，l o c o s 隔离技术和浅槽隔离技术都无能为力。此时深槽隔离技 术( d t i ：d e e p1 r e n c hi s o l a t i o n ) 就显得尤为重要，d t i 是在器件之间刻出深度大 于3 肛m 的沟槽，随后采用二氧化硅或多晶硅回填，并采用刻蚀等方法使之平坦化。 该技术大大地减少了器件面积和发射极衬底问的寄生电容，能显著提高i c 的集成 度和速度，是m o s 和双极集成电路中的新工艺，深槽隔离还能增大双极晶体管集 电极之间的击穿电压，但其缺点是工艺复杂、成本耐4 2 1 。该技术在国外逐渐成熟， 而国内研究尚少。由于近年来i c 产业的大力发展，国内的深硅槽刻蚀技术日渐成 熟，为研究基于s o i 的深槽隔离技术提供了良好的平台。 2 3 厚膜s o i 基深槽介质隔离结构设计 指标要求：针对顶层硅膜厚度为2 0 h m 的s o i 高压集成电路，设计出隔离结构， 要求隔离结构击穿电压达到6 0 0 v ，能够在国内工艺生产线进行加工，并且要求其 电子科技大学硕士学位论文 工艺流程能够与高压集成电路兼容。 与体硅技术相比，s 0 i 技术以其独特的材料结构和全介质隔离技术，在高压功 率集成电路中有广阔的应用前景。s o i 高压功率集成电路根据顶层硅厚度可分为厚 膜和薄膜f 4 0 】两大类，为了满足一定的击穿电压，薄膜s o i 高压电路一般采用漂移 区线性掺杂技术h 6 】【4 7 1 ，工艺复杂，且自热效应明显；而厚膜s 0 i 高压电路无需进 行特殊设计，可以完全移植体硅c m o s 技术，但是由于其硅膜较厚，给介质隔离 带来了困难1 4 ”。为了获得理想的隔离性能，必须对深隔离结构进行优化设计。 初步设计的厚膜s o i 介质隔离结构的剖面图如图2 1 3 所示。该图由高压区、 隔离槽结构和低压区组成，其中，隔离槽是由槽内侧壁的二氧化硅和中间的多晶 硅组成。隔离槽的作用是完全切断高压区内的高压功率器件和低压区内的c m o s 低压电路的电气连接。由图可见，当材料确定即顶层硅厚度和埋氧层厚度为定值 时，隔离槽耐压由侧壁氧化层和槽内填充的多晶硅承担。因此隔离结构击穿电压 可用以下公式简单计算： = 最o l + 岛0 2 + 毛r ( 2 - 1 ) 其中占l 代表靠近加高压一侧的槽壁氧化层的电场强度，历代表靠近加低压 侧的槽壁氧化层的电场强度，局代表槽内多晶硅的电场强度。乞。：代表槽内 左右侧壁氧化层的厚度，代表槽内多晶硅的厚度。因侧壁氧化层在工艺中是同时 生成( 详情请见第四章) ，因此k ，= f 。：，将其都写为f 。，于是式( 2 一1 ) 可写成： = ( 置+ 易) 屯2 + 易f ( 2 2 ) l ! 三戮嶝g 刊弋， 麟 ” 高压部分 媸 ! l ! 7 多晶硅 低压部分 l 囊i 毫；、j ；t 越? 鞭童? ? 尊矗0 棼替岛g ，：- 譬c 弹鲎【i 嚣j7 ：毒：0 二一；王：搿誊稚置0 丐 p 矗 图2 1 3 厚膜s o i 介质隔离示意图 第二章s o i 隔离技术研究 2 4 深槽隔离结构理想模型仿真 为深入分析和优化s o i 隔离结构，我们借助了二维数值模拟软件m e d i c i f 4 9 1 对该结构击穿特性进行分析。该结构中槽内的二氧化硅与埋层相连，形似u 型， 因此又称其为u 型槽介质隔离结构。 2 4 1无高压互连线的深槽隔离结构仿真 首先考虑无高压互连线的理想模型，图2 1 4 是s o i 基u 型槽介质隔离结构示 意图。利用m e d i c i 仿真软件对该结构进行仿真，原始程序如图2 1 5 ，得到的仿 真网格图如图2 1 6 ，该结构顶层硅膜厚为2 0 肛l ，二氧化硅埋层厚4 肛m ，表面场氧 化层厚度1 5 岬，铝条厚1 2 肛l 。 图2 1 1 4s o i 基u 型槽介质隔离结构示意图 妙 ：m e s hs m o o l l l = 1 1 x m e s hw i d t l l 2 1h l = 0 11 1 2 2 0 0 5 ：r e g l n m e 2 ls l c o n ir e g i o n n 枷e 2y m i n = 2 0y m a x = 2 4o x i d e ： e l e c t rn a m e = ax 皿a x = 4 0t 叩v o i d ： r e 掣i dp o t e nr a t i o ：o - 2s m o o l h = lo u t f i l e = p o t e “a l p l o t - 2 d 伊i d 廿t l e = “r e | 卿d ”f i l l 图2 1 5 部分仿真程序 电子科技大学硕士学位论文 蹦2 1 6u 型隔嚣槽结构仿真弼铬圈 当二氧化硅被用作绝缘介质时，常用介电强度，也就是击穿电压参数来表示 它的耐压能力。介电强度的单位是v c m ，表示单位厚度的s i 0 2 薄膜能够承受的最 小击穿电压。s i 0 2 薄膜的介电强度大小与致密程度、均匀性、杂质含量等因素有 关，它的介电强度一般为1 d 6 1 07 v c m 。对该结构进行仿真时我们选取的击穿判 据是：s i 中电场强度达到3 1 0 5 v c m 时发生击穿；s i 0 2 中电场强度达到6 1 0 6 v c m 时发生击穿。 s o l 深稽隔离结构是s o i 高压功率集成电路的一部分，为了满足指标要求，u 型槽结构耐压至少达到6 0 0 v ，根据式( 2 1 ) ，深槽隔离结构击穿电压与侧壁氧化 层厚度。和槽宽( 三= 2 。+ f ) 有关。因此固定该结构的顶层硅厚度、埋氧层厚度、 表面场氧厚度、铝条厚度、侧壁氧化层厚度以及该结构长度。通过软件反复模拟 得出槽宽对隔离槽耐压的影响的数值仿真结果。于是通过改变u 型槽槽宽、槽内 氧化层厚来优化该结构的电场分布，从而提高隔离结构击穿电压。 1 2 0 0 丑0 0 0 x 8 0 0 山 罴6 0 0 船 寝4 0 0 姆 篚2 0 0 o 一r 。= o 3 岫 _ 一f “。o 6 岬 6 广饿= l “m 9 f o x = 1 4 “m * 一_ = 1 6 肚m 34 s 6789 槽宽( m ) 图2 1 7 槽宽对u 型槽隔离结构击穿电压的影响 图2 1 7 中展示的一组数据是在固定槽内侧壁氧化层厚度( 乞2 0 3 ，o ，6 ，i 电子科技大学硕士学位论文 一= 4 m 卜二= 5 u i n 一上2 6 u l n 夸一三= - 7 u m * 一= 8 u l ou zu 4u 6u 8l1 z1 41 61 8 槽壁氧化层厚度fo x ( 岬) 图2 1 9 槽内单边侧壁氧化层厚度对u 型槽隔离结构击穿电压的影响 由图2 1 9 可见，隔离击穿电压随着k 的增加而逐渐增加，并根据器件仿真的 结果可得出隔离槽的击穿主要发生在靠近高压区侧壁的氧化层内，即隔离结构的 击穿电压主要由靠近加高电压一端的氧化层来承受，此时多晶硅和靠近低压区侧 壁氧化层内的电场都比较低。该结构左边加高电压，即易、历与e l 不在同一个数 量级且远小于局，可将其忽略，因此可将( 2 3 ) 式简化成： z e 。k ( 3 - 4 ) 其中，反。是二氧化硅的临界击穿电场。 通过增加f o x 可使隔离击穿电压增加，但因为恳、历不为零，所以隔离击穿电 压并不是随着f o x 线性增加，图2 1 9 也正好说明了这个规律。由式( 2 - 4 ) 可知s o i 基u 型槽介质隔离结构的耐压主要取决于和高压区相邻的氧化层侧壁厚度。 根据仿真结果分析得出：s 0 i 基u 型槽隔离结构击穿电压随槽内单边侧壁s i 0 2 厚度的增加而逐渐增加，槽宽对击穿电压的影响可忽略不计。当槽内氧化层厚度 大于1 u m 时，耐压大于6 0 0 v 。 2 4 2 有高压互连线的深槽隔离结构仿真 本结构将用于高压集成电路，因此必须考虑高压互连线跨过隔离槽的情况， 根据前人的工作得知由于高压互连线的存在使得击穿电压大大降低1 5 0 1 ，所以在仿 真时加入高压互连线的程序。图2 2 0 所示为有高压互连线跨过隔离槽的s o i 基u 型槽介质隔离结构示意图。 瑚 啪 枷 姗 o 。墨坦罾酞佰嚣旱事键窿 第二章s o i 隔离技术研究 图2 2 0 有高压互连线的u 型隔离槽结构示意图 根据2 3 节中( 2 1 式，深槽隔离击穿电压与侧壁氧化层厚度。和槽宽 三( = 2 ，+ f ) 相关。为了与没有高压互连线的深槽隔离结构仿真结果相对比，我们 同样固定深槽隔离结构其他参数，在只改变槽内侧壁的氧化层厚度f n 。的情况下， 模拟该结构得出击穿电压与槽壁单边氧化层厚度的关系；以及固定其他参数不变， 在只改变槽宽三的情况下，仿真该结构得出击穿电压与槽内侧壁的氧化层厚度乙。 的关系， v 姜 目 删 钛 - _ - 甘 淫 螂 扫匣 醺 1 2 0 0 + f 。，- 0 3 i m l + f o 。= o 6 岬 矗。乇x = l “m e 一“x = 1 4 眦1 * 一f o x = 1 6 u m 槽宽( “m ) 图2 2 1 槽宽与s o i 隔离槽击穿电压的关系( 有高压互连线) 将仿真得到的数据收集整理后作图，得到图2 2 l 。该图展示的一组数据是在 固定槽内侧壁氧化层厚度( f 。= 0 3 ，o 6 ，1 ，1 4 ，1 6 “m ) 不变，s o i 基u 型隔离 槽结构击穿电压随槽宽的变化关系。显而易见，击穿电压随槽宽的变化仍然很小， 仅围绕趋势线轻微的上下浮动。将该图与图2 1 7 比较，同样可以得出式( 2 3 ) 的 结论，但不同点在于击穿电压均有所下降。 啪 批 枷 。 电子科技大学硕士学位论文 二氧化硅； ( 3 ) 去胶，槽内高压氧化生长二氧化硅，厚度i6 m ； ( 4 ) 低压化学气相淀积多晶硅，厚度3 l l m ； ( 5 ) 采用化学机械抛光( c m p ：e h 锄i c a lm e c h a m c a lp o l i s h i n 彩【5 4 】进行表面平坦 化。 ( 6 ) 去除氮化硅，再进行场氧化。 2 6 深槽隔离结构工艺模拟 为了验证所设计的深槽隔离结构是否可行，我们采用t s u p r e m 4 【5 5 二维工艺 仿真软件对器件的研制进行了工艺模拟。模拟重点在刻槽，高压氧化的条件、时 闻控制，多晶娃回填的控毒9 ，以及平坦化的操作。由于软件版本的跟制，无法对 化学机械抛光进行模拟，因此只能采用普通的刻蚀语句进行模拟。下图给出了部 分程序。 i $ 3 i d “ 由 m e t i l o dd v ，q x i d e = 0 0 7 il o a d n l ei n n l e = o u t l i d i f 如s i o nt e m p - 7 5 0n m e ：2 0f n 2 = 3 0 2 = 0 0 5tn n a l - 1 0 0 0 ；d i f m s i o nt e “p = 1 0 0 0 t i m # 5d r y 0 2 t n n a j 2 1 0 0 0 d j f 如1 6 nt e m p = 1 0 0 0t i t n f 5f h 2 = 3f 0 2 - 1 7 0 n a l - l 0 0 0 ：d i 舶- o nl m 啦= 1 0 0 0t j m f 5d 剐) 2 d i 疏s - o nc c m 口= l 0 0 0t i m f 2 0i tn i m l = 7 s “e n i eq u tn l e = t 2 s e l e c t 2 = l p r i n t1 d l a y c r sx v = 2 0 s c l c d i = l p r j n d l a y r s xv = 1 0 0 ip 妇2 d 鲥ds c 5 k c o l o rs t i i c 日nc o l o i = 0 c o l o rd x j d ec o l o r = 2 $ 4d c 口o s i t i o nn i ”j d e l d 印o d nn i t n d et h i c k n e p o0 6s p a c ：2 ；跆啦n j e 飒l i 打j e ；o u l 3 is e l e c c z 2 i p r in 1 1 di 叫e r sx v = 1 0 s e l e c tz = = 1 p r i n t l d a y e r s x v ：8 0 ! p l o t 2 dg r l ds c a l e i ， 图2 2 5 工艺模拟的部分程序 ( 1 ) 图2 2 6 是利用t s u p r e m 一4 二维工艺仿真软件模拟的s o i 原材料，二氧 第二章s o i 隔离技术研究 化硅埋层厚4 眦1 ，顶层硅厚为2 0 肛m ，浓i 。；l 煮蔬i 馥l 罩崔翟恬 ! l j 薹j 鼍俐佬玉璀蕉 享 i ：i 嗍强捕m 糟豺蛇籍肇玉则掣旦矿 ；i ；婵生珲虐准噍撵揍州攫萋荤醋精j 振滑摄岸甥矗i 妥系窃鞠m 廊谚 度f 。， l m 时，即使有高压互连线跨过隔离槽，击穿电压也将达到 6 0 0 v ，但考虑到模型简单，工艺中还可能存在s i 0 2 致密度差以致其介电强度降低 电子科技大学硕士学位论文 化硅层应变的缓冲作用，阻止氧的横向扩散，以减少“鸟嘴”。s i 0 2 厚为6 0 n m ( 见 图2 2 7 ( b ) ) 。使用的程序如图2 2 5 所示。 ( 3 ) 在预氧的二氧化硅层上，低淀氮化硅，通常采用的是低压化学气相淀积。 s i 3 n 4 厚6 0 m ，其仿真结果如图2 2 7 ( b ) 所示。氮化硅作为槽区高压氧化时的阻 挡层。 ( 4 ) 在整个硅片表面均匀涂胶。 ( 5 ) 利用光刻语句对槽区进行光刻，曝光，显影，坚膜，腐蚀掉槽区正上方 的光刻胶，氮化硅以及二氧化硅。并刻蚀顶层硅膜，直到二氧化硅埋层为止。模 拟结果如图2 2 7 ( a ) 所示。根据工艺线目前的刻蚀精度，我们初步设计槽宽为5 岬。 ( 6 ) 此时不再需要光刻胶作保护层，因此必须将光刻胶去掉，以免给高压过 程带来不必要的麻烦。 图2 2 8 高压氧化及局部放大图 ( 7 ) 高压氧化生长的二氧化硅均匀，致密，性能良好。这里高压氧化的条件 第二章s 0 i 隔离技术研究 包括：氧化时间：预热3 0 分钟，由7 5 0 升至9 5 0 ；再采用湿氧工艺恒温生长 7 5 分钟，生长氧化层厚度1 6 岬；最后将温度由9 5 0 缓慢降至7 5 0 ，时间3 0 分钟。由于生长的氧化层很厚，时间较长，因此在槽顶部两侧依然存在“鸟嘴”， 但由于有氮化硅和二氧化硅的保护，“鸟嘴”并不严重，模拟结果如图2 2 8 所示。 由局部放大图可见边缘有微微的翘起。 ( 8 ) 采用化学气相淀积多晶硅，使其将槽填满。目前2 4 所工艺线每次能够 低淀的多晶硅只有0 5 岬，而设计的槽宽较宽，一次无法填满，因此必须多次使用 化学气相淀积。为了模拟生产的真实过程，模拟时也专门采用语句让其每次低压 淀积o 5 岬( 如图2 2 9 ( a ) ) ，多次低压淀积即可填满。 圈2 2 9 低压淀积多晶硅 通过模拟全过程，可观察到多晶硅在回填过程中不会将槽顶部堵住而下面还 未填满的情况，这是因为高压氧氧化时除槽区外表面均覆盖有氮化硅，尖角处的 硅被氧化从而形成上翘的鸟嘴，使得槽口比底部略大，因此多晶硅的回填没有出 电子科技大学硕士学位论文 现空洞，当然这是模拟的理想情况。由图z 一2 9 ( b ) 中局部放大图显而易见，槽区 表面很不平整。 ( 9 ) 硅表面有一层厚的多晶硅必须去除，同时要完成平坦化。以往工艺上采 用的是等离子或反应离子刻蚀，刻蚀后槽区表面依然不平整，容易出现凹坑。如