（微电子学与固体电子学专业论文）嵌入在fpga中的sram设计.pdf

摘要 摘要 随着微电子技术的迅速发展，以及超大规模集成电路时代的到来，静态随机 存取存储器( s 洲) 作为一个内嵌的宏单元出现在可编程逻辑门阵列( f p g a ) 或者微处理器中已经得到广泛的应用。 本文主要通过对s r a m 的设计技术进行研究，设计出了一款嵌入在f p g a 中， 作为存储配置和回读信息的数据位宽可调的4 k 同步双端口s r a m 。双端口s r a m ， 它采用两套独立的地址、数据和控制总线，同时允许两个独立的实体( 如两个处 理器) 对其进行存取，与单端口的存储器相比，双端口存储器的存取效率提高一 倍。 本文首先介绍了这款f p g a 的主要模块分布，以及一些性能参数。其次，在 分析了s r a m 的基本结构，并在比较了一系列s r a m 结构设计的基础上设计出了 嵌入在f p g a 中的4 k 同步双端口s r a m 的结构。文章中的设计基于整个f p g a 芯片的工作环境要求，完成了s r a m 中的存储单元，灵敏放大器，译码电路的组 成结构。最后，芯片的设计在使用0 2 2 u r n 工艺的基础上，利用大量的h s p i c e ， n c v e r i l o g ，n a n os i m 仿真，验证了可以配合f p g a ，并且可靠工作的s r a m 单 元。 关键词：静态随机存取存储器存储单元灵敏放大器 a b s t r a c t 3 a b s t r a c t a st h em i e r o e l e c t r o n i c st e c h n o l o g yh a sg o t t e nar a p i di m p r o v e m e n t ，a n dc i r c u i t s h a se n t e r e dt h ev e r y1 a r g es c a l ei n t e g r a t ec e n t u r y , t h es t a t i cr a n d o ma c c e s s m e m o r y ( s r a m ) i su s e dm o r ea n dm o r ei nf i e l dp r o g r a m m a b l eg a t ea r r a y ( f p g a ) o r m i c r op r o c e s s o r sa st h em a c r oc d le m b e d d e di nt h e m i nt h ea r t i c l e ak i n do fs y n c h r o n o u sd u a lp o r ts r a mw i t ht h ec a p a c i t a n c eo f4 k i l o b i t sa n dd a t aw i d t hc h o i c e ，e m b e d d e di nf p g a ，i sd e s i g n e df o rt h es t o r a g eo f c o n f i g u r a t i o na n dr e a d b a c ki n f o r m a t i o nt h r o u g ht h er e s e a r c ho ft e c h n o l o g yi ns r a m d e s i g n d u a lp o r ts t a t i cm e m o r yu s e st w og r o u p si n d e p e n d e n ta d d r e s s ，d a t aa n dc o n t r o l b u s i ta l l o w sd i f f e r e n te n t i t i e s ( s u c ha sc p u ) a c c e s s h e n c et h ea c c e s sr a t eo ft h ed u a l p o r tm e m o r y i s2t i m e so fs i n g l ep o r tm e m o r y f i r s to fa 1 1 i tg i v e saa 1 1 一s i d e di n t r o d u c t i o no fb l o c k si nt h ef p g aa n di t sp a r a m e t e r i np e r f o r m a n c e a n dt h e n t h ed u a lp o r ts r a me m b e d d e di nf p g ai sd e s i g n e dt h r o u g h t h es t r u c t u r ea n a l y s i sa n dc o m p a r i n gw i t ho t h e r s i ti sp a i dag r e a ta t t e n t i o no nm e m o r y u n i t s s e n s ea m p l i f i e ra n dd e c o d e rb a s e do nt h ep e r f o r m a n c eo ff p g a f i n a l l y , i th a s b e e np r o v e da sc r e d i b l ea n ds t a b l es ra me e l lw o r k i n gi nt h ef p g ab yl o t so f s i m u l a t i o ni nt h e0 2 2 u r np r o c e s s ，s u c ha sh s p i c e ，n c v e r i l o ga n dn a n os i m k e y w o r d s ：s t a t i cr a n d o ma c c e s sm e m o r ym e m o r yu n i ts e n s ea m p l i f i e r 声明尸明 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名：三雌 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) 本学位论文属于保密，在一年解密后适用本授权书。 本人签名：必 导师签名 日期盈星：竺 日其畦堕! ! ! 兰 ， 第一章绪论 第一章绪论 1 1 研究课题背景 现代数字系统需要高速存储和检索大量信息的能力。存储器是存储大量数字 信息的电路或系统。许多现代数字设计中硅片面积的大部分用于存储数据值和程 序指令。在今天高性能的微处理器中一半以上的晶体管用于高速缓存( c a c h e ) ，并 且预期这一比例还会进一步提高。这一情形在系统级甚至更为突出。 随着s o c 技术、i p 核技术的发展，存储器的内嵌作为一个基本的a s i c 宏在 无线通讯和微处理器电路中的应用更加广泛，这方面的研究也不断深入。高性能 的工作站和计算机含有很大容量的半导体存储器，这一数字还在继续上升。随着 半导体音频( m p 3 ) 和视频( m p e g 4 ) 播放器的出现，以及电视传输，数字卫星 系统运行对非易失性存储器的需求突飞猛涨。显然，密集的数据存储电路是数字 电路或系统设计者的主要考虑之一。而这些较大规模的存储器也并不是仅存在为 外置设施，也有很多是作为整个芯片的配置存储设备而嵌入在芯片的运算逻辑单 元周围，与它们共同作用，完成一系列所需要的运算功能，尤其以出现在f p g a 中的情况较多，而本文也是对此进行了多方面的研究。 1 2 国内外研究状况 随着数字信号处理技术的不断发展，大容量可编程逻辑器件的不断涌现， f p g a 技术也越来越多的应用在大规模集成电路设计中。 目前f p g a 的品种很多，有x i l i n x 公司的s p a r t a n ，v i r t e x 系列，a l t e r a 公司的 f i e x 系列，a c t e l 公司的p r o a s i c 系列以及t i 公司的t p c 系列等。 f p g a 是由存放在片内r a m 中的程序来设置其工作状态的，因此，工作时需 要对片内的r a m 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 这样，同一片f p g a ，不同的编程数据，可以产生不同的电路功能，f p g a 市场占 有率最高的两大公司x i l i n x 和a l t e r a 生产的f p g a 就都是此类型的。因此在随着 功能完善，规模庞大的f p g a 芯片陆续出现，容量大，面积小，能更好地与f p g a 芯片各个模块配合一起工作的s r a m 也在不断的发展。 调查显示，在世界范围内，存储器芯片大约占了半导体交易的3 0 。多年以 来，越来越高密度的存储器设计推动了工艺的进步。数字系统中的电子存储器容 量可以从用于简单功能的少于1 0 0 比特一直到含有2 5 6 m b ( 1 m b = 2 1 0 比特) 或者更 2 嵌入在f p g a 中的s r a m 设计 大容量的独立存储器芯片。电路设计者通常用比特( b i t ) 的形式表示存储器的容 量，因为一个独立的触发器或者其他类似的电路是用来存储每一比特的。另一方 面，系统设计者通常用( 1 字节= 8 比特) 的方式表示存储器容量；每一字节代表 一个独立的字母或数字字符。超大型科学计算系统经常用字( w o r d ，3 2 1 2 8 比特) 来表示存储能力。每一个字节或字都存储在一个特定的位置，且这个位置可以被 唯一的数字地址识别。存储器存储能力通常用千字节( k b ) 或兆字节( m b ) 来 表示。因为存储器寻址基于二进制编码，所以容量是2 为整数幂的情况最为常见。 因此按照一般惯例，有如下的例子：1 k b = 】0 2 4 字节，6 4 k _ b = 6 5 5 3 6 字节。大多数 存储器系统中，在每一个存储器操作周期中只有一个地址上的一个字节或者字被 存储或检索。也可以使用双端口存储器，它有能力在一个周期中读写两个字。 而对于目前的技术来说，市场上有三种基本的f p g a 编程技术：s r a m 、反熔 丝、f l a s h 。其中，s r a m 是迄今为止应用范围最广的架构，主要因为它的速度快 而且具有可重新编程的能力，而反熔丝f p g a 只具有一次可编程( o n et i m ep r o - g r a m m a b l e ，o t p ) 能力。基于f l a s h 的f p g a 是f p g a 领域比较新的技术，虽然 也可提供可重新编程的能力，但是技术并不完善。 基于s r a m 的f p g a 器件上电时要将配置数据读入片内s r a m 中，配置完成 就可进入工作状态，掉电后s r a m 中的配置数据丢失，f p g a 内部逻辑关系随之 消失。因此这种基于s r a m 的f p g a 可以反复使用。 1 3 存储器的结构以及类型 大多数大型存储器首选的结构如下图1 1 所示，这个结构是随机存取结构。这 个名称源于对读取或者写入操作来说，存储器的各个位置( 地址) 可以随机地顺 序按一个固定的速率进行存取，而存取的速率与其物理位置无关。存储阵列，或 者叫内核( c o r e ) ，由简单的单元电路组成，这些单元电路排列起来以共享水平行 和竖直列的连接。水平方向上只被存储器阵列外部所驱动的线叫做字线，而竖直 方向上数据流入流出单元的线叫做位线。 第一章绪论 行。 地。 址。 斗 n 单元阵列“c o r e ” l 。 l 数据 l l i 列地址i m 图1 1 存储器系统的结构 单元的读或写访问操作是通过选择这个单元所在的行和列来进行的。每一个 单元可以存储0 或1 。根据应用情况，存储器可能同时选择一行中的4 ，8 ，1 6 ， 3 2 或6 4 列。二进制地址信息的译码决定了要选择的行和列( 或一组列) 。例如， 如图1 1 所示，一个用来选择行的r l 位译码器拥有2 ”条输出线，其中每一条输出线 都是由特定的n 位输入编码来使能。列译码器有m 个输入并产生2 ”个位线存取信 号，一次可能同时使能1 ，4 ，8 ，1 6 ，3 2 或6 4 条位线。位的选择通过使用一个多 路选择器电路把相应的单元输出给数据寄存器来进行。在这个内核阵列中一共存 储了2 ”2 ”个单元。 读写随机存取存储器( r a m ) 可以在触发器类型的电路中存储信息，或者简 单地以电荷的形式存储在电容中。在读或写数据时有近似相等的延迟。因为读写 存储器在有源电路中存储数据，所以是易失性的；也就是说，存储的信息在电源 中断时会丢失。读写存储器的正常缩写时r w m 。然而，这种缩写词的发音比较难。 于是，通常使用r a m 代替作为读写随机存取存储器的缩写。如果术语所采用的方 式是一致的，那么只读存储器和读写存储器都将叫做r a m 。 r a m 中最常见的两种类型是静态r a m ( s r a m ) 和动态r a m ( d r a m ) 。只 要电源是开启的，静态r a m 在触发器电路中就保持存储的值。s r a m 经常是时钟 周期在5 - - 一5 0 n s 范围内的高速存储器。动态r a m 在电容中储存信息。d r a m 易于 产生噪声和泄漏问题，而且比s r a m 要慢，其时钟周期的范围经常为5 0 - - 一2 0 0 n s 。 然而，d r a m 比s r a m 的密度高得多，在给定的工艺水平下能达到s r a m 的4 三一 4 嵌入在f p g a 中的s r a m 设计 倍。 只读存储器( r o m ) 根据是否有晶体管将行连接到列来确定存储的信息。r o m 也使用图1 1 所示的结构，而且读取的速度与那些读写存储器相当。所有的r o m 都是非易失性的，但是其输入要存储数据的方式却是不同的。最简单形式的r o m 是当芯片制造时在其上形成物理图形的时候进行编程的，随后不可能再对存储的 数据进行更改，这叫做掩膜编程r o m 。与此相反，可编程只读存储器( p r o m ) 制造时在每一行和每一列之间有一个数据通道，对应于每个数据位置中存储的是 1 。存储单元在制造好之后可以通过施加适当的电脉冲有选择地将行一列数据通路 开路来选择性地转换到0 状态。一旦进行了编程，或称熔断( b l o w n ) ，0 值就不能 再被改回1 了。 可擦除可编程只读存储器( e p r o m ) 的所有字节最初也是处于一个二迸制状 态。e p r o m 是可电编程的( 类似于p r o m ) ，但是所有字节都可以通过在紫外线 ( u v ) 下曝光而被擦除( 返回到最初状态) 。这些元件的封装上都带有覆盖芯片 的透明窗1 2 1 ，以便进行紫外线的照射。电可擦除的可编程只读存储器( e z p r o m ) 能够通过电的方式进行写入和擦除。这些是p r o m 中最先进且最昂贵的形式。 e 2 p r o m 不像e p r o m 那样即使只改变一个比特也必须全部擦除并重写，而是可 以有选择地擦除。对于所有p r o m 存储器来说，写入和擦除操作需要的时间从若 干微秒到若干毫秒不等。然而，当电源关闭时所有的p r o m 都可以保存信息，因 此称之为非易失性的。 e p r o m 和e 2 p r o m 的一种新形式叫做f l a s h 存储器，之所以叫这个名字是由 于存储器中的块可以同时被擦除。e p r o m 形式的f l a s h 存储器使用热电子效应进 行写操作，而e 2 p r o mf l a s h 使用f o w l e r - n o r d h e i m ( f n ) 隧道效应。这两种擦除都 是使用f n 隧道效应。大存储容量使其成为一种新兴的大容量存储介质。此外，虽 然用标准c m o s 工艺制造f l a s h 存储器还需要额外的处理过程，但这些种类的存 储器在许多芯片上正逐步代替r o m 的位置。 基于铁电材料的存储器，就是所谓的f r a m 或f e r a m ，也可以设计成在断电 的时候保留存储的信息。这种r a m 的存储器单元所使用的钙钛矿晶体材料能够在 某一个方向或另一个方向上被极化从而存储想要得到的值。即使在取消了电源的 情况下这种极化也能保留，因此这是一种非易失性的存储器。然而，在大多数应 用中人们更多地采用半导体存储器而不是铁电存储器，这是因为半导体存储器在 成本、操作速度和物理尺寸上具有优势。最近，f r a m 被证明在特定的应用领域 如智能卡等方面是一种有用的非易失性存储器，而且由于具有非常高的存储密度， 在将来或许会更具有吸引力。 第一章绪论 1 4 本文主要工作 本文结合在深圳国微电子股份有限公司的研究生实习期间所接触并参与设计 的项目，是一款基于s r a m 的f p g a ，s m q v l 0 0 研发项目，对其片上模块架构， 以及嵌入其中的s r a m 电路设计进行研究。其中的s r a m 是同步双端口r a m ， 主要是用来存储用户给芯片加载的配置信息，结合项目中模块的设计与工作进度 完成毕业论文。 嵌入在f p g a 芯片中的s r a m 是用户配置信息的存储部分，是f p g a 芯片实 现正确功能的保障，这一点是至关重要的，而且它还需要与芯片其它部分配合使 用，满足芯片的各项要求，因此不能单一的考虑。 本文说明了此款f p g a 的基本特性，以及其嵌入在内部的s r a m 部分的工作 原理，电路设计，在s e l e c t m a p 配置模式下的配置情况和在一些实际工作的单元仿 真。 第二章f p g a 设计简介 7 第二章f p g a 设计简介 2 1f p g a 发展历程 随着数字电路应用越来越广泛，传统通用的数字集成芯片已经难以满足系统 的功能要求，而且随着系统的复杂程度的提高，所需通用集成电路的数量呈爆炸 性增值，使得电路的体积膨大，可靠性难以保证。此外，现代产品的生命周期都 很短，一个电路可能需要在很短的周期内做改动来满足新的功能需求，对于采用 通用的数字集成电路设计的电路系统来说即意味着重新设计和重新布线。因此系 统设计师们希望自己设计专用集成电路( a s i c ) 芯片，而且希望a s i c 的设计周 期尽可能的短，最好是在实验室里就能设计出合适的a s i c 芯片，并且立即投入实 际应用之中，因而出现了现场可编程逻辑器件( f p l d ) ，其中应用最广泛的当属 f p g a 了。 f p g a 是英文f i e l dp r o g r a m m a b l eg a t ea r r a y 的缩写，即现场可编程门阵列， 是在p a l 、g a l 、e p l d 等可编程器件的基础上进一步发展的产物。它是作为专用 集成电路( a s i c ) 领域中的一种半定制电路而出现的，即解决了定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点。f p g a 是一种被广泛应用的可编程 器件，可以通过用户向器件内写入编程数据，实现不同的功能的逻辑电路。 f p g a 的现场可编程特性可以降低电子系统的开发成本，缩短产品的上市时 间，减少系统的维护升级成本。f p g a 既可以作为电子系统开发的设计验证，也可 以用于电子产品的生产，在各种军用、民用的电子产品中拥有广泛的应用。片上 系统s o c 是将一个电子系统集成在一块芯片上的技术。与普通的电子系统一样， 在片上系统中也会大量应用到具有可变逻辑功能的可编程模块。因此要设计出可 编程d 核，供s o c 设计者用于系统设计。f p g a 的核心部分和可编程口核的核 心部分有很多大的相似性，它们的结构包括可编程逻辑单元结构和可编程互连结 构都可采用相同的设计。 在诸如声音图像处理、数字信号处理、实时控制等领域，都需要大量的加法、 乘法、f f t 、d c t 等变换运算。目前，这些运算往往采用d s p 、f p g a 或a s i c 芯 片来实现。在实时性要求比较高的场合，往往采用f p g a 或a s i c 才能达到所需的 计算速度。由于f p g a 与a s i c 在速度上相比比较接近i 而在开发速度、开发成本 和应用灵活上却要优越的多。因此f p g a 在数据通路的应用上具有很好的性价比， 正被广泛采用。 f p g a 是在p a l ，g a l 等逻辑器件的基础上发展起来的。同以往的p a l ，g a l 等相比较，f p g a 的规模比较大，它可以替代几十甚至几千块通用i c 芯片。这样 8 嵌入在f p g a 中的s r a m 设计 的f p g a 实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人 员的广泛关注和普遍欢迎。经过十几年的发展，许多公司都开发出了多种可编程 逻辑器件。 九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有： m a x 3 0 0 0 7 0 0 0 ，f l e x l o k ，a p e x 2 0 k ，a c e x l k ，s t r a t i x ，c y c l o n e 等。开发软 件为q u a r t u s l i 。 甏t l n x 劈 f p g a 的发明者，老牌f p g a 公司，是最大可编程逻辑器件供应商之一。产品 种类较全，主要有：x c 9 5 0 0 ，c o o l m n n e r ，s p a r t a n ，v i r t e x 等。开发软件为i s e 。 通常来说，在欧洲和美国用x i l i n x 的人多，在日本和亚太地区用a l t e r a 的人多。 全球c p l d f p g a 产品6 0 以上是由a l t e r a 和x i l i n x 提供的。可以讲a l t e r a 和 x i l i n x 共同决定了p l d 技术的发展方向。 嚣切搦e g 塞篓嚣拨瓣 l a t t i c e 是i s p 技术的发明者，i s p 技术极大的促进了p l d 产品的发展，与 a l t e r a 和x i l i n x 相比，其开发工具略逊一筹。中小规模p l d 比较有特色，1 9 9 9 年推出可编程模拟器件。是第三大可编程逻辑器件供应商。主要产品有 i s p m a c h 4 0 0 0 ，e c e c p ，x o ，x p 以及可编程模拟器件等。 反熔丝( 一次性烧写) p l d 的领导者，由于反熔丝p l d 抗辐射，耐高温，功 耗低，速度快，所以在军品和宇航级上有较大优势。a l t e r a 和x i l i n x 则较少 涉足军品和宇航级市场。 童氏。 蔫腧e s s c p l d f p g a 不是c y p r e s s 的主要业务，但有一定的用户群。 ? 。霪鬻 ；“ 一；。 专业c p l d f p g a 公司，以一次性反熔丝工艺为主，有一些集成硬核的f p g a 第二章f p g a 设计简介 9 比较有特色，但总体上在中国地区销售量不大。 叠甬嘲嬲瞄黼撩辨搿 麓_ l 瓣象基 c p l d f p g a 不是a t m e l 的主要业务，中小规模p l d 做的不错。a t m e l 也 做了一些与a l t e r a 和x i l i n x 兼容的片子，但在品质上与原厂家还是有一些差距， 在高可靠性产品中使用较少，多用在低端产品上。 2 2f p g a 概述 f p g a 的结构设计所包含的问题有：可编程逻辑单元阵列的组织、可编程的连 线资源和可编程逻辑单元阵列的结合、可编程i o 单元的使用、设计同样结构不同 规模f p g a 的解决方案等。f p g a 的结构设计对f p g a 产品的功能、性能、使用、 测试、维护等各方面都有着非常重要的作用。 f p g a 采用了逻辑单元阵列l c a ( l o g i cc e l la r r a y ) 这样一个新概念，内部包 括可配置逻辑模块c l b ( c o n f i g u r a b l el o g i cb l o c k ) 、输出输入模块l o b ( i n p u t o u t p u tb l o c k ) 和内部连线( i n t e r c o n n e c t ) 三个部分。f p g a 的基本特点主要有： 1 ) 采用f p g a 设计a s i c 电路，用户不需要投片生产，就能得到合用的芯片。 2 ) f p g a 可做其它全定制或半定制a s i c 电路中的试样片。 3 ) f p g a 内部有丰富的触发器和i o 引脚。 4 ) f p g a 是a s i c 电路中设计周期最短，开发费用最低，风险最小的器件之一。 5 ) f p g a 采用高速c m o s 工艺，功耗低，可以与c m o s 、t t l 电平兼容。 可以说，f p g a 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 目前f p g a 的品种很多，有x i l i n x 的x c 系列、t i 公司的t p c 系列、a l t e r a 公司的f i e x 系列等。 f p g a 是由存放在片内r a m 中的程序来设置其工作状态的，因此，工作时需 要对片内的r a m 进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，f p g a 芯片将e p r o m 中数据读入片内编程r a m 中，配置完成后，f p g a 进入工作状态。掉电后，f p g a 恢复成白片，内部逻辑关系消失，因此，f p g a 能 够反复使用。f p g a 的编程无需专用的f p g a 编程器，只需用通用的e p r o m 、p r o m 编程器即可。当需要修改f p g a 功能时，只需换一片e p r o m 即可。这样，同一 片f p g a ，不同的编程数据，可以产生不同的电路功能。因此，f p g a 的使用非常 灵活。f p g a 有多种配置模式：并行模式为一片f p g a 加一片e p r o m 的方式；主 从模式可以支持一片p r o m 编程多片f p g a ；串行模式可以采用串行p r o m 编程 f p g a ；外设模式可以将f p g a 作为微处理器的外设，由微处理器对其编程。 1 0 嵌入在f p g a 中的s r a m 设计 2 3f p g a 的设计结构 本项目是基于s r a m 的f p g a ，它的存储和配置信息都是由s r a m 来存储其值， 即把配置数据导入到内部的存储单元中。它属于易失性器件，只有在器件上电的 时候把配置数据通过配置电路写入到电路的配置单元中，当电路断电的时候， s r a m 中的值就会丢失，当下次使用时候就需要重新配置其器件。它的配置方式包 括主串、从串、从并以及j t a g 配置模式。 f p g a 器件具有灵活规则的结构，包括可配置逻辑单元阵列( c l b ) 、可编程 的输入输出模块( i o b ) 、丰富的可编程互连资源( i r ) 、延时锁相环单元( d l l ) 、 专用数据存储s r a m ( b 洲) 等结构，如图2 1 。它的最高工作频率需要达到 2 0 0 m h z ，工艺流程采用0 2 2 u m 2 1 2 艺。 d l l1 0 b sd l l 7 |、 j 小? 。? 1 | 。一v e r s a r i n g ，jo ，j i ： z ，l o 冀“蠡 i 乏；，； j “ ： i 。， 7 协 黑 田 芷 蒸 习 o c l b s _ _ 丝 芷 墨 口 葛 i ，。： ：， ，j ，； ； 0 v e r s a r i n g 1 0 b s d l l d l l 2 3 1 可编程阵列 图2 1f p g a 中的模块分布 f p g a 用户可以编程的门阵列，它主要由两个可编程单元：可配置逻辑单元和 输入输出模块组成。其中c l b 用来构建各种逻辑单元，i o b 主要提供封装端口与内 部c l b 之间的接口。 可编程逻辑单元通过内部互连矩阵相互连接。互连矩阵位于内部垂直和水平的 布线通道交接处。它同时还包括可配置逻辑单元与其水平垂直通道的连接。 第二章f p g a 设计简介 2 3 2 输入输出模块 f p g a 中的i o 单元包含有多种电平标准。每一个i o 单元由包括输入电路、输 出电路和输入输出部分。它可以根据用户的设计说明配置成所需的输入、输出、 或输入输出双向端口。因为电路中不同部分的工作电压不同，所以环绕c l b 阵列 的i o 单元可以根据它们所处地方分成配置成8 组不同的工作电压，以满足和不同外 部信号的接入和输出，提高了芯片的使用灵活性，也减少了外置电路的依赖性。i o 单元的基本结构如下图2 2 ：它包括输入电路，输入控制电路，输出电路，上拉电 路，下拉电路，弱保持电路，以及p a d 的e s d 保护电路。由于电路的复杂性以及难 测试性，为了提高对电路的测试性，电路中都需要加入j t a g 电路，以方便对电路 的测试扫描，因此，它必须支持边界扫描协议，在其端口加入边界扫描电路。 2 3 3 可配置逻辑模块 图2 2 输入输出模块电路简图 可配置逻辑模块是f p g a 的核心，它们在这款f p g a 中排列成为2 0 * 3 0 的矩 阵形式。逻辑单元是c l b 的基本模块，它包括一个四输入的函数生成器，进位逻 辑和存储单元组成。其中四输入的函数生成器可采用查找表的形式来实现，即相 当于一个四位地址的1 6 1 的寄存器，每个地址中存放一位数值。对于任何四输入 的函数，这里都可以写出它的真值表，然后根据它的真指表在其寄存器中对应的 位置存放为“1 ”和“0 ”。这样对应不同的输入地址就得到不同的结果。如此，这 1 2 嵌入在f p g a 中的s r a m 设计 样就可以实现任意四输入的逻辑表达式。 函数器的输出可以直接当作模块的输出输出，也可以送入d 触发器，然后通 过d 触发器输出。其中可配置模块中的存储单元也是可以被配置的，它可以被配 置成d 触发器，也可以被配置成电平敏感的锁存器。存储器的输入可以是函数生 成器的输出也可以是其他单元的输出直接短接函数发生器的输出。存储器还包括 同步置位信号和复位信号。置位信号在配置过程中强迫存储单元回到初始化状态。 复位信号是触发器变为与初始状态相反的状态，它与置位信号相反。这些控制信 号也可以被配置成异步的使能信号。这些信号都是独立可以颠倒的，它们被一个 s u c e 单元中的两个d 触发器所共享，如图2 3 。 图2 3 一个s l i c e 单元电路框图 在s l i c e 中的f 5 i n 数据选择器可以把上下的两个查找表组合起来，两个查 找表的地址输入端共享，外加f 5 i n 这个额外输入端口，电路就可以实现一个任意 5 输入函数的方程。f 5 i n 的作用就相当于把两个1 6 位的查找表组合成一个3 2 位 的查找表。同样也可以把它的输出接入到其他s l i c e 的f 5 i n 。上图中还包括专用 进位逻辑，用于实现快速的算法功能。算法逻辑包括一个x o r 门，它使一位全加 器在一个s l i c e 中实现成为可能。此外它还包括一个专用的与门，用来提高乘法 器的实现效率，从而节约可编程资源。专用的进位链结构可以被用作级联振荡器， 实现更广泛的逻辑功能。 第二章f p g a 设计简介 2 3 4 专用存储器 基于s r a m 的f p g a 包括几种类型的存储器，它分专用存储模块、配置信息存 储模块。其中配置信息存储模块广泛的分布在芯片内部，它在配置过程中完成对 存储信息的写入。本文把这些s r a m s 统称为b r a m ( b l o c kra m ) 。 专用存储器采用同步双端口读写的s r a m ，总共含有1 0 个这样的s r a m 块，每 个的容量为4 k ，五个为一列，分成两列，分别位于芯片中c l b 阵列的左右两侧， 其中每个存储器模块有四个c l b 单元那么高。每个r a m 单元结构如下图2 4 。每个 端口有着自己独立的控制信号和输入输出信号，它们对存储单元的读写相互独立。 但是不允许两个端口对同一个存储单元进行写操作，或一个进行写操作一个进行 读操作。 w e a e 默 r s t a 熙。 姒 # ：o 】 a d d r a 降：0 】 “一” d 工a 【# ：0 】 w e b e 船 r s t b c u 国 删 i b 删 啪 删 d i b # ：0 】 图2 4 双端t 3 b l o c kr a m 根据用户的需要和应用需求，它有5 种位宽调整的形式，可以被配置成下表2 1 里几种形式的s r a m ： 表2 1s r a m 的位宽配置形式 1 4 嵌入在f p g a 中的s r a m 设计 w i d t h d e p t h d d rb u s d a t ab u s 1 4 0 9 6如强【1 i ：0 】d a t a 0 2 2 0 4 8 d d r 1 0 ：0 d a t a l l ：0 】 4 1 0 2 4 d d r 9 ：0 d a t a 3 ：0 】 8 5 1 2 d d r 【8 ：0 】 d a t a 7 ：0 1 6 2 5 6 d d r 【t ：o 】 d a t a 1 5 ：0 】 2 3 5 布线资源 f p g a 之所以可以实现丰富的功能，除了可编程的阵列外，更主要是它可以提 供丰富灵活的布线资源以满足用户资源和性能上的需求。这其中对算法有很高的 要求，要求软件能够实现较高的布通率。 布线资源分为：可编程布线矩阵、长线、短线、中长线、专用时钟布线、f o 布线、全局布线等布线资源。其中可编程布线矩阵相当于一个可编程开关矩阵， 把布线资源重新调节；其中短线分为横向线和纵向线，它是实现相邻布线矩阵之 间的连接，相邻横向、纵向连接各2 4 条；中长线分为横向中长线和纵向中长线， 它实现中间间隔两个矩阵单元的连接，横向、纵向各1 2 条；长线分为横向长线和 纵向长线，长线跨越整个芯片，实现每相隔六个矩阵单元之间的连接，每个方向 的连接也都是1 2 条。 2 3 6 锁相电路 因为芯片的规模越来越大，速度越来越快，对时钟的质量要求越来越高，常 用的时钟树已经不能满足时钟分布的要求，因此就需要锁相环来消除其时钟延迟 和降低时钟s k e w 。其中锁相环还具有分频、倍频、以及时钟移相的功能以满足电 路各种需要，降低对外部电路的依赖性，提高电路的系统集成。在系统中，锁相 电路可以直接驱动全局时钟分布网络，它监视输入时钟和分布网络中的时钟，自 动调整时钟，使它们的时钟沿到来一致，从而起到消除传播延时的作用。锁相电 路可以采用锁相环也可以采用数字延时锁相环，其原理图如图2 5 。其中电路中锁 相环电路可以向用户提供2 倍频和各种类型的分频时钟，如1 5 、2 、2 5 、3 、4 、5 、 第二章f p g a 设计简介 1 5 6 、1 2 等分频。 p 嘁撕t 钟 l p 鼢 图2 5 锁相环原理框图 第三章s r a m 的结构原理以及设计 第三章s r a m 的结构原理以及设计 3 1s r a m 的基本工作原理 s r 久m ( 静态随机存取存储器) 是由静态挥发性存储单元组成的阵列。s 1 l a j v i 的 地址译码集成在片内，因此可以对每个单元进行读写操作。s r a l v l 的基本结构包括： 一个或者多个由存储单元构成的矩形阵列，以及相应的、用以完成地址译码以及 其他特殊功能的外围电路；在s r a m 存储单元构成的矩形阵列结构中行和列分别称 为字线( w o r d l i n e ) 和位线( b i t l i n e ) ；每个存储单元对应于一个唯一的地址，即字线 和位线的交叉就定义出了地址；而且每一个地址和某一特定的数据输入输出f i o ) 端口是相连的。一个s r a m 存储器的大小，是由整个芯片上的存储阵列的大小、数 据输入输出端口数目、存储速度要求、整个芯片的版图布局和测试要求所决定的。 如图3 1 是s r a m 整体的原理框图结构。本节主要对s r a m 存储单元的结构、 s r a m 的时序控制、s r a m 的读写操作灵敏放大器和译码电路进行简要介绍。 3 1 1s r a m 的存储单元 图3 1s r a m 原理框图 s r a m 的存储单元是由四个到六个晶体管构成的双稳态触发器。该触发器在 外部电路的控制下，可以出于双态中的任何一个态，并由外围电路判断逻辑“1 或者逻辑“0 ”。 嵌入在f p g a 中的s r a m 设计 j ， ， 一a b b 七卜b b c 一 一c 1 3 d 一：一肋 差 z t 笔1 3 三驴z 2 叫、7 0 ；= j “ 蓑三兮m 7 1 b b 1 、鼻 c b 。l 。， 。 d b 一 图3 8 四地址译码器电路 总共需要晶体管数目为1 6 8 = 1 2 8 个。 随着与t e f - j 的输入增加一倍，它的传播延时将增加4 倍。因此四输入与非门 的延时比较大，这将增加译码器的传播延时。如若采用两级译码，译码器结构如 下图3 9 。 3 一：卜 3 b 4 _ t 4 1 3 r y 瓢1 = 卜z 1 叫 图3 9 另一种四地址译码器电路 采用两级译码所需要的晶体管数目为： 8 宰4 + 1 6 宰4 = 3 2 + 6 4 = 9 6 个 从上面可以看出，采用分级译码构造译码器所需要的晶体管的数目明显的减 少，并且随着地址的增加，减少的晶体管的数量将更多，随之而来的版图的面积 也更小。其次，随着n a n d 门的扇入的减少，门的传播延时也相应的减少，译码 速度增加。因此减少了地址线的电容和每一个与非门译码器的晶体管数目。但是 薯 妄 7 2 8 嵌入在f p g a 中的s r a m 设计 必须注意，多于四位的预译码方式是不实现的，因为地址线的数目快速增加，增 加了预译码器的延时开销。 3 2s r a m 电路具体的方案设计 依照上一节的原理介绍以及相关f p g a 项目s m q v l 0 0 的整体框架，s m q v l 0 0 是一款基于s r a m 的f p g a ，它内部嵌入的这些s r a m s 是双端口专用存储器，用 来存储用户对f p g a 的运算配置信息的。具体的参数在第二章节已经做了较为详 细的说明。它的结构类似于将两个单端口电路利用共用存储单元的形式拼接起来， 而其它的逻辑结构都是各自独立并统一的。这一节具体的说明嵌入在f p g a 中的 s r a m 各单元的设计思想以及方案。 3 2 1 存储单元设计 这些容量为4 k 的s r a m 中的存储单元在其内部排列成6 4 * 6 4 的阵列形式， 因为存储的信息是用来配置运算的，并没有参与到实际的运算逻辑当中，只是起 到辅助运算，配置、回读的功能，因此它的存储单元放弃使用漏电较大，导致静 态功耗也较大的4 t 2 r 存储结构，而采用6 t 的存储单元模型。再考虑它们都是同 步双端口的s r a m ，所以它的存储单元结构就是6 t 存储单元模型的扩展，如下图 3 1 0 所示。 b l l b b l 2 b ：舌卜 f 一匕 哪4 一 l m s q b 日 鳓 肌 m t l - 1 r 叫薯i l b l l 五工2 图3 1 0 双端口8 管存储单元 双端口共用这4 0 9 6 个存储单元。根据对于全芯片频率以及模块的评估，b r a m 部分在上电初始化的时候是在6 4 个时钟周期内要将所有存储单元初始化完毕，即 第三章s r a m 的结构原理以及设计 需要双端口同时进行操作，而且同一列存储单元共用一对字线，无论是在初始化， 还是在正常读写操作运行当中都会遇到双端口字线同时打开，并且两对位线都有 电压输入的情况，其中一对是正确的差分信号，而另一对则是预充电或者译码上 拉负载产生的一对高电平。 在读操作时，假设“1 ”存放在q 中，并进一步假设两条位线在读操作之前都 被预充电到2 5 v 。通过使字线有效以开始读周期，在经过字线最初的延时之后使 的传输管m 5 b 和m 6 b 导通。在正确的读操作过程中，b l 维持在它的预充电值而 b l b 通过m 1 m 5 b 放电，从而把存放在q 和q b 中的值传送到位线上。晶体管的 尺寸必须仔细设计，以避免意外的错把一个“1 ”写入单元。这类故障被称为读破 坏( r e a du p s e t ) 7 当启动读操作时( w l 趋向于1 ) ，b l b 的值仍停留在预充电值v d d 上。两 个n m o s 管的这一串联组合把b l b 下拉至地。