（微电子学与固体电子学专业论文）软硬件结合的数字系统评估方法研究.pdf

北壶窑逼友芏鳃堂焦论奎史塞垴墓 中文摘要 摘要：准确的实现系统功能是每一个系统设计者追求的最终目标，面对越来 越庞大的系统设计，设计者需要从设计伊始到设计的每个阶段对系统性能进行有 效的评估，这样才能保证设计的准确性。对于复杂的数字系统设计，冒险与竞争 是影响系统性能的一个主要方面，本文通过运用电路分级算法和宏模型法对数字 系统中影响系统性能的冒险与竞争进行了详细的分析，首次提出了软硬件相结合 的数字系统评估宏模型算法。并将其付诸于实际，建立了一套用于复杂数字系统 评估的实验系统。 本文基于图论和宏模型的有关知识，对数字系统性能评估方法进行了以下讨 论： 1 ) 讨论了影响数字系统性能的因素、冒险竞争产生的原因和消除的方法。 2 ) 分析对比了现有的关于数字系统性能评估的方法，分析了各种方法的优点 与不足，绘出了一种基于物理宏模型的软硬件握结合的评估算法。 3 ) 用c 语言编制软件，实现了算法仿真。该软件可根据设计网表建立系统模 型，实现电路的自动分级，可以作为电路门级实时性分析中优化限制条件的选择 方法。 4 ) 构建数字实验评估系统，对部分复杂系统性能进行分析了评估，对算法进 行了仿真验证 关键词：电路分级；物理宏模型；冒险；竞争；逻辑行为特性；时序特性 分类号： a b s t r a c t a b s t r a c t ： s y s t e me v a l u a t i o ni sv e r yi m l ) 0 1 r t e n tt oad i g i t a ls y s t e md e s i g n e ni no r d e rt o c o m p l e t eap r e c i s es y s t e m ，d i g i t a lg f l g i n e c rs h o u l dg i v et h es y s t e me v a l u a t i o na se a r l y a sp o s s i b l e a sac o m p l i c a t e ds y s t e m ，c o m p e t i t i v eh a z a r di sa l li m p o r t a n tp h e n o m e n o n i nd i g i t a ll o g i c a lc i r c u i t b e s i d e s , i ti sam e a n i n g f u lr e s e a r c ha r e af o rh o wt od c s i g na n d a n a l y z ea n ds y n t h e s i z eac o m p l i c a t e dl o g i c a lc i r c u i tw e l l i nc o n c l u s i o n ，h o wt od e t e c t t h ec o m p e t i t i v eh a z a r da n dg i v et h ee v a l u a t i o no f s y s t e mc o u l db ean e c e s s a r yr e s e a r c h s c h o l a r sh a v em a d eal o to f r e s e a r c hi nt h i sa r e a , b u tt h ep r o b l e ms t i l le x i s t sd u et ot h e d e v e l o p m e n to f i n t e g r a t e dc i r c u i t s b a s e do nt h et h e o r yo fg r a p ha n di n a c r om o d e l ，s e v e r a li s s u e sa b o u ts y s t e m e v a l u a t i o nw e r ed i s c u s s e di nt h i st h e s i sa sf o l l o w i n g , 1 1d i ds t u d yo nt h ep h e n o m e n o na n dc a u s a t i o no f t h ec o m p e t i t i v eh a z a r di nd i g i t a l c i r c u i t , w i t hd i s c u s s i o n so nt h ee x i s t i n gm e t h o d sf o rd e t e c t i n ga n de l i m i n a t i n g 2 ) t o o kal o o ka tt h ee x i s t i n gw a y so fd i g i t a lc i r c u i te v a l u a t i o n ，g a v et h ec o n t r a s t a n dp r e s e n t e da ne v a l u a t i o na r i t h m e t i cb a s e do np h y s i c a lm a c r om o d e l 3 ) t 1 l em o d e l i n gm e t h o da n da l g o r i t h mi n2 ) w e r ea c c o m p l i s h e db ys o f t w a r ei n c h a p t e r 4 1 1 l es o f t w a r ei sw r i t t e ni ncl a n g u a g e b yr u n n i n gi t , t h ed e t e c t i n go fg a t e s w h e r ec o m p e t i t i v eh a z a r dm i g h to c c u r , c o u l db ed o n e b e s i d e s ，a l le x a m p l ew a sg i v e n t ov e r i 母t h em o d e l i n gm e t h o da n dt h es o r w a r e ，u s i n g7 4 l s l 3 8 k e y w o r d s ：c i r c u i tg r a d e ；p h y s i c a lm a c r om o d e l ：c o m p e t i t i v e ；h a z a r d ：l o g i c b e h a v i o rp e r f o r m a n c e ；s e q u e n c ep e r f o r m a n c e c l a s s n o ： 致谢 本论文的工作是在我的导师李哲英教授的悉心指导下完成的，李教授严谨的 治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来李老 师对我的关心和指导。 李教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给予了 我很大的关心和帮助，在此向李哲英老师表示衷心的谢意。 李哲英教授对于我的科研工作和论文都提出了许多的宝贵意见，在此表示衷 心的感谢。 在实验室工作及撰写论文期间，我的众多实验室同学对我论文中的研究工作 给予了热情帮助，在此向他们表达我的感激之情。 另外也感谢家人，他们的理解和支持使我能够在学校专心完成我的学业。 1 绪论 随着数字信息技术的发展，现代逻辑系统规模越来越大，系统复杂性也成几 何级数增长自从1 9 6 1 年以来，集成电路就一直按照摩尔定律高速发展，即单个 芯片上所集成的晶体管数目每隔1 8 个月到两年就翻一番。2 0 世纪9 0 年代末，随 着深亚微米集成电路工艺技术的成熟，人们已经能够将包括模拟电路、射频电路、 微处理器、数字信号处理器、存储器和微机械等模块的完整系统集成到一个芯片 上，集成电路也因此迈入了s o c 的时代。根据美国半导体工业协会( s i a ) 的预测， 单个芯片所集成的晶体管数目很快达到了l o 亿以上，而芯片的工作频率也将迅速 增长。s o c 时代的到来，使得系统的设计越来越复杂，准确性要求也越来越高， 设计者为了保证设计的准确，需要在设计过程中不断的对系统各方面性能进行评 估。信息技术的飞速发展，也对系统性能的评估算法和工具提出了更高的要求。 在复杂数字集成电路分析、设计与综合过程中，一个十分重要的问题就是高 速系统中毛刺的探测和消除。从信号分析与函数综合角度看，毛刺的形成是由电 路的逻辑结构与时间参数所引起的问题。如何在设计过程中，对系统的冒险与竞 争进行有效的评估，何种情况下可以有效的降低电路对毛刺的灵敏度，是复杂数 字系统评估的重要发展方向。 自从数字电路出现以来，对于冒险与竞争的分析和处理问题就一直是学术界 与技术界十分关注的问题，提出了各种不同的方法用于处理冒险与竞争问题 1 】【2 1 1 3 1 。 但由于集成电路技术的发展，冒险与竞争问题一直没有得到有效解决。特别是在 深亚微米和高速状态( g h z ) 条件下，这种矛盾更加突出，即便是理论上能够保证 电路不存在冒险与竞争，但由于电路工艺和传输线的问题，冒险与竞争也依然存 在。 本文从数字电路网络结构入手，对冒险与竞争问题的分析进行评估。通过应 用电路分级算法和引入物理宏模型，可以有效的对系统性能进行评估。 1 1 复杂数字系统的特性分析 复杂的数字系统在分析、设计、综合过程中，最令设计者“恐慌”的就是非 预想状态的出现。这些非预想状态就是系统冒险与竞争所带来的毛刺。毛刺的出 现对系统的行为特性和时序特性的影响是致命的，甚至会导致系统状态混乱乃至 系统崩溃。本节的重点就是分析数字系统中冒险与竞争产生的原因，进f f i i 阐述系 统评估对系统的重要性。 1 1 1 数字系统的冒险与竞争 在理想情况下，认为数字电路中各逻辑门电路没有时间延迟，输入信号的变 化都是在同一时刻瞬间完成的，因此认为数字电路系统是与时间无关的系统。 在工程实际中，各逻辑门电路有一定的延迟时间，并且输入信号的到来也不 一定完全同时，有先有慢，由于种种原因，造成了输出信号中出现一些不希望出 现的信号( 毛刺) ，这种现象称为“冒险”。而把数字逻辑中因信号延迟不均匀而 引起的信号时间差别的现象叫做信号的“竞争”。 竞争与冒险，是数字电路中一种特有的现象。不同的门电路有着不同的延迟 时间，输入信号经过不同的途径进行传输，到达输出端的时间有早有迟，状态变 化有先有后，存在时差。这种状态变化存在时差的现象叫做“竞争”。如果竞争结果 是使稳态输出的逻辑关系受到短暂破坏，出现不应有的尖脉冲( 俗称“毛刺”) ，这 种现象就叫做“竞争冒险”。冒险可能使电路产生暂时或永久的逻辑错误【l 】。 图1 - 1 - 1 中，由于信号的传输路径不同造成延时，电路的实际输出信号与理想 信号波形差别较大理想情况下，输入信号f 应该一直为l ，但当考虑门电路的延 迟后，会发现t 2 到匀之间出现了不应该有的脉冲毛刺。当系统工作频率非常 高的时候，这个脉冲对后续电路影响的不确定性使得系统具有隐患。 矗 c 一 口 盛 肥 ， 。r 丁 。一l ii c r t 十什 三qi 广广广 ”! ii 广r ”州 i ，1 寸箭 hht | h 考虑电路篷迟 图l i 一1 数字电路延迟实例 f i g1 - 1 1d e l a yi n s t a n c eo f d i g i t a lc i r c u i t 对于组合逻辑系统，电路的延时会造成输出信号的竞争与冒险；对于时序电 路，输入信号与时钟信号的竞争可能会造成触发器的状态错误，影响后续电路， 严重时会令状态混乱、系统崩溃。 1 1 2高速数字系统的时间敏感l 生 对于高速数字电路，除了晶体管的开关速度和时间参数特性外，电路结构( 版 图结构) 分布参数形成的时间参数也对电路的时间参数有影响。 分布参数提供了充放电的基本结构，由此影响了信号波形。例如图1 1 2 中， 实际电路波形c a ) 与电路理想波形( b ) 有很大的不同。实际电路需要上升时间 和下降时间，而理想波形不存在上升和下降时间。此外，由于电路自身寄生参数 和电路连接线路的影响，使得信号传输也需要一定的时间。这是形成延迟时的 基本原因。 v 0 1 i 。 l ： 图l i - 2 非门电路输入信号与输出信号时间关系 f i g1 - 1 - 2 t h e t i m er e l a t i o n s h i p o f i n p u ta n d o u t p u t t o g a t e c i r c u i t nl o 【a ) c o ) 图l l - 3 低速电路对窄脉冲的响应 f i g1 - 1 3t h er e s p o n s eo f n a r r o wp u l s et ol o wc k c u i t 同时，电路工作速度越高，允许信号时间宽度越窄。就是说，电路对信号灵 敏度高。图1 - 1 - 3 是低速电路对窄脉冲信号的响应，其中( a ) 和( b ) 分别是窄脉冲输 入的情况和简化的数字信号表示。图l l - 4 是高速电路对窄脉冲信号的响应，其中 ( a ) 和( b ) 分别是窄脉冲输入的情况和简化的数字信号表示。 o 1 。 (a)(b) 图1 1 - 4 高速电路对窄脉冲的响应 f i gi - 1 - 4t h er e s p o n s eo f n a r r o wp u l s et oh i g hc i r c u i t 从以上分析可以看出，高速数字电路的特点是允许信号宽度窄，并对工作速 度很高的信号有正常的响应。因此，高速电路对宽度窄的信号也很敏感。 掣 在数字电路中，冒险与竞争实际上是很窄的脉冲，其宽度可能仅有一个延迟 时间，因此，高速电路对冒险与竞争很敏感。这样就会在组合电路的输出端形成 相应的错误输出。对于复杂逻辑系统来说，这种错误输出会引起系统的混乱与错 误。 为了避免出现冒险与竞争，在复杂数字集成电路设计中，希望能够在逻辑结 构和电路结构两方面避免冒险与竞争的出现【1 】【2 】。 1 1 3复杂数字系统的评估 在复杂数字集成电路分析、设计与综合过程中，一个十分重要的问题就是高 速数字逻辑电路中毛刺的探测和消除。为此，数字系统设计者对形成竞争和冒险 的原因进行了大量的理论分析伫】【3 】【4 】1 5 】。从信号分析与函数综合角度看，毛刺的形 成是数字逻辑电路结构与时间参数所引起的问题。 对于给定系统，如何分析系统中的竞争与冒险现象，如何衡量系统对竞争冒 险所引起的毛刺敏感度，如何评估系统的逻辑和时序行为特性，是数字系统设计 者一个重要的研究方面。 1 2 国内外研究背景 随着深亚微米集成电路工艺技术的成熟，人们已经能够将包括模拟电路、射 频电路、微处理器、数字信号处理器、存储器和微机械等模块的完整系统集成到 一个芯片上，集成电路也因此迈入了s o c 的时代。超大规模集成电路技术的成熟 和s o c 时代的到来，使得设计师对高速的、复杂的数字电路的应用越来越多。为 了保证系统的正确性和稳定性，数字电路设计者们在不断研究数字电路中冒险与 竞争判别方法的同时，也在思索着如何对数字逻辑系统的性能指标进行评估。 1 2 1冒险与竞争的判别方法 对于影响数字逻辑系统性能的竞争与冒险，人们研究了很多判别方法，比较 常用的方法有： 代数法：在组合电路中，只要某个变量同时以原变量和反变量出现在函数式 中，与门电路延迟匹配，就具备了冒险的必要条件【3 】。 卡诺图法：依据代数法原理，当逻辑表达式中出现4 + j 或历就存在竞争冒 险，引申到卡诺图中，当有两个卡诺圈单独相切，此逻辑电路必然存在竞争冒险。 4 这就是卡诺图的相切准则【4 l 。 电路分级判别法：对数字电路进行分级，按照信号所经过的逻辑门数将信号 分级，并对各级信号的传输路径进行探测，如果所经过路径相同，则必不存在冒 险竞争；如果所经过的路径不同，则判定存在冒险竞争 6 1 。 1 2 2现有数字系统评估方法 数字逻辑系统是由基本数字电路来实现的，数字系统的评估就是根据基本数 字电路的结构和电路特性，对数字系统所具有的逻辑行为特性、时序行为特性和 基本参数特性进行分析，其根本依据在于元器件模型和基本电路分析理论。当前 数字逻辑系统评估方法有仿真技术、测试技术 仿真技术：利用电子元器件的电路模型和相应的电路分析理论，通过计算机 对电路结构和元件进行电路分析计算，从而提供有关电子元器件和系统的各种技 术指标参数的特性曲线。仿真首先是根据测试结果建立合理的测试向量 ( t c s t b e l l c h ) ，然后通过t e 吼b c l l c h 产生各种测试输入信号。通过观察在测试信号激 励下电路的输出，分析电路是否符合设计要求。仿真可以使设计者在电路设计初 始阶段评估系统的行为特性，并对设计进行调整。 测试技术：通过对数字系统的输入输出信号关系、逻辑状态和电路参数进行 测试，检测待构建系统的具体电路参数、观察系统的逻辑行为特性和时序行为特 性、估计电路误差、以此来分析系统是否符合设计要求。数字电路系统测试技术 包括逻辑测试技术和电路测试技术两部分。其中，系统的逻辑测试又包括静态逻 辑测试和动态逻辑测试。 1 3 论文的研究内容及意义 复杂数字系统性能评估始终是数字逻辑系统设计中一个重要研究领域，随着 超大规模集成电路技术的成熟和s o c 的快速发展，对于数字系统性能评估的要求 也越来越迫切。根据前两节对高速数字系统时间敏感性分析和数字系统竞争冒险 特性分析可知，复杂数字系统的性能评估主要是对系统逻辑特性和时序特性的分 析，获得数字系统的时序和逻辑行为特性曲线，并通过对特性曲线的分析，判断 系统的工作条件。 现有的评估方法主要是仿真测试验证和形式验证。仿真测试验证方法的特点 是对复杂系统的测试验证需要比较复杂的测试文档，同时系统测试时间和复杂性 与系统复杂性成几何级数的速度增长。本文研究二者结合的方法，在已知硬件结 构的条件下，通过软件控制硬件的方法进行测试验证，目的在于降低测试验证复 杂性、提高验证速度。在纳米级电路条件下，对仿真模型的要求很高，特别是高 速数字逻辑系统的仿真更为复杂。本文的另一个目的是研究能否根据已知的硬件 电路，通过电路测试的方法自动建立系统仿真模型，从而简化仿真模型的建立过 程，提出一种软硬件结合的数字系统评估宏模型。 6 2 大规模数字系统评估方法 随着集成电路复杂程度的不断增加，特别是在深亚微米制造工艺的支持下， 集成电路器件中的元件密度在迅速增长。电路复杂程度和元件密度的增加提出了 一系列的分析、设计、综合方面的挑战。这种挑战要求集成电路设计技术，特别 是c a d 与e d a 技术必须提供相应的技术对策，解决复杂电路系统的设计、综合 与仿真中存在的问题。 本章对现有数字系统各种评估方法，包括仿真技术、测试技术进行了详细的 介绍和特性比对。 2 1 系统评估理论 评估理论是决策学的一个重要分支，其作用就是对项目所包含技术，预计要 达到的指标等进行一系列的分析评定。 2 1 1评估基本理论 系统评估在项目实施前有着非常重要的作用，系统评估提供给设计者一个非 常清晰的设计蓝图。评估理论和评估方法在上世纪6 0 年代7 0 年代之间得到了 长足的发展，很多经典的评估算法，如层次分析法、模糊综合法等都是这个时期 的产物。近年来也出现过一些新的评估算法和模型，但总的来说，都不是很成熟。 究其主要原因有两个，一是评估理论并未有重大的突破；另一个是评估者都是根 据具体系统选择经过检验的评估算法，这些算法非常有局限性。 现今，评估方法研究的重点是制定规范的评估程序；针对特定的评估对象， 选择适用的评估模型和数据处理方法；对经典的评估算法进行修正。 评估的基本概念： 准则：衡量、判断事物价值的标准，对主体的有效性标度，是比较、评价的 标准。 属性：客体( 备选方案) 固有的特征、品质、性能。 目标：决策者对于客体所追求的方向，希望达到的状态的陈述。 指标：数量化的准则，预先确定的属性数量或水平。 韭鏖銮逗太堂硒圭堂焦监塞太趣堪熬主囊统迸值友法 2 1 2评估流程 评估流程分为四个阶段，具体流程如下： 1 首先决策者根据实际工作需要，提出需进行评估的问题，并尽可能明确闻 题的总目标和总准则。 2 明确系统的主要因素，决定需要考察的系统目标。根据其逻辑关系进行层 次划分，形成一个完整的准则体系。 3 根据问题的性质、准则体系，构造适合的评估模型。有时要选用多种评估 模型，进行对比与综合。系统的分析、综合、评价是评估的主要阶段。如 果评价的结果不够满意，可根据反馈的信息，返回到前一阶段重复地、更 深入的进行分析研究，以期获得尽可能令人满意的结果。 4 根据排列的各方案优先次序，由决策者选择方案付诸实施。 评估流程如图2 1 1 ： 2 1 3目标准则体系 图2 - 1 1 评估流程图 f i g2 - 1 - 1f l o wc h a r to f e v a l u a t i o n 构建目标准则体系是多目标决策分析的前提。面对一个要解决的问题，首先 应根据其系统结构建立系统的评估准则体系，这样才能最大程度的完成对系统的 评估，而不会因为纷繁的指标、状态显得无的放矢，准则体系如图2 l 2 。 准则体系最顶层为系统应用层，包括总目标和子目标，一般比较模糊、抽象、 笼统，不便于量化、测算、比较，判断。为此要建立准则体系，将总准则，总规 8 范分解为子准则、子规范，这样就会使系统的评估变得相对直观、具体。准则和 各级子准则构成了准则层，最下层为方案层。 图2 1 - 2 准则体系框图 f i g2 - l - 2f r a m eo f r u l eo f e v a l u a t i o n r l k e e n e y 和h r a i f f 提出，准则层的划分应该尽量满足： 完整性，即包含所需考察的所有指标； 独立性，不要重复考虑决策的某一方面； 可分解，可将决策分解，从而简化评估过程； 可运算，属性能有效的用到后续的分析中去： 极小性，不能用其他元素更小的属性集合来描述同一多准则决策问题。 2 1 4方案属性及其量化 方案的性能、性质、特征是通过属性来表现的，即方案本身所固有的客观特 性。属性具备可量度性，即对方案的各属性的定量或定性描述，可以用某一标度 值来度量。常用的标度有比例标度、区间标度、序标度。在评估过程中，一 般需要将方案属性的等级描述量化以便于计算。因为只有将复杂系统的诸多属性 定量标度，才能依靠数学这一定量分析工具来进行计算，辅助决策问题的解决。 常见的等级量化为l 9 标度，如表2 - 1 1 所示。 表2 - 1 一l 常见等级表 t a b2 - 1 1g r a d et a b l e 等级最差很差差较差相当较好好很好最好 量化值 l23 4 56 789 极端 等级极端次要明显次要 次要 略次要同等重要 略重要重要明显重要 重要 量化值 1 ，91 71 5i 3l35 7 9 9 2 1 5常用评估方法 针对不同的系统，采用的评估算法不同，选择的评估模型也不尽相同，比较 经典的评估算法有层次分析法和模糊综合法。 层次分析法：即a h p ( a n a l y t i ch i e r a r c h yp r o c e s s ) 法，它是由美国匹兹堡大 学教授a l s a a t y 提出的。层次分析法自7 0 年代以来，已经得到了迅速的普及和 推广。伴随着系统工程的发展，层次分析法也越来越成熟。层次分析法的基本思 想是先按问题的要求建立起一个描述系统功能或特征的内部独立的递阶层次结 构，通过比较元素间的相对重要性。给出相应的比较标度，构造上层某要素对下 层相关要素的判断矩阵，以给出相关元素对上层某要素的相对重要性序列。层次 分析法的核心问题是排序问题。层次分析法的最终结果是得到相对总目标各决策 方案的优先顺序排序，并可以给出这一组排序所依据的整个递阶层次结构所有判 断的一致性指标，据此可以做出决策、分析。 模糊综合判断法：是应用模糊关系合成的特性，从多个指标对被评价事物隶 属等级状况进行综合性评价的方法。它将被评价事物的变化区间进行划分，对事 物属于各个区间的程度做出分析。模糊综合法对事物的描述深入、客观。模糊综 合法基本流程如下图2 - 1 3 。 i 确定方案集 上 i权重分配 l l建立模糊矩阵 工 f复合运算 j ， i 方法综合评价l 图2 1 - 3 模糊综合法基本流程 f i 9 2 - i - 3 b a s i c f l o w o f i l l e g i b i l i t y 其他评估算法：除了以上两种经典的系统评估算法，针对不同的系统，不同 的特性，还存在很多在某些方面比较成熟，但限制性比较大的一些综合算法，如 m a x m i n 法、折中系数法、m a x m a x 法、水平法，字典序法、全排列法、线性分派 法、简单加权法、选择法、理想点法等。 不同的算法因为侧重点不同，对方案的评价可能会有偏差。此时可以将多个 评估算法结论重新组合，得到总体综合评价。常用的总体综合评价法有：平均法、 优序法和劣序法。 a 塞銮煎友堂硇坐焦监塞盔趣携堑呈丕蕴迂毡左造 2 2 现有复杂数字系统评估方法 数字逻辑系统是由基本数字电路来实现的，数字系统的评估就是根据基本数 字电路的结构和电路特性，对数字系统所具有的逻辑行为特性和基本参数特性进 行分析，其根本依据在于元器件模型和基本电路分析理论。当前数字逻辑系统评 估技术有仿真技术和测试技术。 随着数字信息技术的发展，现代逻辑系统规模越来越大，系统复杂性也成几 何级数增长，这就对评估技术、评估工具提出了更高的要求。自从1 9 6 1 年以来， 集成电路就一直按照摩尔定律高速发展，即单个芯片上所集成的晶体管数目每隔 1 8 个月到两年就翻一番。2 0 世纪9 0 年代末，随着深亚微米集成电路工艺技术的 成熟，人们已经能够将包括模拟电路、射频电路、微处理器、数字信号处理器、 存储器和微机械等模块的完整系统集成到一个芯片上，集成电路也因此迈入了s o c 的时代。根据美国半导体工业协会( s i a ) 的预测( 参见表2 - 2 1 ) ，单个芯片所集 成的晶体管数目很快达到了1 0 亿以上，而芯片的工作频率也将迅速增长。s o c 时 代的到来，使得系统设计的主要问题转为芯片规模和复杂性日益剧增、工作 频率增加和器件尺寸缩小所带来的互连线延时和噪声问题，由单一数字系统向数 模混合系统以及向混合信号系统转化的难题，低电压低功耗问题，设计验证与可 测试性问题等。s o c 时代的到来，传统的“逻辑模拟+ 电路模拟+ 版图设计”的 模式已不再适用，传统的评估模型也亟待改进。因为随着工作频率的升高，逻辑 模拟的精度已经不再满足设计者的需要；而电路模拟虽然非常精确，但能处理的 电路规模却非常小，不能满足s o c 的需要；至于版图设计，由于关键路径中互连 线的延时已经大大超过了门延时，这使得独立开展版图设计的模式需要反复迭代， 因此必须在高层次行为综合、逻辑综合阶段、仿真测试阶段加入关于互连线延时 方面的重要信息。 表2 2 - 1 集成电路工业发展路标( s i a1 9 9 9 ) t a b2 - 2 1r o a ds i g no f i ci n d u s w yd e v e l o p m e n t 年代 1 9 9 92 0 0 02 0 0 l2 0 0 22 0 0 32 0 0 4 2 0 0 52 0 0 82 0 1 l 2 0 1 4 特征尺寸n m 1 8 01 3 01 0 07 05 03 5 最低电源电压，、，1 51 51 21 21 20 90 90 6o 50 3 工作频率m h z 1 2 5 01 4 8 61 7 6 72 l o o2 4 9 02 9 5 2 3 5 0 06 0 0 01 0 0 0 01 3 5 0 0 芯片面积c m 24 5 04 5 05 ，6 76 2 27 1 38 1 79 3 7 器件密度 1 21 62 44 0 61 0 02 4 76 0 9 i 0 6 c m 2 2 2 1 数字系统的仿真技术 随着计算机技术和电子科学与技术的发展，仿真分析已经成为电子科学与技 术和应用电子技术的基本分析和评估方法。现代数字电路系统设计涉及电路结构 综合技术、电路仿真技术和电路调试技术。电子系统仿真的基础是元器件模型和 电路分析中的计算方法。其基本原理就是利用电子元器件的电路模型和相应的电 路分析理论，通过计算机对电路结构和元件进行电路分析计算，从而提供相应的 分析结果。仿真分析的结果是有关电子元器件和系统的各种技术指标参数和反映 各种特性的曲线，例如节点电位、支路电流、频率特性曲线、信号随时间或电路 参数变化的曲线。 当前，数字系统设计中采用的各种c a d 仿真工具和e d a 软件，其基础都是 电子元器件的电路模型和电路分析，以及信号与系统的计算分析理论和方法。如 果软件中采用的仿真模型与实际元器件有较大差别，则仿真结果是不能正确反映 电子元器件和系统行为特性与参数特性的。所以仿真分析工具的应用要求对电子 元器件的模型和建模方法有正确的认识，并能正确分析各种约束条件对模型的影 响。 现代集成数字系统的仿真离不开e d a 软件，设计者通过e d a 工具完成系统 的各种仿真。系统仿真首先是建立系统的仿真分析模型，仿真模型必须能够体现 数字逻辑系统的电路特性和逻辑特性，其中电路特性体现在建立模型所选用的电 路器件上，一般为物理模型仿真；而逻辑特性体现在所搭建的逻辑系统结构上， 为逻辑模型仿真。 仿真技术涉及到基于事件的仿真、基于周期的仿真器、基于事务的验证、代 码覆盖率状况分析、仿效系统、快速原型系统、硬件加速器等。 基于事件的仿真：其基本原理是每次取出一个事件，将其传遍整个设计对象， 直至达到稳定状态为止。输入激励中的任何一个变化都被视为一个事件。设计模 型包括时序和功能。其优点是提供了具有精确时序的仿真环境，便于检测出设计 对象中的毛刺现象，缺点是速度受设计对象影响很大，如果设计对象规模很大， 仿真速度会非常慢。 基于周期的仿真：在时钟周期内没有时间概念，每一次处理机会都对状态元 素和( 或) 端口之间的逻辑电路进行一次计算。每一个逻辑元素在每个周期中只 计算一次，所以能显著的提高仿真速度，但却以牺牲仿真精度为代价。其最快仿 真速度可为每秒1 0 0 0 个时钟周期，适用于大型仿真对象( a s i c s o c ) ，但由于只 响应时钟信号，无法检测出设计对象中的毛刺。 基于事务的验证：允许在信号丹i 脚级之外的事务级之上对设计对象进行仿真 1 2 和测试。将系统中各功能块之间所有可能的事务类型都建立起来，并系统地加以 测试。它使用总线功能模型。其特点是增强了验证生产率，可以方便的实现定向 随机测试。 代码覆盖状况分析：提供了量化分析能力，以获知将一套专门的测试运用到 特定设计对象之后得到的功能覆盖状况。这种量化分析既可以在各个功能块的级 别上进行，也可以在整个芯片一级进行。分析工具将提供每一种待评价属性的百 分比覆盖率，以及设计对象未经测试或只做了部分测试的清单。代码覆盖状况分 析是对设计对象的寄存器传输级视图的一种分析。它所评价的各种覆盖状况类型 有：语句覆盖、( 电平) 翻转覆盖、有限状态机弧覆盖、受访状态覆盖、触发覆盖、 分支覆盖、表达式覆盖、路径覆盖和信号覆盖。其特点是为成套的测试提供了量 化评价的手段和查明设计对象未经测试的地方 仿效系统( e m u l a t i o n ) ：是专门设计出来的软件和硬件系统，通常含有可重配 置逻辑、现场可屡次编程的逻辑门阵列。这些系统通过编程而具有目标系统的行 为，并且其仿效目标系统可以达到直接挂接在所预期的设计对象最终运行的系统 环境之中的程度。其特点是由于系统以硬件实现，所以运行速度比软件仿真快好 几个数量级，甚至，在某些特定情况下，其速度可以接近目标设计对象的速度。 快速原型系统：r p s ( r a p i dp r o t o t y p es y s t e m ) 可以用来为预期的系统芯片精 确地建立快速原型模型。它是待验证设计对象的一种硬件设计表示形式。成功建 立快速原型的关键在于要快速地将原型实现出来。可用的一些途径( 如仿效和可 重配置原型系统) ，都是将目标设计对象映射到现有器件之上，如控制处理器、d s p 、 引出焊点式芯核和f p g a 。这些元件安装在子板之上，而该子板插在含有用来模拟 目标系统之互连的客户自定义可编程器件的系统互连母板中。主用原型将目标设 计对象映射成现有的商用元件，具有有限的扩展和重用能力。一般地，这样的原 型是围绕嵌入式处理器的开发板支持包( b s p ) 再添上一些必要的元件( 如存储器、 f p g a 和芯核) 而建立起来的。其特点是提供了开发和调试软件的能力，展现了系 统芯片的硬件真实性。这样在有了芯片原型的时候，就能够实现软件和硬件的无 缝集成。快速原型系统所提供的仿真速度比软件仿真器和协同验证快得多。 硬件加速器：将软件仿真中全部或部分元件映射到特意为加快某些仿真操作 的速度而设计出来的硬件平台之中。最普遍的做法是：测试平台仍然以软件形式 运行，而实际的待验证设计对象在硬件加速器中运行。有些作法甚至为仿真平台 提供了加速能力。 工艺技术的发展使得设计超大规模集成电路成为了可能。然而，随着电路规 模的增大，随之而来的系统复杂性成为了系统设计成功与否的最大阻碍。面对大 量的晶体管，怎样快速地设计大规模的、复杂的集成电路芯片是设计师们首要考 虑的问题。设计师们采用分级设计法和抽象设计法代替了传统的电路设计方法嘲。 分级设计法和抽象设计法是将电路设计分成几个层次，每个层次予以抽象， 逐层分析、设计，最终完成系统设计。图2 - 2 1 为系统设计层次结构，由上至下设 计功能越来越详细，由下至上演耗越来越少。 r 功能 ll u 图2 - 2 - 1 系统设计层次 f i g2 - 2 - 1s y s t e md e s i g nh i e r a r c h y 设计方法的改变使得设计师在评估系统时也改变了原有的评估方法，改为分 步逐层仿真，即每层设计完成后立即对系统进行仿真，从而最大限度的保证对系 统性能的了解，增大系统设计的可靠性。 行为层仿真与模型；仿真的基础是所建立的逻辑电路模型，包括逻辑模型和 电路模型。逻辑模型和电路模型都分为行为描述和参数描述。行为描述用来对系 统进行行为级仿真，参数模型则用来对电路性能进行仿真测试。例如，在c p u 的 仿真测试中，行为描述时关心的是最优指令集的生成，这需要首先对数据流中各 指令的结果进行分析。通过对系统各单元中数据流的研究，可以发现系统潜在的 问题，还可以发现软件和硬件是否需要替换，某些需要频繁执行的软件，换成硬 件就会加强系统性能。在行为级仿真时，还可以完成系统模块的合理划分。行为 仿真结束后，行为模型通常作为系统设计的说明书。 功能模块层仿真与模型：系统有说明书以后，就可使用r t l ( 寄存器传输级) 模型进行功能描述，即对各功能单元内或之间的数据流及控制信号进行描述。这 时系统用一系列的触发器、寄存器、选择器、计数器、算术逻辑单元( a l u ) 、编 码器来描述。数据可以采用布尔数、复数或a s c i i 码的形式。通过模块连接及其 相关控制信号的连接来实现行为级的设计要求。 逻辑层仿真与模型：r t l 模型仅是对实现行为的功能模块进行描述，没有进 行具体的门级描述，因此，接下来就是要对实现功能模块的电路进行具体描述， 1 4 以建立仿真的逻辑模型。逻辑模型用开关器件和门来描述系统，在这一级设计过 程中，所关心的是设计能否正确完成各模块和单元的功能。设计的性能和时序是 这一级的关键。和逻辑模型紧密相关的是描述m o s 电路的开关级模型。 开关级仿真与模型：开关级模型是对逻辑门以及逻辑门电路之间的逻辑连接 关系的描述。开关网络由晶体管之间的接点组成。每个点有0 ，l ，z ，或x 值， 每个晶体管或开、或关、或星高阻状态。开关级描述的基础是逻辑功能要求和电 路级模型。 电路级仿真与模型：电路级模型用电阻、电容和电流源描述电路，用于描述 单个门或功能器件，验证其工作性能。这使得关心重点是电路的开关速度、工作 电压和抗干扰性能。 仿真级别越高，模型相对简单，需要的细节越少，仿真速度也越快，逐级仿 真可以最大限度的保证系统的正确性，加快了系统设计速度，避免重复的工作。 2 2 2数字系统的测试技术 对数字系统的输入输出信号关系、逻辑状态和电路参数进行测试，以观察、 分析系统是否符合设计要求的技术叫做数字系统的测试技术，这是一种数字系统 评估的重要方法。数字电路系统测试技术包括逻辑测试技术和电路测试技术两部 分。 逻辑测试技术只关心数字电路系统的逻辑行为，不关心系统具体电路参数， 其前提是建立在电路器件满足系统参数要求基础之上的，是对数字系统的理想逻 辑行为进行的测试。系统的逻辑测试又包括静态逻辑测试和动态逻辑测试。静态 测试是指通过观察静态输入下，系统逻辑行为特性来测试系统的理想逻辑结构是 否满足设计要求。静态逻辑测试必须要求每组测试向量都能维持一段时间，所需 维持的时间取决于被测数字电路的时间参数( 最高工作频率、最大延迟时间、边 沿的时间特性等) 。动态逻辑测试，是指输入测试逻辑变量根据系统设计要求实时 的发生变化时，观察数字逻辑系统输出的一种测试方法。对于时序逻辑电路，观 察的是其状态转换过程；对于组合逻辑电路，观察的是电路的输入变化对输出的 影响。系统的动态测试即是建立在数字电路时间特性基础上，检测系统在设计频 率下能否工作的测试技术。 逻辑测试的核心是建立测试向量，即一组用于检测系统特性的输入逻辑值， 通过向系统输入该组逻辑值，观测系统响应，从而判断系统逻辑行为是否符合设 计要求。从测试向量的作用可以看出，测试向量的设计必须具有以下特性： 覆盖性：测试向量必须能够覆盖系统的所有可能输入组合。 遍历性：通过测试向量的输入，被测系统能遍历所有设计状态，出现所有设 计响应，并能引发设计缺陷的状态现象。 由测试向量的特性可以看出，随着系统规模的增大，测试向量设计的复杂性 将成几何级数增长，这在很大程度上限制了逻辑测试技术的应用，图2 2 2 是逻辑 测试的流程图。 图2 - 2 - 2 逻辑测试流程图 f i g2 - 2 - 2f l o wc h a r to f l o g i ct e s t 电路测试是电子电路能否满足设计要求的最终检验方法。其目的是检查电路 的行为特性和参数特性是否符合设计要求。通过电路测试，可以确定出电子电路 的实际参数。测试主要面向生产阶段出现的不确定问题，针对芯片制造完成后， 内部具有黑箱的特点，以期望交付的设计能预见到产品内部可能出现的错误。 电路测试是设计者最接近电路的方式，无论是电路正常工作还是电路处于故 障状态时，设计者都可以根据专用的测量仪器对电路状态和现象进行观察，但前 提是必须依据设计提供的条件，制定正确地测试方法。只有这样获得的测试结果 才能正确反映设计电路的行为状态。 工程实际中常用的测试方法有直接测试法和间接测试法。直接测试法，是指 通过测试直接得到所需要的测试结果，即直接测试所需要测试的物理最。例如测 量三极管电路的静态工作点电位、测量放大器的稳定特性等，都可以用直接测量 相应观测点的电位实现。间接测试法，是指通过测试电子电路中的其他物理量， 间接得到所要测试的物理量。间接测试不能直接得到测试结果，但可以通过电子 电路电压、电流等物理量之间的关系推算出所要测试的物理量。换句话说，就是 要先确定被测物理量与直接测试的物理量之间的计算关系，然后通过测试结果计 算要测量的物理量。例如测量三极管电路静态时各电极中的电流，就可以使用间 接测试法。 1 6 随着物理工艺技术的飞速发展，超大规模集成电路技术的出现，使得可以在 一块电路芯片中，集成复杂的数字逻辑系统。系统所使用的门电路可达几千门以 上，甚至有些系统可达百万门以上。面对诸如包含c p u 、i p 核、存储器等复杂系 统，很难用传统的方法进行测试，设计者们采用的是多种测试方法的组合，如功 能测试、全扫描测试、逻辑b i s t 、r a mb i s t 和l d d q 等。 诸如s o c 等复杂的系统的测试，采取的测试方法是将各个l p 核、存储器、 m c u 进行隔离，即在电气上将核的输入和输出端口与连接这些端口的芯片电路( 或 其它的核) 分离，然后分别进行测试。隔离的目的就是减小系统测试的复杂性， 将系统中最复杂的i p 核与存储器先行测试，然后再测试整个系统。这样处理也就 将系统的测试转换为i p 核的测试和存储器的测试。图2 2 - 3 给出了系统的隔离测 试模型。通过在i p 核的输入输出端设立观察点和控制点，设计者可以清晰的判定 核的运行状况。 图2 - 2 3 系统隔离测试模型 f i g2 2 - 3m o d e lf o rs y s t e mi , s o l a t i o nt e s t i p 是s o c 的基本特征之一，没有大量经验证的可复用i p ，s o c 就会失去魅力。 为了解决i p 核的测试访问、测试控制和观察机制等大量的测试问题，i e e e 测试技 术委员会建立了一个工作组( p 1 5 0 0 ) ，来开发一种能解决这些问题的标准结构。 目前p 1 5 0 0 可裁减结构任务组正在定义一种标准测试外壳以及测试外壳与测试访 闯枫靠4 之间接口的行为。这种测试外壳可以用在每个遵守p 1 5 0 0 标准的核上。采 用这一测试外壳的目的是通过在各种测试和诊断模式与正常功能模式之间切换， 以利于核的测试、互连测试和隔离测试。当前两种核测试结构( 无边界扫描的核 和带有边界扫描的核) 可能会被p 1 5 0 0 工作组讨论来作为核提供商的一种标准 9 1 。 复杂数字系统中另一个非常重要的部分是微处理器或者微控制器，其本身的 测试十分复杂。一般使用包括扫描、部分