（微电子学与固体电子学专业论文）面向应用优化的amba总线ip核设计.pdf

摘要 摘要 伴随着集成电路r ：艺的飞速发展，集成电路设计方法也面临着挑战。集成电路性能的 提升、规模的增人、复杂性的增强和开发周期的延欧，都给集成电路的设计带米了极人的 阂难。往这样的背景f ，片上系统( s y s t e m o n c h i p ，s 0 c ) 设计技术为我们开辟了新的道 路。觚设计技术的一个本质特征就是i p ( i n t e l l e c t u a lp r o p e r t y ) 的复用和集成。s o c 设 汁 术是建立在i p 基础上的一种殴计思想。如何便捷地集成i p ，同时将不同功能的i p 有 机地结合起来义成为一个非常重要的方面，这就是s o c 片上总线技术。 本文的研究日的就是设计一个总线i p 。为此我们首先分析了当前片上总线技术的发展 概况，同时选择了a 蹦公司开发的a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ) 总线架构作为本文实现的基础。随后我们介绍了a m b a 总线架构规范方面的一些知识，并在 对规范的充分认识的基础上进行总线i p 的开发。总线i p 的开发按照i p 开发的标准流程， 包含了设计和验证两个部分。为了不断提高该总线i p 的性能，我们还提出了一些诸如多层 总线架构、动态仲裁机制和低功耗优化等优化措施本文最后探讨了片上总线的发展趋势， 总结了本文的研究工作，提出以后的展望。 经过设计和验证，我们开发的a m b a 总线i p 核已经应用在一款s o c 芯片g ”f i e l d 当中未来经过不断地改进和优化，能够开发出一个符合i p 标准并具有高性能的通用总线 i p 关键词：系统芯片片上总线舳 i p 开发 奎塑叁兰篓! ：丝苎 a b s t r a c t w i t ht h er a p i dd e v e l o p m e n to ft h ei ct e c h n i q u e s ，t h ed e s i g nm e t h o do fi ci s f a c e dw i t hc h a l l e n g e t h ei m p r o v i n gp e r f o r m a n c e a u g m e n t i n gd i m e n s i o n ， i n c r e a s i n gc o m p l e x i t ya n de x t e n d i n gd e v e l o p i n g - p e r i o do ft h ei n t e g r a t e dc i r c u i ta l l b r i n gd i f f i c u l t yt ot h ed e s i g nm e t h o d i nt h i sb a c k g r o u n d ，s o c ( s y s t e m o n c h i p ) d e s i g nm e t h o d si n a u g u r a t ean e ww a y a ne s s e n t i a lc h a r a c t e ro fs o ci st h a tr e u s i n g a n di n t e g r a t i o no fi p ( i n t e l l e c t u a lp r o p e r t y ) ，t h es o cd e s i g nm e t h o di sa ni d e a b a s e do ni p h o wt oi n t e g r a t et h ei pc o n v e n i e n t l ya n do r g a n i c a l l yb e c o m e sa n i m p o r t a n ta s p e c t t h a ti s0 c b ( o n c h i p - b u s ) ， b ea i mo ft h er e s e a r c hw a st od e s i g nab u si p f i r s t l yw ea n a l y z e dt h e e v o l u t i o na b o u to c bc u r r e n t l y , a n dw es e l e c t e dt h ea m b af a d v a n c e d m i c r o c o n t r o t l e rb u sa r c h i t e c t u r e ) 鹬t h ef o u n d a t i o nf o r0 1 1 1 d e s i g n t h e nw e i n t r o d u c e ds o m ek n o w l e d g ea b o u ta m b as p e c i f i c a t i o n , a n dt h ee x p l o i t a t i o nw a s b a s e do nt h a t t h ee x p l o i t a t i o no fo u r 口a c c o r d i n gt ot h es t a n d a r df l o w , i n c l u d i n g d e s i g na n dt e s t f o ri m p r o v i n gt h ep e r f o r m a n c eo f t h eb u si p , w ea l s ob r i n gf o r w a r d s o m eo p t i m i z a t i o ns u c ha sm u l t i l a y e rb u sa r c h i t e c t u r e d y n a m i ca r b i t r a t i o ns c h e m e a n dl o w p o w e ro p t i m i z a t i f i n a l l yw ed i s c u s s e dt h ed i r e c t i o na b o u tt h eo c b g i v e s u m m a r i z a t i o na n de x p e c t a t i o n t h r o u g ho u rd e s i g na n dt e s t ，o u rb u si ph a sa l r e a d yb e e na d o p t e di nas o c c h i p g a r f i e l d w ec a r ld e v e l o pah i g h - p e r f o r m a n c eb u si pa n d m a k ei tb eh u eo fl p s t a n d a r db yk e e po p t i m i z i n g k e yw o r d s ： s o co c ba m b ai p 学位论文独创性声明 本人声明：所里交的学位论文是我个人在导师指导下进行的研究工作及取 得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文 中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学 或j 他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本 研究所做的任何贡献均己在论文中作了明确的说明并表示了谢意。 签名：量丝坠日期； 关于学位论文使用授权的说明 2 帕s 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交的 学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存 论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保 密论文外，允许论文被查询和借阅，可以公布( 包括刊登) 论文的全部或 部分内容论文的公布( 包括刊登) 授权东南大学研究生院办理。 签名：二逝导师签名：娠日期：! 赳 第一章绪论 1 1 论文的背景 第一章绪论 芯片敬计业正面临着一系列的挑战：系统芯片s o c ( s y s t e m o n c h i p ) 已经成为i c 业抖的焦点，芯片性能越来越强，规模越来越人，开发周期越来越长，设计质量越米越难 j i 拄制，芯片 垃计成本越来越趋丁高昂。随后出现的i p 复川技术被认为是晟有前途的方案 以解决当今芯片设计i ：业界所面临的难题。开发i p 核的一个重要目的就是为了利用i p 核 的重心性这就是i p 集成技术。 1 p 集成的关键在于建立正确、高效、灵活的片上总线结构，构造以功能组装为基础的 芯片开发模型片上总线技术是i p 集成的关键技术本身片上总线技术作为s o c 芯片内部 的连接桥梁，每个i p 核要集成到片上总线上均需要遵循片上总线规定的一定的接1 3 时序 不同的第二方开发者开发的i p 核如果没有一个统一的接口标准，那么这些i p 核的集成就 将变得1 # 常困难。如果我们确定出一个高效的，通用的标准片上总线架构，所有开发者开 发的1 p 核均遵守其统一的接口标准，这无疑就提高了这些i p 核的可集成度。因而确立这 么一个标准的片上总线架构就成为s o c 芯片设计的当务之急同时片上总线本身也需要做 成i p 核以便提高其可重用性。 当前s o c 业界的各个厂商都在争相制定自己的片上总线架构标准，希望自己的架构能 够成为业界标准。诺如a r m 公司开发的a 椰 总线架构标准，i 蹦开发的c o r e c o n n e c t 总线 架构标准，p a l m c i i i p 开发的c o r e f r a m e 总线架构标准等等。凭借a p a i 作为世界一流的i p 提供商a f b a 总线架构标准止逐渐成为业界设计s o c 广泛采用的片上总线架构，因而本文 选抒了 i b a 总线架构标准作为我们实现总线i p 核的基础理论，并在分析标准的基础上设 计总线i p 核，同时考虑i p 核的通用性，可移植性和正确性问题，最终形成总线i p 核。该 总线i p 核本身也戍州在一款叫做g a r f i e l d 的s o c 芯片当中基于其可重用性，在这款芯 片的后续设计当中也将采用该总线i p 核作为芯片的“桥梁”。 1 2 论文的主要工作 本课题的士要i ：作是确立埘b a 总线架构规范为实现总线i p 核的基础，在充分研究和 理解规范的基础上致计删b a 总线i p 核，同时提出该总线i p 核的验证平台并进行优化。具 体的研究i 作如f ： 首先确立a m 队总线架构规范为我们设计实现总线i p 核的基础。a m b a 总线架构规范是业 界个成熟的经过验i 止的片上总线架构规范，采用该架构有利于获得很好的稳定性： 填次红充分理解州b a 总线架构规范的基础上设计我们的_ l l b a 总线i p 核。该i p 核戍该 在实现总线控制的功能外具有可重用性如功能实现可定制、通用性好、可移植性好，测 试、综合等脚本可j j 丁不同的系统环境中等； 最后建立该总线i p 核验证平台，并在结合实际情况f 进行优化通过一定手段的优化使 该i p 核成为真止实际可h j 的可重用i p 核 东南大学硕l ：论文 l 。3 论文的结构 本课题的研究重点是实现u i b a 总线i p 核。本章论述了课题的简要情况，概要介绍了 课题的实现背景。住第一二章中。首先介纠了片上系统，进而提到了片上系统内部互连技术， 介耋f 了目前片上总线技术的特点，比较了当前几种主要的片上总线系统架构并确定了栅卧 总线架构为我们实现总线i p 核的基础，晟后还提到了i p 核的设计特征。第三章介绍了a m b a 总线架构规范介 “了a m b a 总线架构中各个设备的接口界面以及高速总线和低速总线的传 输时序。第四章就重点介绍了a m b a 总线i p 核的实现，分模块详细介绍了总线i p 核的各个 功能模块，给出了结构框图核详细描述。第五章介绍了我们建立的a m b a 总线i p 核的验证 平台，并结合实际提山了优化手段，为该i p 核的完善提出了方法。最后的第六章进行了总 结和展望分析了本课题的不足之处并提出相应的改进意见，总结出未来片上总线技术的 发展趋辨，拟定将来研究的重点。 2 第一二章片l ：系统总线概述 第二章片上系统总线概述 本章简要介辫 集成电路发展的全新热门领域片上系统，同时针对片上系统提出片 上系绒总线概念。由丁论文的最终目的是要形成一个可复瑚的l p 核，所以本章最后一- 肖详 细描述了i p 核的设计问题。本章的介绍主要是为论文一i ：作提出设计背景，指出片上总线的 应领域。 2 1 片上系统 小个世纪以来，微电子技术一直沿着众所周知的摩尔定律轨道发展，即每三年左右特 征线宽缩小约3 0 而芯片的集成度翻两番。可想而知，随着集成电路的集成度越来越高 单个芯片的规模变得越来越大，设计复杂程度也越来越高。伴随着的是芯片的性能价格比 的人幅度提升，从而促使以芯片为基础的电子信息系统不断地更新换代。推动我们的社会 进入了信息化时代当前，犬生产的微电子芯片的特征线宽已达到0 1 8 0 1 5 p m ，即1 8 0 1 5 0 h m 。按照美国半导体工业协会( s i a ) 的半导体发展路标( r o a d m a p ) 预期，到2 0 1 4 年，特 征线宽将缩小到3 5 r i m 。微电子加工工艺的发展是推动微电子产业发展的一个方面，两另一 个方面设计技术的不断创新也是一个重要的推动力量。在2 0 世纪8 0 年代提出的专用集成 电路概念( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ) 使集成电路设计的发展发生了一 次重耍的变革沿着这一方向，在9 0 年代提出了片上系统或系统芯片( s y s t e mo nc h i p - s o c ) 概念：把一个完整的信息处理系统或其子系统集成于一个硅芯片上s o c 的出现使 得集成电路产业由原来的集成电路发展到更高一级的集成系统。伴随着集成电路工艺技术 的不断发展，片上系统得到了飞速的发展，相应的研究与开发也成为集成电路产业今后若 干年的土要研究发展方向之一。 片上系统同原来的集成电路在设计理念上发生了很大的变化。它是从整个系统的角度 出发把处理机制、模型算法、软件( 特别是芯片上的操作系统嵌入式操作系统) 、芯 片结构、各层次电路直至器件的设计紧密结合起来在单个( 或少数几个) 芯片上完成整 个系统的功能。片上系统的设计需要多方面的设计技术的支撑。其中主要的三个方面为： 【l 】软，硬件的协同设计技术。硬件和软件的协作设计是更有效地提高系统各方面性 能的有效手段。由下当今的s o c 系统一般都比较复杂，并且最后利用s 0 c 芯片形成电子信 息系统也需要软件的全面支持，当今s o c 设计的重要特点之一就是硬件和软件的更加紧密 结合。 2 1i f ( i n t e l l e c t u a lp r o p e r t y 知识产权模块) 核的复用技术。在集成电路的设计 硐研制巾，i p 或s i p ( s i l i c o ni n t e l l e c t u a lp r o p e r t y 硅知识产权模块) 概念已经出现 丫很比时问，麻该说标准单元库( s t a n d a r dc e l1l i b r a r y ) 就是i p 的一种形式。如今的i p 已远不是这个水平，已经成为i c 设计的一项独立技术成为实现s o c 设计的主要途径，成 为a s i c 改计方法学中的学科分支。i p 核的设计有三个层次：1 软核( s o f tc o r e ) ：软i p 核设计投入最少只完成r t l 级的行为设计，以h d l 语言描述文本的形式提交使用，这个 h d l 描述一定经过仿真验证，使用者可以用它综合出正确的门级网表。它的好处是便携也 不受实现条件限制但增加了引用的风险：2 固核( f i r mc o r e ) ：逻辑连线电路图。介于软 核，f i i 硬核- 二者之间。它的设计层次更深，已完成了门级综合、时序仿真等设计步骤，以门 级网表的形式提交使蜊：3 硬核( h a r dc o r e ) ：设计已经到版图级，并通过了生产验证，难 3 东南大学硕士论文 以修改但使川最方便。 【3 】模块界面问的综合分析技术，这主要包括i p 模块问的胶联逻辑技术( g l u el o g i c t e c h n o l o g i e s ) 和i p 模块综台分析及其实现技术等。 2 2 片上系统的内部互连 上一1 ，介 f r 片上系统的概念，作为片上系统的重要特征是包含有多个功能模块。片 上系统并不是将这些功能组成模块简单地通过微电子集成工艺直接集成在一起，各个功能 子模块之间必须有机地联系在一起，他们之间能够交换数据，并且能够避免发生错误，这 样才能作为一个绍体l ：作。所有这些需要一个具有交换数据功能的单元来实现这就是我 j 所说的片上系统内部互连实现。 2 2 1 片上系统内部互连技术 前面我们说了片上系统可以将包含有多个功能模块的一个完整系统集成在一个芯片 e 。许多以往通过p c b 板级总线相连的外设现在都集成在芯片的内部，这些功能模块在系 统芯片内部的互连也就成为s o c 设计一个非常重要的方面。继续采用板级总线的设计模式 已经不能够满足片上系统集成的需要，片上系统互连技术需要满足片上系统自身i p 核集成 的特妹需要，既要有强人的互连能力同时也要有一定的通用性，满足各种片上系统的不 同需求。当前片上系统的内部互连技术呈现多样化的发展。一是目前应用广泛且技术已经 成熬的片上总线架构研究，开发出了多种片上系统内部总线架构，诸如a r m 公司的a m b a 总线架构、i b m 公司的c o r e c o n n e c t 总线架构、p a l m c h i p 公司的c o r e f r a m e 总线架构等等； 而另一个发展方向则是片上网络( n e t w o r ko nc h i p ) ，即希望在单个的系统芯片上实现称 之为微网络( m i c r o n e t w o r k ) 的架构，诸如s o n i c s 公司的s i l i c o n b a c k p l a n e 微网络架构。 片上系统的内部互连虽然实现方式可能有不周，但现在一个共同的目标就是促进i p 集成接 口的标准化。实现i n 集成接口的标准化将大大提高i p 核的通用性。所有i p 核接口设计均 遵循片上系统内部互连标准，即使是由第三方提供的i p 核也非常容易集成到任意一个片上 系统中，真正实现i p 核“即插即用”的目标 2 2 2 当前主要的片上总线架构 我们前面提剑过为了便_ 丁i p 集成，必须有标准化的片上总线架构。为了实现这一标 准化业界许多厂商都提出了自己的片上总线架构，主要有以下几种： ( i ) a m b a 总线架构：a l i 队总线架构是本文提得最多的一个片上总线架构。a m b a 即指a d v a n c e d m i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ，是由a r m 公司开发研制的总线架构。a m b a 总线协议 规范是对外公开的，可以从网上获得。基于a r m 公司在业界的影响和a m b a 总线架构在业界 s o c 系统产品特剐是基于a r m 处理器内核的系统芯片的大量实际应用，使得a m b a 总线架构 逐渐成为s o c 系统设计业界采用的主要片上总线架构。 ( 2 ) a v a l o n 总线架构：a v a l o n 总线架构是由a l t e r a 公司开发的片上总线架构。值得一提的 4 第二章片e 系统总线概连 灶。a l t e r a 公司的强项是可编辟芯片f p g a ，田而a v a l o n 总线架构特踟指出是针对片上可 编榉芯片的( s y s t e m o d ap r o g r a m m a b l ec h i p s o p c ) 。 ( 3 ) c o r e c o n n e c t 总线架构：c o r e c o n n e c t 是由l 嘲开发的片上总线槊构。该总线架构定义了 一：类总线：p l b ( p r o c e s s o rl o c a lb u s ) 、o p b ( 0 n c h i pp e r i 口h e r a lb u s ) 和d c r ( d e v i c e c o n tr o lr e g i s t e r ) 总线。p l b 总线一般连接i 囟i 带宽、高速度的i p 设备，类似3 - 埘b 总 线架构当中的a h b 总线；而o c b 总线则连接低带宽的i p 设备，类似于柚队总线架构中鸭 a p b 总线。p l b 和o p b 总线都拥有臼己的仲裁模块。p l b 支持四级深度读流水线，两级深度 。q 流水线，同a m b a 一样也支持成组传输，分离传输同样采用了分离的读写总线。 ( o c o r e f r a m e 总线架构：c o r e f r a m e 是由p a l m c h l p 公司开发片上总线架构，它采甩了点对 点的信号连接技术其显著特点是i 0 数据线与存储器数据线分开在c o r e f r a m e 总线架 构中也定义了两类总线：y l b u s 和p a l 船u s 。同样采用了两级总线技术，其中m b u s 作为高速 总线连接，带宽和速度较高的i p 设备。从而实现高性能：而p a l m b u s 贝i j 作为速度较低的外臣 设备连接总线，成为c p u 和外围设备通信的桥梁。 ( 5 ) i p b u s 总线架构：i p b u s 郾i d tp e r i p h e r a lb u s 是由i n t e g r a t e dd e v i c et e c h n o l o s y 公司开发的片上总线架构该总线架构没有采用二级总线架构本身 p b u s 总线是个同 步的高速总线( 1 0 0 ) l t i t z ) 。同样具有流水线操作机制支持成组传输。并且如果作为i p b u s 总线设备的话其接口也比较简单，作为系统芯片将节省更多的面积和功耗。 c 6 ) s i 】i c o n b a c k p l a n e 总线架构：s i l i c o n b a c k p l a n e 是由s o n i c s 公司设计的片上总线系绕 架构其显并的特点是i p 核的接口与系统分离和独特的仲裁机铡。该总线架构的i p 核之 问的通信采h j 了点对点的o c p 协议( o p e nc o r ep r o t o c 0 1 ) ( e p 协议郾支持高速的、低延 迟的i p 设备。同时也支持低速的、简单界面的i p 外围设备 d w l s h b o n e 总线架构：w i s i i b o n e 总线架构是由s i l i c o r e 公司提出的片上总线榘构 w i s h b o n e 定义的i p 核之间的通信也采用主从方式同时采用了点对点的协议通信方式。 _ i s h b 渊e 规范也同删略a 规范类似，定义了i p 核之问通信的标准接口信号及操作时序。 除了上面提剑的几种总线架构，还有其他一些总线架构也被提出来了，诸如；f i s p b u s 总线架构、i pi n t e r f a c e 总线架构、m a r b l e 总线架构、p i - b u s 总线架构等等。总锝来说， 当前在业界范丽内，已经由许多s o c 设计厂商提出了自己的总线架构，并希望他们成为规 范。但是就目前的情况来说，t d i b a 总线规范凭借其开发者a 贼的影响力和其自身的优势成 为片上总线架构的主流，闪而在本文中我们也选择了a 船a 总线架构作为我们设计的总线 1 p 核的理论基础。在第二章将详细地介绷 l i 酞总线架构规范。 2 3i p 的设计特征 i p 作为s o c 设计的核心其本质特征是可重用性。i p 开发的流程主要包括了两条主 线：i p 设计和i p 验证。i p 设计流程一般可划分为确定规格和模块划分、子模块的定义和 设计、顶层模块的瑷计、产品化等四个阶段。i p 验证流程包括了建立参照模型、建立测试 平台和准备验证_ l f j 例、同! f = 1 测试，形式验证，各个流程筒要说明如下： ( 1 ) 确定规格和模块划分：i p 的规格确定包含了以下内容：概述、功能需求，性能需求、物 理需求、详细的结构模块框l 玺l 、对外系统接口的详细定义，可配置功能详细描述、需要支 持的制造测试方法、需要支持的验证策略筲。划分模块则是指在给出详细的i p 结构模块框 嘲的同耐需要对每个子模块给出一个详细的功能描述，f = 给出每个子模块的设计文档， 明确子摸块之间的接口时序要求。i p 的规格和模块划分一经确定，整个i p 的最士要的特 东南人学坝i ：论史 征也就被确定r 来，冈而确定规格和划分模块是关键的一步。 ( 2 ) 千模块定义和设计：设计者对所有子模块的规格进行讨论和审查，检查子模块之间的时 j f 接u 和功能接口的一致性，并最终给出每拿子模块的详细设计方案。编程人员将按照设 计者给出的详细改计文档开始编写r t l 代码、编写时间约束文件、综合批处理文件、子模 块验i 止平台和其他测试需要的文件( 例如编程接口、软硬件代码协调测试等等) 。代码编写 完成后还有经过代码规范检奄测试覆盖率检查、功能覆盖率检查、性能分析、功耗分析 等验收步骤后，这个子模块便可以最终确定下来，以便同其他子模块一起集成。 ( 3 ) 段培模块改计：顶层模块包含了前面设计的所有子模块，将他们有机地集成起来形成l p 顶层模块，并对其进行综合处理和功能验证。综合处理包括编写相应的综合批处理文件， 舀：不m 的i 艺库上进行综合，并且增加片i ：测试方面的模块，进行最终的性能分析和功耗 分析。同时对顶层t p 模块必须加强验证步骤，利用测试平台( t e s t b e n c h ) 进行仿真测试， 针对i p 模块的可配置选项进行多种情况卜的回归测试，检验测试向量的覆盏率等等。 ( 4 ) i p 最终的产鼎化：i p 最终要形成产品。还必须经过一些后续的打包步骤，首先必须提供 i p 殴计平验证用的测试平台( t e s t b e n c h ) 。必须能够在几个主流的仿真器上实现仿真过程， 在不同的1 ：艺库上做综合，之后做门级仿真。门级网表和r t l 级代码必须利用形式验证保 i 正一致性，如果是硬i p 的开发，还需要在顶层模块( 软i p ) 的基础上进行布局布线。版 i 璺i 提取。时序分析和形式验证，集成剑试用该i p 的原型芯片内进行试制投片，并在演示板 上得到验证另外值得强调的一点是，i p 本身作为产品，其丰富的支持文档是必不可少的。 作为i p 产品的开发者，值得注意的一点是i p 产品相应的文档的编写和完善。 ( 5 ) 建立参照模型：这里的参照模型主要用于对系统功能进行验证以及和r t l 模型的对照验 证。该模型可用s y s t e m c s p e c m a ne v e r a v e r i l o g v 观等语言来构造 ( 6 ) 建立测试平台：不管是子模块还是顶层模块，整个i p 在设计过程中测试问题都是非常重 要的一个方面。不仅有针对各个子模块的测试平台。同时也有针对整个i p 的测试平台测 试平台同时也要支持多个仿真环境下的测试的延续性和一致性，保证在各个阶段i p 的全面 测试。 7 网门测试：同归测试要解决的问题是设计在修改一个错误的同时。却引入了另外一个错 误。闸门测试保证在修改一个错误或加入一个新功能时，已经验证过的基本功能仍然正确。 验证i ：j f ! f ! 师麻该注意在验证过程中找到一个错误或加入一个新的功能时，要把它们对应 的测试向颦及时加入到回归测试集中。 ( 8 ) 形式验证：形式验证是一种系统级的验证手段，不需要测试向量，而是根据“静态”地 通过判断两个设计是否等价来确认它们的功能是否一致，因此，形式验证必须事先有一个 参照设计。前面第五条提到的参照模型就是用来做参照设计的。形式验证还经常用来判断 一个设计更改后和更改前实现的功能是否一致，确认综合后、插入扫描链后、版图提取后 网表蒂l 原来的r t l 级源代码在功能实现上是否一致。因而形式验证是i p 验证流程中一个非 常重要的验证手段。 总之，简单来说，可重用的设计一定就是良好的设计。i p 在整个设计过程中必须遵照 定的规范雨i 流程，在每一个步骤都需要有强有力的保证手段。i p 设计者应该有一个自己 的稳定的扦发平台和设计流程以便深入研究某些i p ，使其性能发挥至最佳。 一6 - 第三章 m b a 总线架构规范 第三章m t b a 总线架构规范 本章具体介害f a m b a ( a d v a n c e dm i c r o c o n t r 0 1 1 e rb u sa r c h i t e c t u r e ) 总线架构规范 描述a m b a 总线攻备的接口以及具体操作和时序为下一章的具体实现提供依据。 3 ia w b a 总线规范概述 a m b a 规范定义了一个片上系统内部的通信标准，咀便设计出高性能的嵌入式微处理 器。a m b a 总线规范定义了三类不同的总线： a d v a n c e dh i g h p e r f o r m a n c eb u s ( a i i b ) a m b a 规范定义的a h b 总线是一个高性能高时钟频率的系统模块。a h b 作为高性能系 统的中枢总线，它支持处理器、片上系统以及片外存储界面与低功耗外设的有效连接。同 时a h b 的设计使得使j i 系统集成和自动测试技术的设计流程更加的方便和有效。 a d v a n c e ds y s t e mb u s ( a s b ) a m b a 规范的a s b 是一个高性能的系统模块。在不要求具备a i i b 的高性能的系统中，a s b 是系统总线的另外一个选择。 s b 同样支持处理器、片上存储以及片外存储界面与低功耗 外蹬的有效连接。 a d v a n c e dp e r i p h e r a lb u s ( a p b ) a m b a 规范的a p b 总线是为低功耗的外围设备而设计的。 蛐a 的a p b 为支持外围设备 而进行了降低功耗以及界面复杂性的优化设计，并且a p b 通过连接桥可以与任何版本的系 统总线连接 同时龟a m b a 规范中还包含了测试方法，该测试方法为各个模块的测试和错误分析提供 了基础设施。 一个由a w b a 构成的片上系统通常可以归纳为以下几个部分： 总线主设备：任f d 一个功能i p 核均可以成为a i i b a 总线架构中的主设备。只要其提供a w b a 高述总线所需要的土设备界面： 总线从砹备：相应的总线也存在从设备任何一个功能i p 核也可以成为a i w b a 总线架构 中的从殴备，同样的i p 核也需提供棚b a 总线架构( 包括高速总线帅、a s b ，低速外设总 线a p b ) 所需的从设备界面； 总线且迮模块：这是荨璺 个a m b a 总线架构的核心部分它负责完成数据、地址和控制信号 的选择传输以及十i 裁土设备分时i l l 有总线的任务。a i ( b a 总线架构采用了非常灵活的两级总 线架构有适应高带宽的设备的高速总线? j i b 、a s b ，也有适应低带宽、低功耗的外设总线 a i b ，高述总线与低速总线之问的互连依鞋连接桥模块。 这样的划分可以埘f 图表示： ， 东南大学硕士论文 3 2a i i b 总线主设备 豳3 - l 总线结构示意图 a m b a 总线架构中只有高速总线椰允许总线主设备的存在，主设备可以主动向从设 备发起传输。一般情况_ 卜总线主设备同时也是从设备。需要通过从设备接口对其进行一定 的配置配置完成后该主设备就可以不需要额外于涉地完成规定的传输工作。任何一个i p 核如果想方便地集成剑以a m b a 总线架构为基础的系统中成为主设备，它就必须满足一定的 t 改各界面如r 幽所示： - 8 第三章a m b a 总线架构规范 毫e s e i c 1 0 c i a h b m a s t e r a f b t e r t r a n s f e rt y p e a d d r e s s a n d c o n b - o l 图3 _ 2a h bm a s t e r 界面图 高速总线t 设备的接口信号描述如。f ： h c l k ：高速总线时钟； 一h r e s e t n ：全局复伉信号； m h b u s r e q x ：主设蠡申请t 有总线信号：该信号表示主设备需要向总线仲裁器申请占有总 线进行传输。必须符合一定时序要求： h l 0 c l 【x ：土设备申请锁总线信号：该信号表示主设备需要向总线仲裁起申请进行锁总线 传输，直剑该信号降低总线仲裁器才会切换主设备总线占有权； h g r a n t x ：总线仲裁通知主设备其可以占据总线的信号 总线仲裁通过置该信号为高表 示该主设备可以在此期间占据总线进行传输； 一 i 加r 3 1 ：o 】：主设备发送的地址总线信号； b h 粕a t a 3 1 ：o 】：主设备发送的写数据总线信号； b h r d a t a e 3 1 ：0 】：主设备接收的读数据总线信号； i i h 胍i t e ：主设备发送的崩以表示传输读写类型的信号；h w r i t e 为高电平时表示为写传输， 为低电平时表示为读传输： h t r n s 1 ：o 】：士醴备发送的蹦以表示传输类型的信号：它有如下的含义： 卜h t r a n s 1 ：0 】：o o ：表示当前进行i d l e 传输肖前主设备虽然拥有总线占有权， i - h t r a n s 1 ：0 1 = o f ： 卜h t r a n s i ：o 】= l o ： 卜h t r a n s 1 ：0 】= 1 1 但其并不希望完成有效的数据传输：此时主设备访问的对应的 从设备必须给出一个没有插入等待状态的回应信号，并且忽略 该次访问： 表示当前进行础s y 传输。在成组传输的过程中，主设备如果 认为无法立即完成某个传输，可以在中间插入b u s y 传输，用以 延迟某个传输。b u s y 传输会影响其下一个传输，同时对应的从 设备必须给出同i d l e 传输相同的回应策略； 表示当前进行n 0 吣e q 哪i a l 传输。该种传输状态表示一个成 组传输的首个传输或者是一个单个传输，该种传输对应的地址 和控制信号和前一个传输没有关联； 表示当前进行s e q u f 岍i a l 传输。表示当前的传输正处于成组 传输的中间或末尾状态。传输对应的地址和控制信号和前一个 传输有关联，需符合一定的递增方式： 9 - 、，0k，jj 惴黧，e 东南大学碗二 论文 一h b u r s t 2 ：o ：e 设备发送的朋丁表示成纽传输人小的信号；它有如卜含义： - i i b u r s r 2 ：o = 0 0 0 ：表示当前进行的是单个传输，我们通常将单个传输看成是一拍 的成组传输： 卜i i b b r s t 2 ：0 3 = 0 0 1 ：表示当前进行的是朱定义长度的成组传输。对丁此种传输总线 仲裁是无法预测传输何时完成，必须由主设备独立进行控制： h b u r s t 2 ：0 = 0 1 0 ：表示当前进行的是4 拍的环绕成鲴传输： | l 队盼r 【2 ：o = 0 1 1 ：表示当前进行的是4 拍的递增成组传输： t t b e r s t 【2 ：0 = 1 0 0 ：表示当前进行的是8 拍的环绕成组传输： - h b e r s t 2 ：o = i 0 1 ：表示当前进行的是8 拍的递增成组传输： i i b u r s t 2 - o = 1 1 0 ：表示当前进行的是1 6 拍的环绕成组传输； h b u r s t 2 ：0 = 1 1 1 ：表示当前进行的是1 6 拍的递增成组传输： h p r o r r 3 ：o ：主设备发送的保护控制信号：表示当前操作为：访问操作码访问数据、 特权模式用户模式等：该信号为需要实现某种层次保护的模块提供了附加的总线访问信 息，含义如f ： h p r o t 3 h p r o t 2 h p r c r r 1 】 h p r o t o 功能 0 访问操作码 l 访问数据 0 用户模式 1特权模式 o 不可缓冲 l可缓冲 0 不可缓存 1可缓存 不是所有的总线土设备都可以提供精确的保护信息因此除非严格要求，否则推荐从设备 不使h h p r o t 信号； h s l z e 2 ：o 】：主设备发送的传输数据大小信号；指示当时传输的有效数据大小，有如下 儿种含义： t - h s i z e 2 ：o = 0 0 0 ：表示当前有效数据宽度为8 位比特( 字节) ； ，b s i z e 2 ：o = 0 0 1 ：表示当前有效数据宽度为1 6 位比特( 半字) ； h s i z e 2 ：0 ：0 1 0 ：表示当前有效数据宽度为3 2 位比特( 字) ； 卜h s i z e 2 ：o = 0 1 i ：表示当前有效数据宽度为6 4 位比特( 双字) ； i i s i z e 2 ：o = 1 0 0 ：表示当前有效数据宽度为1 2 8 位比特； 卜h s i z e 2 ：o = 1 0 1 ：表示当前有效数据宽度为2 5 6 位比特： 卜h s i z e 【2 ：0 = 1 1 0 ：表示当前有效数据宽度为5 1 2 位比特； w , - h s i z e 2 ：0 = 1 1 1 ：表示当前有效数据宽度为1 0 2 4 位比特： m h r e a d y ：从设备响麻准备信号；主设备接收该信号，并依据该信号确认当前传输是否完 成，为高时表示传输完成，为低时表示传输朱完成； i h r e s p 1 ：o ：从设备响应类型信号；用以指示从设备对主设备传输的响应类型，它可以 仃如f 含义： h r e s p 1 ：o ：0 0 ：表示o k a y 响应：当f i r e a d y 为高时，指示本次传输已经成功完 成； i b , h r e s p 1 ：o = 0 1 ；表示e r r o r 响应；该响应指示在传输过程中发生了错误，并且 该响应需要一个两时钟周期的响应策略； h r e s p 1 ：o ：1 0 ： 表示r e t r y 响麻；指示传输不能够被立即完成，需要主设备重 新尝试中请总线进行新的传输；r e t r y 响应也需要一个两时钟周 1 0 第三章a m b a 总线架构规范 期的响麻策略； - h r e s p 【l ：o ：l l ：表示s p l i t 响应；该响应同样指示传输未能完成，需要主设备 重新申请总线进行剩余的传输：此时从设备会主动通知总线仲 。 裁相麻的主设备需要重新r 1 1 有总线以完成传输；s p l i t 响意也 需要两时钟周期的响应； 3 3a 衄总线从设备 高速总线a t i b 上也有用以响应主设备传输请求的从设备。从设备本身不能主动申请总 线传输，一般情况下从设备接收主设备发来的传输请求，并按照一定的要求给出成功、错 误或等待的响戍信号。在分离( s p l i t ) 传输过程当中，从设备可以主动地通知总线仲裁某 一个土设备需要占据总线进行传输从设备也需要遵循一定的操作界面，如下图所示： d 哪e a n d c o n t r o i d a 协 r e s 越 c 鳅 lh 加d r l 3 1 ：。| ) m 恻t et h t f t a n s l l ：们 黼 h s i z e l 2 o l s 妇e h b u r s t l 2 ：0 1 i 洲m 州引：吵 慨s 盯ny 二 h c l k h m a s t e 褂3 ：们一 s p l i t + ：a l b + e 州m s t l o c k s l a v e 图3 - 3a h bs l a v e 界面图 t r 柏s f e r r e s p o n s e 高速总线从设备的接口信号描述如下： h c l k ：高速总线时钟： m h r e s e t n ：全局复传信号： 一h _ d d r 3 1 ：o 】：从设备接收的地址总线信号： h 邪 t a 3 l ：o 】：从殴备接收的写数据总线信号： 一f c d a t a 6 s l ：o ：从殴备响应的读数据总线信号； m h s e l x ：从设备选择信号：当从设备接收到该信号为高时表示当前的传输针对该从设备， 高婴该从设备做出止确的响应； i w r i t e ：士设备发送的h j 以表示传输读写类型的信号；i i w r i t e 为离电平时表示为写传输， 为低电平时表示为读传输： h t p , , ” q s i