（检测技术与自动化装置专业论文）基于fpga的sdi接口的研究与开发.pdf

摘要 串行数字接口s d i 是目前使用最广泛的数字视频接口。它是遵循s m p t e 一2 5 9 m 和 e b u t e c h 3 2 6 7 标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为 标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵 和数字光端机等场合。 以往的s d i 接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文 在研究串行数字接口工作原理的基础上，提出了一种基于f p g a 的标清串行数字接口 ( s d s d l ) 的设计方案，并使用s o p cb u i l d e r 构成一个n i o si i 处理器系统，将s d i 接 口以i p 核形式嵌入到f p g a 内部，从而提高系统的集成度，使之具有视频数据处理速 度快、实时性强、性价比高的特点。具体研究内容包括： 1 在分析s d i 接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入 式系统设计方法，完成了s d i 接口卡的f p g a 芯片内部配置以及驱动电路、均衡电路、 电源电路等硬件电路设计。 2 采用软逻辑方法实现s d i 接口的传输功能，进行了具体的模块化设计与仿真。 3 引入n i o si i 嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程 序。 该传输系统以a l t e r a 公司的c y c l o n ei ie p 2 c 3 5 f 6 7 2 c 8 为核心芯片，通过发送和接 收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以s d i 接口为数 据源的视频信号传输系统的整体模式和框架。 关键词：串行数字接口，f p g a ，s d i ，n i o si i ，视频数据 a b s t r a c t s d i ( s e r i a ld i g i t a li n t e r f a c e ) i st h em o s tp o p u l a rd i g i t a lv i d e oi n t e r f a c ea t p r e s e n t t h ei n t e r f a c e w h i c hi sd e f i n e db ys o c i e t yo fm o t i o np i c t u r ea n dt e l e v i s i o n e n g i n e e r s 2 5 9 ma n de u r o p e a nb r o a d c a s tu n i o n t e c h 3 2 6 7 h a sb e e na d o p t e da sa s t a n d a r dv i d e oi n t e r f a c eb yn u m e r o u sm a n u f a c t u r e r so fv i d e of a c i l i t yi nt h ew o r l d i t i sm o s t l yu s e di nn o n l i n e a re d i ts y s t e m ，v i d e os e r v e r , d u m m ys t u d i o ，d i g i t a ls w i t c h i n g m a t r i xa n dp l e s i o c h r o n o u sd i g i t a lh i e r a r c h ya n ds oo n o nt h eb a s eo fs t u d y i n gt h ep r i n c i p l eo fs d i t h i sa r t i c l ep r o p o s e sas o l u t i o nt oa s t a n d a r dd e f i n i t i o ns e r i a id i g i t a li n t e r f a c eb a s e do nf p g aa i m i n ga tt h e d i s a d v a n t a g e so ff o r m e rr e a l i z i n gm e t h o d so fs d i m o r e o v e r , an i p si ip r o c e s s o r s y s t e mi ss e tu pb ys o p cb u i l d e rt oe m b e dt h ei n p u to ro u t p u ti n t e r f a c ei nt h ef o r m o fi pc o r ei no r d e rt oi m p r o v et h es y s t e mi n t e g r a t i o nl e v e l t h i si n t e r f a c eh a s a d v a n t a g e so fh i g hv i d e od a t ap r o c e s s i n gs p e e d ，b e t t e rr e a lt i m ec h a r a c t e ra n dh i g h p e r f o r m a n c e p r i c er a t i o t h em a i nr e s e a r c hw o r ki sa sf o l l o w s ： 1 o nt h eb a s eo fa n a l y z i n gt h eh a r d w a r ec o n f i g u r a t i o no fs d ia n di t sr e a l i z i n g p r i n c i p l e ，p r e s e n ta ne m b e d d e ds y s t e md e s i g nm e t h o do fs d i ，a n da c c o m p l i s ht h e f p g a p r o g r a m m i n ga n dh a r d w a r ed e s i g no fd r i v e r s ，e q u a l i z e ra n dp o w e rs u p p l y 2 a d o p ts o f tl o g i ct oi m p l e m e n ts d it r a n s c e i v e rf u n c t i o n s ，p r o g r a ma n d s i m u l a t ef o re a c hf u n c t i o nm o d u l e 3 i n t r o d u c en i p si ie m b e d d e ds o f tc o r ep r o c e s s o rt op r o c e s sr e c e i v e dv i d e od a t a , d e s i g nt h ev i d e od a t ac o l l e c t i n gp r o g r a m t h i st r a n s m i t t i n gs y s t e mt a k ec y c l o n ei ie p 2 c 3 5 f 6 7 2 c 8o fa l t e r ac o m p a n ya sk e y c h i p ，i tc a nt r a n s m i ts t a n d a r dd e f i n i t i o nv i d e od a t ab yt h et r a n s m i t t e ra n dr e c e i v e r s w o r k ，p r i m a r ye s t a b l i s ht h ew h o l em o d eo ft h i sd i g i t a lv i d e os i g n a lt r a n s m i s s i o n s y s t e mw h i c ht a k e ss d ia sd a t as o u r c e k e yw o r d s ：s e r i a ld i g i t a li n t e r f a c e ，f p g a ，s d i ，n i o si i ，v i d e od a t a 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取 得的研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得 墨盗墨墨太堂或 其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研 究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。 学位论文作者签名：劢1 中钞签字日期：功牌少月7 日 学位论文版权使用授权书 本学位论文作者完全了解 叁盗墨墨盘堂有关保留、使用学位论文 的规定。特授权墨盗堡墨盘堂 可以将学位论文的全部或部分内容编入 有关数据库进行检索，并采用影印、缩印或扫描等复制手段保存、汇编， 以供查阅和借阅。同意学校向国家有关部门或机构送交论文的复本和电子 文件。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：榜咕炒导师签名：冽刍叶 签字日期：修辟 月 日签字日期：赭硼a 日 第一章绪论 1 1 开发背景与选题意义 第一章绪论 s d i ( s e r i a ld i g i t a li n t e r f a c e ，串行数字接口) 已经被世界上众多数字视频设 备生产厂家普遍采纳并作为标准视频接口。s d i 是遵循s m p t e 2 5 9 ( s o c i e t yo f m o t i o np i c t u r ea n dt e l e v i s i o ne n g i n e e r s ，电影与电视工程师协会) 标准制定的， 它传送4 ：2 ：2 串行不压缩数字分量信号，传输速率高达到2 7 0 m b p s ，1 0 b i t 量 化，也支持8 - b i t 或9 b i t 视频信号，可内嵌4 - - 8 路数字音频信号，用单根同轴 电缆传输，最大传输距离为3 0 0m 。通过s d i 接口可以实现系统间的高速互连【1 j 。 由于各种编码输出的流信号都可转换成同一规格的s d i 格式，因此，s d i 接口的出现确保了在4 ：2 ：2 数字演播室环境下各数字设备之间有效简单地连 成一个系统。其次，s d i 可以直接将数字视频信号接入系统，保证视、音频同步 的同时，还允许不同取样频率的数字音频嵌入，从而利用数字化的手段对信号进 行控制、传输和处理。大大简化了内部不同格式数据之间的转换，避免了因此带 来的图像质量损失。 现在的产品通常都是用a s s p ( a p p l i c a t i o ns p e c i f i cs t a n d a r dp r o d u c t ，专用标 准产品) 来实现s d i 接口，需要的l e 数量很大，成本也比较高，对于不同标准 的s d i 接口的支持极为不便。鉴于以上考虑，本设计采用f p g a 来实现s d i 接 口，以降低成本，使之具有更高的灵活性，便于扩展。相比来说，采用f p g a 来 实现，一个十位的s d s d i 全双工a l t e r af p g a 中只需要有4 0 0 个l e ，每个端口 成本低于a s s p 每端口成本。采用f p g a 解决方案可以集成一些功能，因此进一 步降低了开发成本，节省了电路板空间，降低了系统复杂性。f p g a 所具有的灵 活性使开发人员能够定制实现设计每一单元之间的接口，在最短的时问内加入各 种功能，突出设计质量。设计人员还可以得到与单个可编程器件相同的s d i 端 口数，无需像采用a s s p 那样必须使用多个分立器件。本设计还利用了a l t e r a 公 司的软核处理器n i o s l i 进行视频采集和处理，不仅可以很好的实现视频图像信号 的实时处理，还可以减小系统体积，大大提高了系统性能和灵活性。随着f p g a 越来越广泛的应用，这种低成本高性能的设计具有极其重要的现实意义1 2 j 。 1 2s d i 接口现状与发展 1 2 1s d i 接口发展历史 s d i 已有十多年的历史，是目f j ，j 使用最为广泛的数字视频接口。s d i 最先出 现用于视频制作领域，针对演播室环境下，提出用瞥根同轴f n 缆术传输未经压缩 第一章绪论 的数字视音频信号的方法。串行接口特别强调高速度，适应多媒体化，即插即用 的优点，可串联多达1 2 7 个外围设备。它是由s m p t e ( s m p t e 2 5 9 m ，电影与电 视工程师协会) 和e b u ( t e c h 3 2 6 7 ) 所定义，标准包括了含数字音频在内的数 字复合和数字分量信号。在s m p t e 2 5 9 m 中规定了a 、b 、c 、d4 种标准，传 输速率分别是1 4 3 m b i t s 、1 7 7 m b i t s 、2 7 0 m b i t s 、3 6 0 m b i t s ，其中最常见的 是标准c ，它规定以2 7 0m b i t s 的速度传送4 ：2 ：2 的y c r c b 信号【3 。在 s m p t e 2 5 9 m 标准中规定用来传输的s d i 信号还必须遵守以下电气规范： 1 ) 最大输入电平：8 0 0 ( 1 1 0 ) m v ； 2 ) 信号电平中值的直流偏移量：( 0 0 0 5 ) v ； 3 ) 上升时间和下降时间：最小o 4a s ，最大1 5 n s ，上升时间与下降时间的 差不超过0 5a s ； 4 ) 上升沿和下降沿的变换不超过电平幅度的1 0 。 c c i r6 0 1 ( c o n s u l t a t i v ec o m m i t t e eo fi n t e r n a t i o n a lr a d i o ，国际无线电咨询委 员会) 建议是信号抽样标准而不是接口标准，1 9 8 6 年，c c i r 综合s m p t e ( n t s c 制) 和e b u ( p a l 制) 标准合定为r e c 6 5 6 建议。r e c 6 5 6 建议的串行传输标 准旨在传送1 0 b i t 数据，当然也支持8 - b i t 或9 b i t 数频信号，其时钟频率为2 7 m h z ，1 0 b i t 量化，码率高达2 7 0m b p s ，并且还可传送4 8 路数字音频信号， 用单根b n c 电缆传送，最大传送距离为3 0 0m 。 目前，s d i 视频格式分s d ( s t a n d a r dd e f i n i t i o n ，标准清晰度) 和h d ( h i 曲 d e f i n i t i o n ，高清晰度) 两种。s ds d i 的视频传输速率为2 7 0 m b p s ，3 6 0 m b p s 或 者5 4 0 m b p s ，最为普遍的是2 7 0 m b p s 。h ds d i 视频传输速率为1 4 8 5 g b p s 或者 1 4 8 3 5 g b p s ，甚至更高( 可达3 g b p s ) 。h d 提供高质量的视频，代表了今后数字 视频的发展方向【训。随着h d 视频需求的增长，要求硬件能够处理更大的数据吞 吐量。 1 2 2s d i 特点和应用 s d i 接口是目前演播室数字电视节目制作系统中应用最广的接口。主要用在 非线性编辑系统、视频服务器、虚拟演播室、以及数字切换矩阵和数字光端机等 等【8 j 。“非编”系统用s d i 接口只能实时传输数据。 由于s d i 接口不能直接传送压缩数字信号，数字录像机、硬盘等设备记录 的压缩信号重放后，必须经解压并经s d i 接口输出才能进入s d i 系统。如果反 复解压和压缩，必将引起图像质量下降和延时增加，为此各种不同格式的数字录 像机和非线性编辑系统，规定了自己的用于直接传输压缩数字信号的接口1 5 j 。如： 1 、索尼公司的串行数字数据接口s d d i ( s e r i a ld i g i t a ld a t ai n t e r f a c e ) ，用于 b e t a c a m s x 非线性编辑或数字新闻传输系统，通过这种接口，可以4 倍速从磁 带上载到磁钴。 2 、索尼公司的4 倍速串行数字接口q s d i ( q u a r t e rs e r i a ld i g i t a li n t e r f a c e ) ， 在d v c a m 录像机约由辑系统中，通过该接fi 以4 倍速从磁带j ：载到磁盛、从磁 第一章绪论 盘下载到磁带或在盘与盘之间进行数据拷贝。 3 、松下公司的压缩串行数字接口c s d i ( c o m p r e s s i o ns e r i a ld i 【g i t a li n t e r f a c e ) ， 用于d v c p r o 和d i g i t a l s 数字录像机、非线性编辑系统中，由带基到盘基或盘 基之间可以4 倍速传输数据。 s d t i ( q s d i 、c s d i 、s d d i ) 接口( s m p l r e 3 0 5 m ) 是由s d i 接口发展而来， 以上这三种接口互不兼容，但都与s d i 接口兼容。码率为2 7 0 m b p s ，支持净码 率在3 4 m b p s 以上的高码率可通过多个连接来实现，可进行高速传输。s d t i 是 为建立数字音视频网络而设计的，这类网络不像计算机网络那样使用握手协议， 而使用同步网络技术，不会因路径不同而出现延时。s d t l 支持多种格式，如 d v c p r o ，d v c p r 0 5 0 、b e t a c a m s x ，d i g i t a l s 、d v c a m 、m j p e g ，m p e g 一2 等，可用于高于实时的速度传输，如多倍速下载，适用于传统演播室环境，直接 支持切换台、录像机和切换矩阵，但不太适合双向传输。s d t i 接口应用在“非 编”系统中，可高速上载压缩数字视频，s o n y 的d s r 8 5 p 和e s 7 非线性编辑 站就有此接口，可4 倍速上、下载d v c a m 的压缩数字视频。s d t i 基本上无网 络开销，使用与s d i 相同的电缆、分配放大器和路由器，电缆长度可达3 0 0 m 刚。 人们常在s d i 信号中嵌入数字音频信号，也就是将数字音频信号插入到视 频信号的行、场同步脉冲( 行、场消隐) 期间与数字分量视频信号同时传输。 1 3 本论文主要工作 本设计的硬件平台采用a l t e r a 公司的c y c l o n ei i 版n i o si i 核心开发板。使用 s o p cb u i l d e r 建立和生成n i o s 嵌入式系统。将生成的模块导入q u a r t u si i 工程， 在q u a r t u s l i 平台下用v e r i l o gh d l 语言完成硬件设计任务，为了加快开发进度， 在n i o si ii d e 中用c c + + 代码开发视频图像数据处理程序。 针对论文和设计工作，本文包括以下几章内容： 第一章，简要论述课题的背景、意义、相关的工作内容以及s d i 接口的现 状与应用。 第二章，简单介绍了可编程逻辑器件的发展，详细的介绍了f p g a 的基本特 点及结构，f p g a 与c p l d 的区别与联系以及f p g a 的开发流程，详细介绍了 a l t e r a 丌发板以及开发工具，并对n i o si i 处理器作出了重点说明。 第三章，详细分析系统的功能要求，在此基础上提出总体设计方案，根据功 能要求进行模块划分，完成s d i 接口卡的硬件电路设计。此部分是整个系统的 重要组成部分，主要完成各个模块发计，实现底层数据传输。使用q u a r t u si i 设 计工具完成。 第四章，在n i o si ii d e 下进行软件丌发，视频图像数据采集程序设计。 第五章，对论文和设计工作做出简要总结，并对以后的研究工作进行展望。 第二章可编程逻辑器件与f p g a 第二章可编程逻辑器件与f p g a 2 1 可编程逻辑器件发展简史 广义上讲，可编程逻辑器件是指一切通过软件手段更改、配置器件内部连接 结构和逻辑单元，完成设计功能的数字集成电路。随着微电子设计技术与工艺的 发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路 ( v l s i c ) 逐步发展到今天的专用集成电路( a s i c ) 。 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。从早期的只 能存储少量数据，完成简单逻辑功能的可编程只读存储器( p r o m ) 、紫外线可 擦除只读存储器( e p r o m ) 和电可擦除只读存储器( e e p r o m ) ，发展到能完成 中大规模的数字逻辑功能的复杂组合逻辑( p r o g r a m m a b l e a r r a yl o g i c ，p a l ) 和 通用阵列逻辑( g e n e r i c a r r a yl o g i c ，g a l ) ，今天已经发展成为可以完成超大规 模的复杂组合逻辑与时序逻辑的复杂可编程逻辑器件( c o m p l e xp r o g r a m m a b l e l o g i cd e v i c e ，c p l d ) 和现场可编程逻辑器件( f i l e dp r o g r a m m a b l eg a t ea r r a y ， f p g a ) 。随着微电子工艺技术的发展与市场需要，超大规模、高速、低功耗的新 型f p g c p l d 不断推陈出新。新一代的f p g a 甚至集成了中央处理器( c p u ) 或数字处理器( d s p ) 内核，在一片f p g a 上进行软硬件协同设计，为实现片上 可编程系统s o p c 提供了强大的支持i 。 2 2f p g a 概述 f p g a 是f i l e dp r o g r a m m a b l eg a t ea r r a y 的缩写，即现场可编程逻辑阵列。 f p g a 是在c p l d 的基础上发展起来的新型高性能可编程逻辑器件，它一般采用 s r a m 工艺，也有一些专用器件采用f l a s h 工艺或反熔丝( a n t i f u s e ) 工艺等。 f p g a 的集成度很高，其器件密度从数万系统门到数千力系统门不等，可以完成 极其复杂的时序与组合逻辑电路功能，适用于高速、高密度的高端数字逻辑设计 领域。新型的f p g a 内嵌c p u 或d s p 内核，支持软硬件协同设计，可以作为片 上可编程系统( s o p c ) 的硬件平台。f p g a 既继承了a s i c 的大规模、高集成度、 高可靠性的优点，又克服了普通a s i c 设计周期长、投资大、灵活性差的缺点， 逐步成为复杂数字硬件电路设计的理想首选1 8 j 。 2 2 1f p g a 的基本结构 f p g a 基本由6 部分组成，分别为可勤l 目1 仳f 1 输入输出单元( i 0 单元) 、基本 可编程逻辑单元、嵌入式块r a m 、布线资源、底层嵌入功能单元和内嵌专用硬 第二章可编程逻辑器件与f p g a 核等1 9 1 。 1 、可编程输入输出单元( i o 单元) i o 单元是芯片与外部的接口，完成不同电气特性下对输入输出信号的驱动 与匹配需求。为了使f p g a 具有更高的灵活性，目前大多数f p g a 的i o 单元都 设计成可编程模式，即通过软件的灵活配置，可适应不同的电气标准与i o 物理 特性，既可以调整匹配阻抗特性，上下拉电阻，又可以调整输出驱动电流的大小 等。 2 、基本可编程逻辑单元( c l b ) f p g a 的基本可编程逻辑单元是由查找表( l u t ) 和寄存器( r e g i s t e r ) 组成 的，查找表完成纯组合逻辑功能。f p g a 内部寄存器可配置为带同步异步复位和 置位、时钟使能的触发器，也可以配置成为锁存器。f p g a 一般依赖寄存器完成 同步时序逻辑设计。 3 、嵌入式块r a m 实现数据的存储功能。目前大多数f p g a 都有内嵌的块r a m 。嵌入式块 r a m 可以配置为单端口r a m 、双端口r a m 、伪双端口r a m 、c a m 、f i f o 等 存储结构。除了块r a m ，a l t e r a 、x i l i n x 和l a t t i c e 的f p g a 还可以灵活地将l u t 配置成r a m 、r o m 、f i f o 等存储结构。 4 、丰富的布线资源 布线资源连通f p g a 内部所有单元，实现信号的传递。连线的长度和工艺决 定着信号在连线上的驱动能力和传输速度。布线资源可分为：全局性的专用布线 资源、长线资源、短线资和其他布线资源。 5 、底层嵌入功能单元 指的是那些通用程度较高的嵌入式功能模块，比如p l l ( p h a s el o c k e d l o o p ) 、d l l ( d e l a yl o c k e dl o o p ) 、d s p 、c p u 等。 6 、内嵌专用内核 内嵌专用内核主要是指那些通用性相对较弱，不是所有f p g a 器件都包含的 硬核。例如a l t e r a 的s t r a t i x s t r a t i xi ig x 器件族内部集成了3 1 8 7 5 6 3 7 5 g b p s s e r d e s ( 串并收发单元) ；x i l i n x 对应的是v i r t e xi ip r o ( x ) 和v i r t e x4f x 系 列，等等。目前l a t t i c e 和x i l i n x 都已推出内嵌1 0 g b p ss e r d e s 模块的系统级可 编程逻辑器件。 2 2 2f p g a 的基本特点 f p g a 的主要有以下特剧1 u j ：。 1 、用户可对f p g a 内部的逻辑模块重新配置，以实现用户的逻辑。它还具 有静态可重复编程和动态在系统重构的特性，使得硬件的功能可哕、像软件一样通 过编程来修改。作为专用集成电路( a s i c ) 领域中的一种半定制r i 三路，f p g a 既 解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 2 、在p c b 完成以后，可以利用f p g a 的在线修改能j ，随蹦修改设计而不 第二章可编程逻辑器件与f p g a 必改动硬件电路，使用f p g a 来开发数字电路，可以大大缩短设计时间，减少 p c b 面积，提高系统的可靠性。 3 、用户可以根据不同的配置模式，采用不同的编程方式。加电时，f p g a 芯片将e p r o m 中数据读入片内编程r a m 中，配置完成后，f p g a 进入工作状 态。掉电后，f p g a 恢复成白片，内部逻辑关系消失，因此，f p g a 能够反复使 用。f p g a 的编程无须专用的f p g a 编程器，只须用通用的e p r o m 、p r o m 编 程器即可。当需要修改f p g a 功能时，只需换一片e p r o m 即可。这样，同一片 f p g a ，不同的编程数据，可以产生不同的电路功能。 4 、f p g a 内部有丰富的寄存器和l o 接口，可以最大的满足用户i o 口的需 要。 5 、f p g a 是a s i c 电路中设计周期最短、开发费用最低、设计风险最小的器 件之一。 6 、f p g a 采用高速c m o s 工艺，功耗低，可以与c o m s 、1 r l 电平等多种 电平标准兼容。 2 2 3 基于h d l 的f p g a 开发流程 基于硬件描述语言( h d l ) 的f p g a 设计流程大体上分为系统规范、模块 设计、设计输入、功能仿真( 前仿真) 、综合、布局布线、时序验证( 后仿真) 、 配置下载等七个步梨1 1 】，设计流程如图2 1 所示。 系统设计规范 h d l 语言 描述i p 核 设计输入文件 ( v v h d ) 时序面积功耗 约束工艺库 i o 指派 布局和线约束 反标注文件 ( s d f ) 下载化流义件 图2 1f p g a 的设计流程 f i g 2 1d e s i g nf l o wo ff p g a 一直盘查主查宣壶 第二章可编程逻辑器件与f p g a 2 3a l t e r a 开发平台简介 本系统的硬件平台主要是在a l t e r a 的s o p c e p 2 c 3 5 m 6 7 2c y c l o n ei i 版n i o s i i 核心开发板上实现，开发平台实物图如图2 2 所示。选用a l t e r a 的c y c l o n e 版 本的n i o si i 开发套件，包括处理器、标准外围设备库、集成了s o p cb u i l d e r 系 统设计工具的q u a r t u si i 开发软件等【l7 1 。系统的主要组件n i o si i 的标准内核、片 内存储器、s p i 、u a r t 、d m a 控制器、并行i 0 接口、a v a l o n 总线、定时器等 都集成在一块a l t e r a 的c y c l o n ef p g a 芯片上，使用s o p cb u i l d e r 来配置生成片 上系统。完成n i o si i 系统生成后，将生成的模块导入到q u a r t u si i 工程，由q u a r t u s l i 完成全部的f p g a 硬件设计任务。编译q u a r t u si i 工程，生成f p g a 配置文件 ( s o f ) ，通过a l t e r a 下载电缆将配置文件下载到目标板f p g a 中。下载后调试， 测试所设计的系统是否满足系统规范的要求。 2 3 1 ，i ：发工具介绍 图2 - 2 开发平台实物图 f i g 2 2t h ef i g u r eo fe x p l o i t a t i o nf l a t 1 、q u a r t u si i q u a r t u si i 是a l t e r a 公司的第四代可编程逻辑器件开发软件，它是一个高度 集成的高效设计环境，包含了可编程逻轲器件设计中所有的输入、编译、综合优 化、时序分析、仿真以及器件配置等设汁功能。采用了p o w e r f i t 适配技术和 l o g i c l o c k 增强技术提高了设计效率，可以支持百万门级的设计，并且对第三方 丁具提供了良好的支持。新增加了s i g n a lt a p l l 嵌入式逻辑分析仪，它能够捕获 和显示可编程单芯片系统( s o p c ) 设汁 ，实时信号的状念，通过下载电缆，在 第二章可编程逻辑器件与f p g a 计算机中观察f p g a 内部节点信号，从而得以在整个设计过程中以系统级的速度 观察硬件和软件的交互作用：增加了功耗估算功能【1 3 】。 q u a r t u si i 提供了一个综合开发环境，是进行s o p c 设计的基础。q u a r t u si i 使用简便，对a l t e r a 系列器件的编译配置性能最为优异。它支持的器件非常广泛， 包括a p e x 2 0 k ，a p e x 2 0 k c ，a r m - b a s e de x c a l i b u r ，f l e x 6 0 0 0 ，m e r c u r y 和 m i p s b a s e de x c a l i b u r 器件等。本设计中使用的是a l t e r a 公司的q u a r t u s l l 6 0 软件 进行系统的仿真及验证工作。 2 、s o p cb u i l d e r s o p cb u i l d e r 是一个基于硬件的软件工具，它属于一种基于i p 或平台的设 计方法，能够极大的简化高性能s o p c 的设计工作，它将处理器、存储器、f o 口、l e d 、l c d 等系统设计需要的功能模块集成到一个p l d 器件上，构建成一 个可编程的片上系统。具有灵活的设计方式，可裁减，可扩充，可升级，并具有 软硬件在系统可编程的功能。可编程器件内，还具有小容量高速r a m 资源1 1 4 1 。 从用户的角度来看，s o p cb u i l d e r 是一个能够生成复杂硬件系统的工具。从 内部来看，s o p cb u i l d e r 包含两个主要部分：图形用户界面( g u i ) 和系统生成 程序。g u i 提供管理i p 模块、配置系统和报告错误等功能。系统生成程序通常 从g u i 中启动，执行大量的功能，创建几乎所有s o p cb u i l d e r 输出文件( h d l 逻辑文件、c 程序的头文件和库文件、模拟文件，等等) 。所以，s o p cb u i l d e r 可看成是一个以i p 模块为输入，集成的系统为输出的工具，为充分利用s o p c 技术提高电子系统的性能和降低成本提供了强有力的支持l l 5 。 s o p cb u i l d e r 是构建软硬件开发的基础，s o p cb u i l d e r 的生成结果将作为特 定用户设计的开发软件的起点。 3 、n i o si ii d e n i o si i 集成开发环境( i d e ) 是n i o si i 系列嵌入式处理器的软件开发工具。 它包括：g n uc c + + 编译器、指令集仿真器i s s ( i n s t r u c t i o ns e ts i m u l a t i o n ) 、硬 件抽象层h a l ( h a r d w a r e a b s t r a c t i o nl a y e r ) 系统库。使用n i o si ii d e 可以完成 n i o si i 处理器系统所有的软件丌发流程。使用s o p cb u i l d e r 生成目标系统后， 即可以直接使用n i o si ii d e 进行c c + + 应用编码。借助于a l t e r a 提供的外围驱 动和h a l ，用户可以不依赖底层硬件高效的编写n i o si i 应用程序。a l t e r a 提供 的i s s 支持物硬件情况下的程序运行和调试1 1 6 j 。 q u a r t u si i ，s o p cb u i l d e r ，n i o si ii d e 的关系如图2 3 所示： 8 第二章可编程逻辑器件与f p g a 图2 - 3s o p c 开发结构框图 f i g 2 - 3c o n f i g u r a t i o nf i g u r eo fs o p ce x p l o i t i n g 2 3 2 a l t e r an i o sc p u 简介 n i o si i 处理器是a l t e r a 公司的于2 0 0 4 年6 月推出的第二代用于可编程逻辑 器件的可配置的通用r i s c 软核微处理器，是a l t e r a 公司特有的基于通用f p g a 构架的软c p u 内核，它是基于流水线结构，特别为可编程逻辑进行了优化设计， 以便于在可编程逻辑器件上实现s o p c 设计。 目自订n i o si i 系列包括三种软c p u 核。一种是高性能软核( n i o sl l f ) ，处理 能力超过2 0 0 d m i p s ；一种是精简软核( n i o si i e ) ，利用这种精简软核构架一个 完整的c p u 系统只需要占用7 0 0 个逻辑单元；还有一种是标准软核( n i o si i s ) ， 性能和逻辑资源j 后求界于两种之问。三个型号都是3 2 位机，其总线宽度为3 2 b i t ， 总线结构为哈佛结构1 17 1 。它们的实现平台可以是a l t e r a 的任何一款f p g a 。三种 型号的指令集完企相同，1 0 0 代码兼容，所以设计者根据系统j 岳求改变c p u ， 而不会影响现有旧软件投入。表2 - 1 列fj j 了n i o si i 处理器类型系列的特性。 第二章可编程逻辑器件与f p g a 表2 1 n i o si i 类型系列处理器的特性 t a b l e 2 - 1c h a r a c t e r i s t i co fn i o si is e r i e s p r o c e s s o e r s 特性 n i o si i f ( 快速型) n i o sl i s ( 标准型) n i o si i e ( 经济型) 说明 针对最佳性能优化在性能和面积之间平衡最低逻辑资源利用率 执行速度 2 1 8 d m i p s1 2 7 d m i p s3 1 d m i p s 占用内存 3 m 4 k s + c a c h e2 + m 4 k s + c a c h e2 枣m 4 k s 流水线6 级5 级1 级 乘法器 1 周期 3 周期软件仿真实现 支路预测动态静态无 指令缓冲可设置可设置无 数据缓冲可设置无无 定制指令 2 5 62 5 62 5 6 1 、n i o si i 处理器的结构 图2 4 为n i o s l l 微处理器的结构图，由图可知，n i o si ic p u 由若干个基本 模块和一系列可选模块构成【1 8 】。基本模块包括：a l u 、程序控制器、地址发生 器、中断控制器、寄存器组等。可选模块有：j a t g 调试器、用户指令逻辑、指 令c a c h e 、数据c a c h e 等。 j t a g 连 接到软件 调试器 用户 i o 幽2 - 4 n i o s l l 处理器的结构图 f i g 2 4c o n f i g u r a t i o nf i g u r eo fn i o si ip r o c e s s o r 指令总线 数据总线 1 1a l u 算术逻辑单元a l u 执行数据存储在通用寄存器中，能够从多达两个源寄存 器取值，可选择将结果写回目标寄存器。n i o si i 向用户提供了一个丌放式的 a l u ，用户可以根据具体的需求，对a l u 进行补充，从而实现自定义的指令。 1 0 第二章可编程逻辑器件与f p g a 利用这一特性，可以大大提高整个系统的处理效率，这也是使用n i o si i 的精华 所在【1 9 1 。 2 ) 异常和中断控制器 异常控制器：n i o si i 结构提供了一个简单的非向量的异常控制器来处理所有 的异常情况。所有这些异常，包括硬件中断，会导致c p u 跳转到单一的异常地 址。在这个地址上的异常服务程序判定异常的类型，并调用相应的异常处理子程 序。异常地址在系统产生时指定。 中断控制器：n i o si i 结构支持3 2 个外部硬件中断。处理器核具有3 2 级中断 请求( i r q ) 输入，i r q o 到i r q 3 1 ，为每个中断源提供唯一的输入。i r q 的优先级 由软件定义。该结构还支持嵌套中断。 3 ) 存储器和i o 组织 存储器和i o 组织的灵活性是n i o si i 处理器与传统处理器最显著的区别。 由于n i o si i 处理器的可配置性，存储器、外设以及i o 组织在系统间是不同的。 4 1j t a g 调试模块 通过j t a g 调试模块连接至f p g a 开发板，实现调试工具和微处理器之间的 通信。第三方调试器也可以通过标准j t a g 接口访问处理器。 5 l 寄存器组 n i o si i 共有3 9 个工作寄存器，包括3 2 个通用寄存器，5 个控制寄存器，1 个c p ui d 寄存器、1 个p c 指针寄存器，每个寄存器都是3 2 位的寄存器，都可 以做3 2 位的操作。 2 、a l t e r an i o s 外设组件简介 n i o si i 处理器外设分为标准外设和用户定制外设两大类。 1 ) 标准外设 n i o si i 开发套件包括有一个常用外围设备及接口库【2 0 1 。集中常用的标准外 设和接口如表2 2 所示。 表2 - 2 常川外闱设备和接口 t a b l e 2 - 2c o m m o nu s e dp e r i p h e r a le q u i p m e n t sa n di n t e r f a c e s 外设描述 t l m e r 3 2 位可编稗定时器，用于产生周期性脉冲或川作系统监视定时器 u a r t ( r s 2 3 2s e r i a l通h j 串行接口，波特率、数据位、校验位和停i 卜位可调，流量控制 p o r t )信号可选 p i o 并行接口1 - 3 2 b i t 了f ：行i o 接口( 可编f 的输入输出和边缘采样等属性) s p i 主从串行外设接口 d m a 控制器通j hd m a ，川t - 控制外同设备、存储器之间有效地进行批量数据 交换，减轻c p u 的负担 存储器接口连接片内r o m 和r a m ，片外s r a m 、f l a s h 、s d r a m 和串行配 置器什 以太网拨【：j与可选的n i o si i 以太网开发套什一起使川 川，_ j 型辑接u连接片内川户逻辑! 戈片外器什 第二章可编程逻辑器件与f p g a j t a gu s r t 用于用过内嵌在a l t e r a f p g a 内部的j a t g 电路，在p c 主机和s o p c b u i l d e r 系统之间进行串行字符流通信 s