（电力电子与电力传动专业论文）高速数据采集及存储系统的研制.pdf

西北工业大学硕士学位论文 a b s t r a c t a b s t f a c t n e 咖a c q u i s i t i 柚ds t o 】f i n gs y s t e mi st h ek c yp a no f at c s t i n gs y s t 锄，柚di t i sh 舔p r o f o u n di m p a c ti i ii m p t o v i l 培t h et e s ts y s t e m ，sp e r f b n n a n c c s t h ed a t ab a d 伽t h ep c ib 惦h 蛐s p e e d 咖s 蛐舀i m p r o v c dt h et i a n 锄i t t i n gs p c e d t h e 吼邝c t u r c 衄dg e n e m lf e a t l l r c sa mi n t r o d u c e di nt h i sp a p c r ，a n dt h ed e s i 鲥n g 呻e 豁w h i c ha p p l i e st h ec o r cp a n - p c ii n t e 血c cp c 烈) 5 4i sg i v 鸭a f t e f 卸a l y z i n g s e v e r a lp ai n t c r f a c cd r c l l i t sd c s i 印i 哼 皿i sp a p c rs t i l d i 髂n 地p c ih i g hs p e e dd a ba c q u i s i t i o n 柚ds t 嘶n gs y s t e mm a i n l y i nt h ea f c 弱o fh a r d w a 圮卸d “v i n gs 咖a 聆t h eh a r d w a 聆i sm a d e 叩b yt l l es i 萨a l c o n d i 哟i i i n gc i 卿i 协，n 屺a 巾c o n v e n i n gm o d u k ，t h e 脚ob u 雠r i l l gd r c i i i 协，t h ep a i n t c m ，t h ef p g ao o n 昀ld r c u i t sa n dp c r i p h e r a ld r c u j t s n cd c t a i l c di n f o r m 矾i 衄 w h i c ha b o u tt h ec h s i n go ft h e m p 衄胁协m e n n 衄c da ：b o v c 狮dt h e 他a l i z a t i o no f t h ec i 】r a i i t sa 佗d i s 印鹋c d ，鹤w e u 髂t h ek e yp r o b l e mo fh 盯d w a 托d i 伊i i l g ，f i l l i s h e d t h es y s i e m s 删w a r cd c s i 印 bt h cd e v e l o p i n go fd r i v i n gp f o 争锄，t l i eb 鹤i cd r i v i n gp r o g m mt l l e r o r y 柚dt h e d r i v i n gd c v e l o p i i 塔m o d e l i si n t d 0 d u c c d ，t h ed c s i g l l i n g0 ft l l ew d md r i v i n gp f o g r a m i ss p e d a l l ys t i l d i c d a f t c f 锄p a r i n go ft h et h f c cd r i v i n gp r o g 姗d e v e l o p i l l gt i s ， t h e “w 铀d r i v e f ，i s 1 e c t e d ，t h es p e c i 凰s t e p so fd c v c l o p i n g 柚dd 由i n gp r c i g r a m s i n s t a l l a t i 呲a nf i l n y 如a l y z c d t h ep r 枷c a lt 鹤bo ft h eh a r d w a 聆柚dt l l ed r i v i n gp r o g 姐md e m o i i s t m t et l l e i d e n t 墒t j o no ft h es y s t c mi np f a c t i c a lu s e 锄dt h ed e s i 鲥n gr c q u i 阳m e n t si sr c h c d k e yw o r d s ：h i g hs p e c dd a t aa c q u i s i t i ，p c ib u s ，p c i 9 0 5 4 ，d 咖i n gp m 舯m 西北工业大学硕士学位论文第一章绪论 第一章绪论 1 1 高速数据采集系统的研究现状 现代工业生产和科学研究对数据采集的要求日益提高，在瞬态信号测量、图 像处理等一些高速、高精度的测量中，需要进行高速数据采集。采用i n t e l 或兼 容的硬件及微软或兼容的软件的数据采集系统，俗称w i n t c l 架构。由于w i n t d 架构已经成为商业p c 机的主流，其标准公开、结构公开、软件及开发工具公开， 因此具有很好的开放性。且硬件成本和开发成本比较低。因此，这种基于p c 的 数据采集系统架构以其开发成本低、开放性、运算能力、通讯能力强、易于使用， 成为设计应用的主流。w i l l t e l 架构的数据采集系统可以分为2 种形式： ( 1 ) 基于板卡的集中式 基本方式是采用数据采集卡进行数据采集。主要做法是将一块基于i s a 或 p c i 的板卡插入工业计算机或商业机上，将外部信号通过导线引至计算机的端口 上然后接入数据采集卡，通过定制的软件就可以进行采集。 优点：成本较低、速度快； 缺点：传输距离短、可靠性一般，同时布线费用较高。 ( 2 ) 基于分布式的数据采集系统 基本方式： 1 ) 智能采集模块记录信号，再通过一些通用总线如r s 2 3 2 ，r s 4 8 5 进行传 送，但这样的速度、距离都受到很大限制；或者是使用一些仪器专用总线如 m e e 4 8 8 或v x i 。 2 ) 采用基于现场总线的数据采集模块，流行的现场总线如c a nb u s ， p r o 肋u s 等。基本做法是通过现场总线将智能模块引入计算机，上位机通过定制 的软件和智能模块通讯。他的优点是易维护、布线简单、可靠性高；缺点是采样 速度低、成本较高。 西北工业大学硕士学位论文第一章绪论 1 2 高速数据采集与存储系统的发展前景 低速数据采集技术已相当成熟，而高速、高分辨率的数据采集系统仍然存在 很多实际技术问题。其关键技术在于高速a d c 技术、抗干扰技术、数据的存储 和传输技术、信号调理技术和接口技术等。当今，随着电子技术的迅速发展，这 些问题已经得到了较好的解决。a d 转换芯片速度完全能够满足要求，并且价格 也越来越低，因此从技术和经济性考虑都成为可能。p a 总线的广泛应用为数据 的海量存储和高速传输提供了可能性，并且使用工业p c ，可以充分利用p c 机 的成熟的软硬件资源，为数据的处理提供了方便。 在高速数据采集电路的实现中，有两个关键的问题是需要设计者加以关注， 一是电路的功能，另外则是电路的性能。对于第一个问题，由于近年来半导体集 成电路技术的不断发展，美国1 r i 公司和a d 公司都开发出了采样速度在1 0 0 m b p s 的a d 器件，高速存储器件也由多家半导体厂家研制出来。所以电路功能的实 现己不再是难点，而电路的性能则是设计人员不断追求的目标。随着计算机的广 泛应用，社会的数字化程度越来越高，数据采集也越来越重要，通用的高速数据 采集系统可用于生物电波、电子学频谱、声波分析等瞬态信号的实时采集和观察 等场合。其中基于f p g a 控制电路、p c i 局部总线传输的高速数据采集系统具有 可靠性高、数据不丢失、抗干扰性强、便于数据传输、存储、显示和处理等优点， 因而具有良好的应用前景和实用价值。 1 3 课题背景和选题意义 数据采集是数字信号处理、测试系统中非常重要的环节。对于不同的任务， 数据采集要达到的技术指标也不相同。对于瞬态信号，雷达信号和图像处理都需 要几m b s ，甚至几十m b s 的高速采集速率。以前用于p c 机的数据采集卡主要 是基于i s a 总线，传输速率太低，不能实现数据的高速传输。p c i 总线推出后， 以其突出的性能倍受计算机和通信业界的青睐，将取代以往的总线，成为高档机 及高性能工作站外部件的基石。p c l 作为局部总线，一边与处理器和存储器总线 接口；另一边为外设扩展提供了高速通道。3 3 m h z 、3 2 位的p c i 总线可以实现 1 3 2 m b s 的数据传输速率；“位的p c i 总线能实现2 6 4 m b s 的数据传输速率。 开发以p c i 总线为基础的数据采集设备是技术发展的必然要求。在实际工作中， 利用p c i 总线将采集数据直接传到系统内存，可有效解决数据的实时传输和存 2 西北工业大学硕+ 学位论文第一章绪论 储，为信号的实时处理提供方便。数据采集卡在各行各业中尤其是在各种信号分 析中的应用越来越广泛。国内外有大量的公司进行数据采集卡的研制，他们所设 计的插卡式数据采集卡能达到的采样速率很高，但是通用性差，不易于扩展且出 售的板卡相当昂贵，较低档的也需要数千美元。 本课题紧扣行业热点，市场需要和本教研室实际运用，以研究基于p c i 局部 总线的高速数据采集卡为研究目标，利用f p g a 控制时序电路，在满足系统性能 要求的基础上，大大降低了开发成本。 1 4 论文的工作内容和结构安排 该系统用于测试某型号飞机供电系统中交直流电压、电流、频率等动、静态 参数特性。在设计系统时充分考虑飞机供电测试系统要求采集速率高、数据量大 的特点，采用外加f 1 f o 存储器和采用d m a 加中断来存储和传输数据。 t 整个论文的工作围绕着设计和实现高数数据采集卡而展开，研究了p c i 总线 协议、高速数据采集与存储系统的原理、组成及实现方法。在系统设计过程中整 个系统的硬件电路和驱动程序设计是本次工作的重点。文章将围绕上述几个方面 进行详细的讨论和研究。论文具体结构如下： 第一部分：介绍高速数据采集与存储现状，应用前景，选题背景及意义。 第二部分：介绍p c i 总线规范，对p c i 总线所有的信号的定义及其功能做了 详细的说明，同时详细介绍p c i 总线所具有的各种操作功能和使用方法。 第三部分：系统的硬件设计，分析了硬件设计的关键技术。 第四部分：系统驱动程序设计，重点介绍用w i n d r i v 盯开发驱动程序的过程。 第五部分：系统测试。 第六部分：对本论文的总结及对课题的一些展望。 3 西北工业大学硕十学 奇论文 第二章p a 总线及其接口的实现 第二章p c i 总线及其接口的实现 在这一章里主要对p a 总线进行较为深入的学习并作了详细的介绍，p a 总 线较为复杂涉及到的内容颇多，这里主要介绍了系统设计中涉及到的必备的信号 线的定义、作用，总线的操作，总线协议，总线数据传送过程，p c i 配置空间。 讨论了两种p c i 接口实现的方法，并最终选择了采用专用的p a 总线接口芯片这 种方法，具体芯片选择p l x 公司的p c l 9 0 5 4 。 2 1p c i 总线的系统结构 p c i ( p c f i p h e r a lc o m p o n e n th i t c r c o 雌e d ) 外部设备互联总线是i n t e l 公司于 1 9 9 1 年下半年首先提出的，并马上得到i b m 、c 0 m p a q 、a s t 、h p 、d e c 等1 0 0 多家大型计算机公司的支持，于1 9 9 3 年正式推出了p c i 局部总线标准一p c i 总 线。p c i 总线是一种即插即用的总线标准，支持全面的自动配置，最大允许6 4 位并行数据传送。采用地址数据总线复用方式，最高总线时钟可达6 6 m h z ，支 持多总线结构和线性碎发( b u 瑙t ) 传输，最高峰值传输速度可达5 2 8 m b ，s “”。 p c i 总线通过桥接技术保持与传统总线如i s a 、e i s a 、s a 、m c a 等的兼容性， 使高性能的p c i 总线与大量使用的传统总线技术特别是i s a 总线共存。p c i 总线 的提出极大地扩展了p c 机的数据传输能力，使p c 机对高速外设如图形显示器、 硬盘等的支持能力极大提高，它是目前各种总线标准中定义最完善、性能价格比 最高的一种总线标准，除在p c 机中广泛应用和普及外，在目前小型工作站等高 档计算机中也得到日益推广。 作为目前微型计算机主流总线标准的p c i 总线，原来专门是为了提高系统的 数据传输性能的，现在也作为一个高性能的外设接口。在一个p c i 系统中可以做 到高速外部设备和低速外部设备共存，p c i 总线与i s e e i s a 总线共存，如图2 1 所示为典型的p c i 总线的计算机系统结构。在图2 1 中可以看到，处理机c a c h e ， 存储器子系统经过一个p a 桥连接到p c i 总线上。此桥提供了一个低延迟的访问 通路，从而使处理器能够直接访问通过它映射于存储器空间或加空间的p c i 设 备；也提供了能使p c i 主设备直接访问主存的高速通路；该桥也能提供数据缓冲 功能，以使c p u 与p a 总线上的设备并行工作而不必相互等待，另外，桥可使 4 西北工业大学硕士学位论文第二章p a 总线及其接口的实现 p c i 总线的操作与c p u 总线分开，以免相互影响。 扩展总线桥( 标准总线接口) 的设置是为了能在p a 总线上接出一条标准怕 扩展总线，如i s a 、e i s a 或m c a 总线，从而可继续使用现有的加设备，以增 加p c i 总线的兼容性和选择范围。一般地，典型的p c i 局部总线系统中，最多支 持三个插槽( 连接器) ，但这样的扩充能力并不一定是必要的。p a 接插卡连接器 属于微通道( m c ) 类型的连接器。同样的p c i 扩充板连接器也可以用璐a 、e i s a 及m c a 总线的系统中。 p c i 能支持一种称为线性突发的数据传输模式，可确保总线不断满载数据。 外围设备一般会由闪存某个地址顺序接受数据，这种线性或顺序的寻址方式，意 味着可以由某一个地址起读写大量的数据，然后每次只需将地址自动加1 ，便可 接受数据流内下一个字节的数据。线性突发传输能够更有效的运用总线的带宽去 传送数据，以减少无谓的地址操作。 图2 - 1 典型的p a 总线的计算机系统结构“” 2 2 p c i 总线的特点 p c i 总线能够配合要求彼此问快速访问或快速访问系统存储器的适配器， 也能让处理器以接近自身总线全速的速度访问适配器。注意，通过p a 总线的全 部读写传送都可以用突发传送。突发传送的长度由总线主设备决定，在交易开始 时，目标得到起始地址和交易类型，但没有传送长度。当主设备准备传送每一个 数据项时，主设备通知目标设备是否为最后一个数据项。当最后一个数据项传送 5 西北工业大学硕+ 学位论文 第二章p a 总线及其接口的实现 后交易即告结束。 p c i 采用高度综合化的局部总线结构，其优化的设计可充分利用当今最先进 的微处理器及个人电脑科技。它可确保部件、附加卡及系统之间的运作可靠，它 具有如下特点： ( 1 ) 数据总线3 2 位，可扩展到6 4 位； ( 2 ) 可迸行突发( b u r s t ) 式传输； ( 3 ) 总线操作与处理器存储器子系统操作并行： ( 4 ) 总线时钟频率为3 3 m h z 或6 6 m h z ，最高传输速率可达5 2 8 m b s ； ( 5 ) 中央集中式总线仲裁； ( 6 ) 采用地址数据线复用技术减少成本； ( 7 ) 全自动配置与资源分配，p a 卡内有设备信息寄存器组为系统提供卡的 信息，可实现即插即用； ( 8 ) p a 总线规范独立于微处理器，与各型c p u 兼容，通用性好： ( 9 ) p c i 设备可以完全作为主控设备控制总线； ( 1 0 ) 5 v ，3 3 v 环境可平滑过渡； ( 1 1 ) 高密度插卡减少面积； ( 1 2 ) 地址及数据奇偶校验系统可靠。 2 3p c i 总线信号的定义 在一个p a 应用系统中，如果某设备取得了总线控制权，就称其为“主设备”； 而被主设备选中以进行通信的设备称为“从设备”或“目标节点”。对于相应的接口 信号线，通常分为必备的和可选的两大类。如果只作为目标的设备，至少需要 4 7 条，若作为主设备则需要4 9 条。利用这些信号线便可处理数据、地址，实现 接口控制、仲裁及系统功能。在信号名字末尾的襻标识表示该信号低电平有效， 无群标识的信号高电平有效，下图2 2 为p c i 总线连接器定义示意图。 6 西北工业大学硕士学位论文 第二章p a 总线及其接口的实现 一棚： 弋手詈8 嗲 ? e 硝c 帕附 j p a l t “ y ：r e q 刚二 1 篱( 俐7f o p a 总线设备 办n 瑚 i n r c # 呻 m 瑚 7 j slo# 7 占s e 啪 、s d o n e 7 c 、， ， 删 t d 0 t c k 7 儿 1 佻 描 ： t r s t # 号 2 2 为p a 总线连接器定义示意图 下面是上述的这些必备信号的介绍： ( 1 ) 系统信号 c i i n ：总线时钟信号，对所有p a 设备是输入信号，其频率最高可达6 6 m i i z 。 最低频率是直流( o h z ) 。该引脚为所有p c i 设备上的信号和数据传送提供时序， 除了r s 僻、m q 酣、m q 饼和m q d 弗，所有其它p a 信号都是在c l k 上升沿采 样，所有别的时间参数都是基于这个上升沿定义的。 r s 研i n ：复位信号，使p c i 的各种寄存器和相关信号恢复初始状态。复位 时，所有p c i 输出信号一般必须是三态的。s e r 酣是悬空的，如果输出设备被提 供三态的话，s b 伽和s d o n e 可以选逻辑低电平驱动。r e q 牟和必须皆为 t s 状态( 高阻三态复位时它们不能为高电平或底电平) ，在复位期间，a d 、叩e 带 和p a r 信号是悬浮的，中心设备可以驱动这些线，但必须是低电平，而不能是 高电平。r s 珊可以和c l k 不同步，但要保证其撤消边沿没有反弹，当设备请求 引导系统时，将系统复位，复位后响应系统引导。 ( 2 ) 地址和数据引脚 a d 【3 1 ：o 】1 s ：地址数据多路复用信号，地址和数据共用引脚。在f i 认m e 带 7 西北工业大学硕+ 学位论文 第二章p a 总线及其接口的实现 有效周期，是地址期；在m d w 和t r d y 静同时有效时，是数据期。一个p c i 总 线的传输中包含了一个地址信号期和紧跟在其后面的一个( 或多个) 数据期。 地址期为一个时钟周期，该周期中a d 【3 1 ：0 1 线上含有一物理地址( 3 2 位) 。 对于i 0 操作，它是一个字节地址；若是存储器操作和配置操作，则是双字节地 址。在数据期，a d 【7 ：o 】为低字节，a d 【3 l ：2 4 】为最高字节。当瓜d w 有效时表 示写数据稳定有效，而t r d y 撑有效时表示读数据稳定有效。 印e 【3 ：0 】钉s ：总线命令和字节允许信号，总线命令和字节有效共用管脚。 在传送地址节拍期问，这四条线上传输的是总线命令；在数据传送期间，它们传 输的是字节使能信号，用来表示在整个数据期，a d 【3 1 ：o 】上那些字节为有效数 据。 p a r 1 s ：奇偶校验信号，奇偶性是通过a d 【3 1 ：o 】和c 仍e 【3 ：o 】嘏挂行奇偶 校验，对于数据节拍，在m d y 聋有效的写传输或t r d w 有效的读传输后一个时 钟周期是奇偶状态和变量。蹦t 信号保持到当前数据节拍完后的一个时钟周期。 在地址节拍和写数据节拍主设备驱动p a r ，读数据节拍从设备驱动p a r 。 ( 3 ) 接口控制引脚 f 蛋溘m e 蟋伍幅：帧周期信号，由当前主控设备驱动，表示一个总线周期的 开始和结束。当该信号有效，表示开始总线传输操作，a d 【3 l ：0 】和印e 聋【3 ：0 1 上传送的是有效地址和命令。在整个总线周期内，该信号一直有效，当该信号变 为高电平时，表示进入最后一个数据节拍，传送结束。 m d y 带s 几s ：主设备准备好信号，该信号由系统主控设备驱动。它与t r d y # 同时有效时可完成数据的传送。在写周期吸d w 有效时表示a d 【3 1 ：0 1 上数据有 效，在读周期该信号有效表示主控设备已经准备好接受数据。 t r d y 聋s 厂i 偈：从设备准备好信号，从设备准备驱动，当该信号有效，表示 从设备准备好传送数据。在写周期表示从设备准备好接受数据，在读周期，表示 a d 【3 1 ：o 】上的数据有效。 s 1 o 跗s 厂i s ：从设备要求主设备停止当前数据传送，停止信号，说明当前 的目标要求总线主控停止当前传送。 i d c k 姻伍，s ：锁定信号，主控设备驱动，用于保证主设备对存储器的锁定 操作。 d e v s e w s 厂i y s ：设备选择信号，设备选择，当驱动d e v s e w 时，指出有 地址译码器的设备作为当前访问设备作为输入信号，d e v s e 肼显示出总线上某 处设备被选择。 i d s e l ：初始化设备选择信号，输入信号，高电平有效，在配置读写操作阶 8 西北工业大学硕士学位论文第二章p a 总线及其接口的实现 段，用于芯片选择。 ( 4 肿裁管脚( 只用于总线主控器) r e o 带1 s ：总线请求信号，该信号一旦有效即表示驱动它的设备要求使用 总线，它是个点对点信号线，任何主控器都有其r e q 纠雇号。 1 s ：总线请求允许信号，对单元说明其对总线的操作已被允许，这 是个点对点信号，任何主设备都有自己的g n 珊信号。 ( 5 ) 出错报告引脚 p e r r 考s 压s ：数据奇偶校验错信号。该信号有效时，表示总线数据错，一 个主控设备在完成数据传送节拍后，根据结果驱动p e r 酣信号。当发现奇偶校 验错时，主设备重新接受数据。 s e r l 洙o ，d ：系统错误信号，系统错误信号是报告地址奇偶错，特殊命令序 列中的数据奇偶错，或引起灾难性后果的任何其它系统错误。如果主设备不需要 非屏蔽中断发生，则需要不同的报告途径。s e r 鼢是开关方式，当主设备报告错 误时，由单一的p c i 时钟驱动。s e r 科与时钟不同步，与所有总线信号的开始和 上升时间相同，然而s e r 酣像s 厂i s 变量一样，由系统设计者提供的微弱的上升 信号完成，而不是来自主设备或中央信号，这个上升的信号可以占用2 个或3 个 时钟周期。在s e r 酣有效时应预存s e r r 撑，报告给s e r r 群操作系统的主设备。 ( 6 ) 中断引脚 p a 中断信号是可操作的，定义为低电平有效，即逻辑非，开关输出驱动。 哪信号与时钟不同步；p a 定义一个中断向量对应一个信号设备，4 个以上中 断向量对应一个多功能设备或连接器，对于单一功能的设备，只有玳t 鲥可以 用，其它三个中断向量没有意义。 2 4 p c i 总线操作 2 4 1 总线命令 总线命令是由主设备发向从设备，其作用是用来规定主、从设备之间的传输 类型，它出现于地址期的c 皿e 【3 ：0 】# 线上。这里的主设备是指通过仲裁而获得 总线控制权的设备；从设备是指在o ，b e 【3 ：0 】壮出现命令的同时，被a d 【3 1 ：0 】 线上的地址所选中的设备。表2 1 给出了总线命令的编码及类型说明。其中，命 令编码中的“r 表示高电平，可表示低电平。 9 西北工业大学硕士学位论文 第二章p c i 总线及其接口的实现 表2 1 总线命令表“1 o b e p ：o 】#命令类犁说明 0 0 0 0 中断应答( 中断识别) 0 0 0 1 特殊周期 0 0 1 0 i ，0 读( 从i ，o 地址中读数据) 0 0 1 1 i ，o 写( 向阳l 地址中写数据) 0 1 0 0 保留 o l o l 保留 0 1 1 0 存储器读( 从内存空间映象中读数) 0 1 1 1 存储器写( 向内存空间映象中写数据) 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 1 0 0 存储器多行读 1 1 0 1 双地址周期 1 1 1 0 存储器一行读 1 1 1 1 存储器写并无效 ( 1 ) 中断应答命令：中断应答命令是一个读命令，执行主设备从申请中断的 从设备中读回中断矢量的操作。 ( 2 ) 特殊周期命令：该命令为p c i 总线提供了一个简单的信息广播机制，通 报处理器的状态或在各个从设备之间传递信息。 ( 3 ) 耿) 读命令：该命令用来从一个映射到帕地址空间的设备中读取数据。 a d 【3 1 ：0 0 】上提供一个字节地址，全部3 2 位必须完全译码；而字节使能信号表示 传送数据的多少，必须与字节地址一致。 ( 4 ) i 0 写命令：该命令用来向一个映射到i o 地址空间的设备写入数据。全 部3 2 位地址必须参加译码，字节使能信号表示数据长度，且必须和字节地址一 致。 ( 5 ) 保留命令：该类编码是为将来的用途而保留的。p a 的任何设备都不能 将它们挪作它用，任何设备也不允许对保留命令编码作出反应。如果接口中使用 了一条保留命令，通常要由主设备终止操作来结束本次访问。 ( 6 ) 存储器读命令：该命令用来从一个映射到存储器地址空间的设备读取数 据。如果能保证无副作用产生时，从设备可以为该命令进行预先读取。另外，目 标设备也要保证在本次p a 传输之后保存于临时缓冲器中的数据的一致性( 包括 数据次序) 。这个缓冲器在任何同步事件( 如更新i ，o 状态寄存器或存储器标志) 通过此访问通路之前必须被置为无效。 1 0 西北工业大学硕士学位论文 第二章p c i 总线及其接口的实现 ( 7 ) 存储器写命令：该命令用来向一个映射到存储器空间的设备写入数据。 当从设备发出“准备好”信号后；它已经准备对所涉及的数据的一致性( 包括次序) 负责。因此，对于该命令的实现可采用完全同步的方式，或采用其它方法。但应 保证在任何同步事件通过该访问路径之前使数据缓冲器被冲洗。也就是说，主设 备在使用了该命令之后可以立即创造出一个同步事件。 ( 8 ) 配置读命令：该命令用来从每个设备的配置空间读取数据。如果一个设 备的m s e l 引脚有效，且a d 【1 ：o 】= 0 0 时，那么该设备即被选定为配置读命令的 目标。在一个配置命令的地址期内，a d 【7 ：2 】用于从每个设备的配置空间中的6 4 个双字寄存器中选出一个。a d 【3 1 ：1 1 】无意义，a d 【1 0 ：8 ) 表示一个多功能设备 的哪个功能设备被选中。 ( 9 ) 配置写命令：该命令用来向每个设备的配置空间写入数据。一个设备被 选中的条件是：它的d e v s e l 信号有效并且a d 【1 ：0 l - 0 0 。其余和配置读命令相 同。 ( 1 0 ) 存储器多行读命令：该命令的作用是试图在主设备断开连接之前读取 多行高速缓存数据。存储控制器应保证，只要n i a m 斟有效，就连续不断地发 存储器请求。该命令预定用于大块连续数据的传输。 ( 1 1 ) 双地址周期( d a c ) 命令：该命令用于传送“位地址给支持6 4 位寻 址的设备。只支持3 2 位寻址的目标把这种命令当作保留命令对待，而对该命令 不响应。 ( 1 2 ) 存储器一行读命令：该命令与存储器读命令不同之处在于它还表示主 设备要求读取多于两个3 2 位的p c i 数据周期，即进行大块数据传送。此时，一 次读一行缓存范围内所有数据，而不是一个单一的存储器周期。 ( 1 3 ) 存储器写无效命令：该命令与存储器写命令不同之处是它要保证最小 的传输量是一个高速缓存的行，即主设备要在一次p c l 传输中将寻址的高速缓存 行的每个字节都写入，写入后发布写无效命令，用于维护c a c h e 一致性的写无效 协议。 2 4 2 命令使用规则 所有p c i 设备都是配置( 读和写) 命令的目标，都必须做出应答。对其他的命 令则有选择地响应。命令执行规则保证i ，0 ( 读和写) 命令的执行顺序。有重定位 功能或寄存器的目标设备应能通过配置寄存器映射到存储空间，这就为没有 d 空间设备的使用提供了一种选择。当这种映射实现时，无论设备映射到琰) 空间 西北工业大学硕士学位论文 第二章p a 总线及其接口的实现 还是存储器空间，命令执行规则都对系统设计者提供保证巧。l1 2 1 。 总线主控可以根据需要使用任选指令，目标( 从设备) 也可根据需要而选用指 令，但如果它选用了基本存储器指令，它就必须支持所有存储器命令。否则，就 必须利用别名将这些为优化性能而设的命令( 存储器一行读、存储器多行读和存 储器写无效命令) 转变为基本的存储器命令。例如，一个从设备可以不实现存储 器一行读命令，但是它必须能接受该命令的请求，并按存储器读命令来处理。 同理，一个从设备可以不实现存储器写无效，但它必须能接受该命令的请求，并 按存储器写命令来处理。 对于系统存储器的数据读写，建议在主设备支持的情况下尽量采用存储器写 无效命令和存储器行读命令。如果主设备确实不能支持上述优化性能的命令，可 采用存储器读写命令。对于使用存储器读命令的主设备，所有命令可进行任何长 度的访问。 2 5p c i 总线协议 p c i 基本总线协议传输机制是碎发成组传输啪1 。一个碎发分组由一个地址 节拍和一个或多个数据节拍组成。p c l 支持存储器空间和的空间的碎发传输。 这里的碎发传输是指主桥( 位于主处理器和p q 总线之间) 可以将多个存储器访问 在不产生副作用的前提下合并为一次传输。一个设备通过将基址寄存器的预取位 置1 ，来表示允许预读数据和合并写数据。一个桥可利用初始化时配置软件所提 供的地址范围，来区分那些地址空间可以合并，那些不能合并。当遇到要写的后 续数据不可预取或者一个对任何范围的读操作时，在缓冲器的数据合并操作必须 停止并将以前的合并结果清洗。但其后的写操作，如果在预取范围内，便可与后 面的写操作合并，但无论如何不能与前面合并过的数据合并。只要处理机发出一 系列写数据( 双字) 所隐含的地址顺序相同，主桥路总是可以将它们组合成突发数 据。但由于从处理器中发出的加i 操作不能被组合，所以这种操作一般只有一个 数据周期。 在p c i 总线中，除了r s t 器、矾t a 拱、i n t b 撑、玳t c # 、矾1 r i 斟之外，其他所 有信号都在时钟上升沿被采样。每个信号都有相对于时钟前沿的建立和保持时 间，在此期间不允许有信号跳动，该时间一过，信号的变化就无关紧要了。这样 的时间范围，对a d 【3 1 ：0 】、a d 【6 3 ：3 2 】、p a r 、p a r 6 4 和i d s e l 信号，只是在 适当的时钟沿存在；对l 0 c k 撑、m d y # 、t r d y 静、f m a m 酬、d e v s e 肼、s t o p 群、 r e q 撑、g n t # 、s e r r 榉，在每个时钟沿都存在：对p e r r # 、c ，b e 【3 ：0 1 # 、只在 1 2 西北工业大学硕十学位论文第二章p a 总线及其接口的实现 第一次f m a m 剧有效的时钟沿存在。叩e 【3 ：0 】纯地址段或数据段完成后的那 个时钟上升沿有时间限制。m q a 舨m q b 带、i r q c 以瓜q d 孵口r s t 撑则不受此 限制。 2 5 1p c i 总线的传输控制 p a 总线上的数据传输基本上都是由以下三条信号线控制的： 网a l 讧e 带：由主设备驱动，指明一个数据传输的起始和结束。 m d l 嘴：由主设备驱动，允许插入等待周期。 1 r i y 带：由从设备驱动，允许插入等待周期。 一般来说，p a 总线的传输遵循如下管理规则“： ( 1 ) f | 溘m e 柳m d w 定义了总线的忙、闲状态。当其中一个有效时，总线 是忙的；两个都无效时，总线处于空闲状态； ( 2 ) 一旦f 1 认m 酣信号被置为无效，在同一传输期间不能重新设置； ( 3 ) 除非设置了i r d y 弗信号，一般情况下不能设置矸溘m b 圳言号无效； ( 4 ) 一旦主设备设置了m d w 信号，直到当前数据期结束为止。主设备不能 改变m d 吲言号和f ra m e 精号的状态。 2 5 2 p c i 编址 p a 定义了三个物理地址空间：存储器地址空间、i ，o 地址空间和配置地址 空间，前两个是一般总线都有的通用空间；第三个是用以支持p a 硬件配置的特 殊空间。 p c i 总线的编址是分布式的，每个设备都有自己的地址译码，从而省去了中 央译码逻辑。p c i 支持两种类型的设备地址译码：正向译码和负向译码。所谓正 向译码就是每个设备都监视地址总线上的访问地址是否落在它的地址范围内，因 而速度较快。而负向译码是指该设备要接受未被其他设备在正向译码中接受的所 有访问，因此，这种译码方式只能由总线上的一个设备来实现。由于它要等到总 线上其他所有设备都拒绝之后才能译码，所以速度较慢。然而，负向译码对于标 准扩展总线这类设备是很有用的，因为这类设备必须响应一个很零散的地址空 间。正向译码和反向译码设备都不对保留的总线命令发出d e v s e 硝响应信号。 ( 1 w o 地址空间 在加l 地址空间，全部3 2 位a d 线都被用来提供一个完整的地址编码( 字 西北工业大学硕士学伊论文第二章p a 总线及其接口的实现 节地址) ，使得要求地址精确到字节一级的设备不需多等一个周期就可完成地址 译码( 产生d e v s e m 信号) ，也使负向地址译码节省了一个时钟周期。 在加i 访问中，a d 【1 ：0 】这两位很重要，并要与c 仍e 【3 ：0 】群配合，才能进行 一次有效的访问。 ( 存地址空间 在存储器访问中，所有的目标设备都要检查a d 【1 ：0 】，要么提供所要求的突 发传输顺序，或者执行一目标设备断开操作。对于所有支持突发传输的设备都应 能实现线性突发性传输顺序，而高速缓存的行切换不一定实现。在存储器地址空 间，用a d 【3 1 ：2 】译码得到一个双字地址的访问。在线性增长方式下，每个数据 周期过后，地址按一个d w 0 r d ( 4 个字节) 增长，直到对话结束。在存储器访 问期间，在存储器命令期间，a d 【1 ：o 】有如下意义： 表2 - 2 存储器碎发地址顺序“ a d la d o 碎发顺序 o0 线性，或顺序，碎发时的寻址顺序。 o1 保留 1o c a c h e 行打包模式。 11 保留。 ( 3 ) 配置地址空间 在配置的地址空间中，要用a d 【7 ：2 】将访问落实到一个d w o r d 地址。当 一个设备收到配置命令时，若m s e l 信号成立且a d 【l ：0 】为0 0 ，则该设备即被 选为访问的目标。否则就不参与当前的对话。如果译码出来的命令符合某桥路的 编号，且a d 【1 ：0 】为0 1 ，则说明配置访问是对该桥后面的设备，即不与桥直接 连接的设备。 ( 4 ) 字节校正 用字节使能信号( 佃e 【3 ：0 1 # 来指出哪些字节带了有意义的数据，在每个数 据周期内，可以自由改变字节使能，使之对传输数据的实际含义和有效部分进行 界定，这一功能称作字节校正或字节对齐。 ( 5 ) 总线的驱动与过渡 为了避免多个设备同时驱动一个信号到p c i 总线上而产生竞争，在一个设备 驱动到另一个设备之间设置了一个过渡期，又称为交换周期。在时序图上，交换 期用”一- ”来表示。在每个地址周期和数据周期，所有的a d 线都必须被驱动到 稳定的状态( 数据) ，即使是在当前数据传输中未涉及到的字节所对应的a d 线 也不例外。在实际应用中，如果对功耗要求较高时，为尽量减少由于总线上信号 “ 西北工业大学硕士学位论文 第二章p a 总线及其接口的实现 切换所造成的功耗，对当前总线周期中不用的字节用与前一周期相同的数据去驱 动它们。 2 5 3p c i 总线数据传输过程 p c i 的数据传输过程包括读传送、写传送、传送终止等。p a 是总线地址复 用总线，每一个p c i 总线传送由两个节拍组成：地址节拍和数据节拍。一个地址 节拍由n o 气m 酣信号从非激活状态( 高电平) 转换到激活状态( f 目沌平) 的周期开 始。在地址节拍，总线主设备通过c 偈e 【3 ：o 】删发送总线命令，如果是总线读 命令，紧接着地址节拍的时钟周期叫做总线转换周期，在一个时钟周期内， a d 【3 1 ：o 】既不被主设备驱动也不被从设备驱动，以避免总线冲突。对于写操作， 就没有总线转换周期，总线直接从地址节拍进入数据节拍。地址节拍的时间是一 个p a 时钟周期，数据节拍取决于要传送的数据个数，一个数据节拍至少需要一 个p c i 时钟周期，任何一个数据节拍都可以插入等待周期。f l 认m 酣从有效变为 无效表示当前正在进行最后一个数据节拍。 总线操作结束有多种方式，通常由主设备和从设备共同撤销准备号：t r d y 撑 和m d y 带；如果从设备不能够继续传送，可以设置s 1 d 雕信号，表明从设备撤 销与总线的连接；所寻址的从设备不存在或者d e v s e 瑚信号一直为无效状态都 可能导致主设备结束当前总线操作，使h 渔m 脒和取d y 帮变成无效，回到总线 空闲状态。 ( 1 ) 读操作 图2 - 3 为p a 总线上的一次读操作时序图哺1 。从图中可看出，一旦f i 认m e 带 信号有效，地址周期就开始，并在时钟2 的上升沿处稳定有效。在地址周期内， a d 【3 1 ：0 】上包含有效地址，c 胚e 【3 ：o 】掌上含有一个有效的总线命令。数据期是从 时钟3 的上升沿处开始的，在此期间，a d 【3 1 ：0 】线上传送的是数据，而c b e 撑 线上的信息指出数据线上的哪些字节是有效的( 即哪几个字节是当前要传输的) 。 要特别指出的是，无论是读操作还是写操作，从数据周期的开始一直到传输的完 成，c ，b 瑚的输出缓冲器必须始终保持有效状态。图中的d e v s e 肼信号和t r d y 择 信号是由地址周期内所发地址选中的设备( 从设备) 提供的，但要保证t r d y 襻 在d e v s e 磷之后出现。而m d w 信号是发起读操作( 主设备) 根据总线的占有 情况自动发出的。数据的真正传输是在m d w 和t r d y 舻同时有效的时钟前沿进 行的，这两个信号的其中之一无效时，就表示需插入等待周期，此时不进行数据 传输。这就说明，一个数据周期可以包含一次数据传输和若干个等待周期。在图 西北t 业大学硕士学位论文第二章p a 总线及其接口的实现 2 3 中，时钟4 ，6 ，8 处各进行了一次数据传输，而在时钟3 ，5 ，7 处插入了等 待周期。 在读操作的地址周期和数据周期之间，a d 线上要有一个交换周期，这需要 由从设备利用t r d y 撑强制实现( 也就是t r d y 带的发出必须比地址的稳定有效晚 一拍) 。但在交换周期过后并且有d e v s e 肼信号时，从设备必须驱动a d 线。 在时钟7 处尽管是最后一个数据周期：但由于主设备因某种原因不能完成最 后一次传输( 此时m d y 厩效) ，故f t a m 胖不能撤销，只有在时钟7 处，m d y 舻 变为有效后，f i a m 瑚信号才能撤销。 j l 2 3 埘b j7 8 - 五寸、 o _ a ， 主，厂- 、l 厂 纠：厂 汐 f l 粒撂辟o 。瞎睡一 ( 2 ) 写操作 地址段 总线传避 图2 - 3 读操作时序图 补介孙介札矾八扒伊 婀豇， j 二二：= = 工二：孝_ d = = = = = _ _ 争 一w i 芟：二二| ：么二二：l 厂丁一 一* _ f 、 ：厂t 下l 厂 一s n 羔e 蔓荨l ：l i 广 ，二艟据盛+ 数据氍峄l 戢据晨o 地址段 图2 4 写操作时序图 在写传送中，由于地址和数据都是由主设备提供，不存在a d 【3 1 ：o 】切换驱 动的问题，所以没有转换周期。除此之外，写传送和读传送类似，数据节拍完成 的工作相同。图2 4 为碎发写交易时序图3 玎。 ( 3 ) 传送终止 1 6 西北工业大学硕士学位论文 第二章p a 总线及其接口的实现 p a 总线上的一次传输可以由于传输完成而正常终止，也可以在传输过程 中，由主设备或目标设备提出数据传输终止，但任何一方都不能单方面终止数据 传输，需要主从双方的配合。主设备可以在数据传输完成或目标设备的访问延迟 时间太长而终止数据传输。 目标设备在一定环境下也可以使当前的数据传输终止，如目标设备检测到一 个致命错误，不能完成主设备所请求的交易，或目标设备因为在一定时间内不能 做出响应而不能继续进行突发传输。目标设备通过撤销d e 、，s e 肼并使s 1 o 瑚信 号有效来标识目标设备废止。 2 5 4p c i 总线仲裁机制 p a 总线主设备要求使用p a 总线执行数据传输时，它必须从p a 总线仲裁 器请求使用总线。每个主设备都有各自的请求信号r e 畔和应答信号g n t 机在 任意时刻，一个或多个p a 总线主设备