（电工理论与新技术专业论文）16位定点数字信号处理器dspd16数据路径的设计.pdf

圭塑盔兰堡主兰堡笙苎 a b s t r a c t t h ed i s i t a ls i g n a lp r o c e s s o r ( d s p ) i si nh i 曲s p e e dd e v e l o p m e n ta n dh a sb e e n w i d e l yu s e d i n m a n yf i e l d s ，s u c h a s c o m m u n i c a t i o n ，c o m p u t e r , e t c t h e 1 6 - b i t f i x e d - p o i n td s p t a k e st h el e a d i n g p o s i t i o ni nm a r k e t a l o to f p r a c t i c a ld s pp r o d u c t s h a v eb e e nd e v e l o p e di nf o r e i g nc o u n t r i e s ，w h i l et h er e s e a r c ha n dd e s i g no fd s pi n c h i n ai sc a r r i e do u ti nr e c e n ty e a r s t h ea u t h o rt o o kp a r ti nt h ep r o j e c to f t h e1 6 一b i t f i x e d p o i n td s pc h i p d s p d l 6d e s i g n ”a n d w a s r e s p o n s i b l e f o r d a t a p a t hd e s i g n t h ep a p e rf i r s t l yd i s c u s s e st h eg e n e r a la r c h i t e c t u r eo fd s p , a n dd e s c r i b e st h e m a i nf r a m eo fd a t a p a t hi nd s p d l 6 t h e nd e s i g no fd a t a p a t hi sd i s c u s s e di nd e t a i l ， w h i c hi n c l u d e st h ed e s i g no fb a r r e l - s h i f t e r , 3 2 - b i ta r i t h e m a t i cl o g i cu n i t ( a l u ) ， 1 6 一b i tp r o g r a m d a t aa d d r e s sg e n e r a t o r , 1 6 x 1 6 - b i ta r r a ym u l t i p l i e r f o c u s e sa r ep u t u p o n t h ed e s i g no nl o g i cl e v e la n dc i r c u i tl e v e l ，a n ds o m ec i r c u i ts t r a t e g i e sa r ea p p l i e d t oi m p r o v ep e r f o r m a n c e t h em a i nc o n t r i b u t i o n sa n dc r e a t i v ep o i n t so ft h i sp a p e ra r e a sf o l l o w s ： 1 t h r e es c h e m e so fi m p l e m e n t a t i o na r ec h o o s e nt ob eu s e df o rb a r r e l s h i f t e ri n d s p d l 6 s d a t a p a t h 2v a r i o u sa d d e r sa r eu s e df o rv a r i o u sa r i t h e m a t i cf u n c t i o n si nm ed e s i g n a n e w r e g u l a rc a r r y s e l e c t a d d e ri s p r e s e n t e d i nt h i st h e s i sw h i c hg a i n s v e r ys i m p l e m u l t i p l e x e rl o g i ca n dr e g u l a ra r c h i t e c t u r e a n a l y s i st h e o r e t i c a l l ya n ds p i c e s i m u l a t i o n r e s u l t ss h o wt h a tt h en e ws c h e m er e d u c e st h ea d d i t i o nt i m e i nt h ew o r s tc a s e e f f e c t i v e l yf o rt h e3 2 - b i t a l uo fd s p d l 6 3 am o d i f i e db o o t ha r r a ym u l t i p l i e ri sd e s i g n e df o rt h e1 6 b i tf i x e d - p o i n td s p w h i c h g a i n sh i g hs p e e d a n d r e g u l a rl a y o u t i nt h e d e s i g n ，c o m p l i c a r e d f u n c t i o ni sd i v i d e di n t os e v e r a lm a i nf u n c t i o n a l m o d u l e s ，a n df u n c t i o n a la n dt i m i n gs i m u l a t i o no ft h ek e yc i r c u i tu n i ti sd o n e a f t e r i n t e g r a t i n gt h ed a t a p a t hw i t ht h em i c r o - c o n t r o l l e r , t e s ti n s t r u c t i o n s a r ed e v e l o p e dt o d ot h ef u n c t i o n a ls i m u l a t i o no ft h ew h o l ec p u t h er e s u l ts h o w s t h ec p uo fd s p d l 6 h a si m p l e m e n t e da l ld e f i n e di n s t r u c t i o n s - t h ed a t a p a t hi so n eo ft h em o s ti m p o r t a n tp a r t si nc p ua n di t i sac o m p l e x h i g h s p e e dd i g i t a ls y s t e m t h i sp a p e r h a sc o n t r i b u t e dt ot h ed e s i g no fc o m p l e x1 6 b i t f i x e d - p o i n td s pc h i p k e y w o r d s ：d s p d a t a p a t h b a r r e l - s h i f t e ra l u a r r a ym u l t i p l i e r 原创性声明 本人声明：所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外，论文中不包含其他人已发表 或撰写过的研究成果。参与同工作的其他同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示了谢意。 本论文使用授权说明 本人完全了解上海大学有关保留、使用学位论文的规定，即：学 校有权保留论文及送交论文复印件，允许论文被查阅和借阅；学校可 以公布论文的全部或部分内容。 ( 保密的论文在解密后应遵守此规定) 签名：导师签名；坠! ! 叁日期：兰止 上海大学硕士学位论文 第一章绪论 1 1 课题来源及意义 电子信息产业的核心和基础是集成电路芯片，数字信号处理器( d i g i t a l s i g n a lp r o c e s s o r ) 芯片以其强大的处理能力和高度的灵活性迎合了信号处理任务 对实时性和精确性的要求，近年来，成为集成电路中继通用微处理器与微控制器 之后的又一大类熟点电子产品 n 2 1 。d s p 芯片的应用几乎遍及整个电子领域，主 要应用市场为通信、计算机、消费类电子产品领域。通信领域产品d s p 的用量 约占总需求量的8 5 左右【3 l ，其应用包括蜂窝电话、个人通信网、交换机、b p 机等：对于计算机领域，应用d s p 的产品有调制解调器、声卡、硬盘驱动器、 m p e g 一1 i n d e o 视频卡、互动多媒体、语音合成、阵列处理器、神经网络等； 消费类电子产品市场主要包括数码相机、高清晰度电视、数字式应答机、c d 立 体声、v c d 、d v d 、广播机顶盒等。另外，近年来基于控制应用的d s p 控制器 在汽车电子、检测技术、工业控制等领域正在稳步增长，成为传统的多微处理器 单元和昂贵的多片设计的理想替代删。 根据中国电子信息产业发展研究院( c c i d ) 微电子研究所的跟踪研究，2 0 0 1 年我国数字信号处理器的市场需求量为3 2 9 亿块，比2 0 0 0 年的2 3 5 亿块增长了 4 0 。随着d s p 芯片的品种和技术档次不断提高以及向多功能化、高性能化、 低功耗化方向发展，d s p 日益进入人们的生活，在未来相当长的一段时间，我国 d s p 市场将蓬勃发展，今后几年里我国d s p 市场销售额仍会保持4 0 以上的增 长率，至2 0 0 5 年市场需求量将达到1 3 亿块【4 】。 扩展应用领域的过程中，d s p 不断衍生出多种体系结构。以d s p 架构来看， 1 6 位定，( f i x e d - p o i n t ) d s p 芯片为市场主流，其次为2 0 位定点d s p ，浮点( n o a t i n g p o i n t ) d s p 则处于末位。目前，国外众多厂商涉足我国d s p 产品市场。t e x a s i n s t r u m e n t s 公司、m o t o r o l a 公司、l u c e n t 公司、a n a l o gd e v i c e s 和n e c 等跨国 公司都以各种方式和国内建立了联系，或投资建厂，或设立办事机构，有的建立 起自己的营销网络。各个厂商纷纷加大宣传力度，在中国境内抢摊设点，市场竞 争渐趋激烈。 在我国国内，d s p 的应用已有了相当的基础，有1 0 多家集成电路设计企业 1 上海大学硕士学位论文 从事d s p 及相关产品的开发与应用，但在d s p 芯片的研发上除了某些大学、科 研院所做过预研性课题，目前在芯片市场上极少有国内厂商自己的d s p ，国内市 场绝大部分由国外厂商所占领，致使我国d s p 应用系统及相关产品价格居高不 下，极大限制了国产数字信号处理应用产品的市场竞争能力。从应用范围来说， 数字信号处理器市场前景看好，d s p 不仅成为手机、个人数字助理等快速增长产 品中的关键元件，而且它已经扩展到数码相机和电机控制等领域，尤其是1 6 位 定点d s p 器件是市场上的主流产品。从总体情况来说，我国拥有自主知识产权 的d s p 芯片产品较少，因而在市场竞争，尤其是军事安全方面处于被动的地位。 所以，开发生产具有本国知识产权的低成本d s p 芯片是很有必要的。目前1 6 位 定点d s p 在家庭消费类、通信类电子产品及数字电机控制系统中大量使用，有 良好的市场前景。 作为国家重点扶持的技术研发领域，在完成国内d s p 芯片的市场调研和设 计开发的准备工作后，上海大学上大众芯微电子公司与北京某半导体公司联合进 行了1 6 位定点d s p 芯片的研制工作。本课题来源于两公司联合开发的“1 6 位定 点数字信号处理器d s p d l 6 芯片设计”项目。课题设计的是d s p 处理器c p u 内 核的核心部分一数据路径，d s p 的c p u 内核作为d s p 芯片上的运算引擎，用户 可以在该d s p 的c p u 内核的基础上，根据自行研制产品的需要，设计和选择电 路以及外围电路芯片，开发出完整的d s p 器件。以d s p 的c p u 内核方式进入市 场，使用户可以根据自己的需求设计d s p ，适用性强，缩短了设计产品周期，而 且减少了浪费，从而提高终端产品的性能价格比，通过该d s p 的c p u 内核的研 究，希望能加快我国研制具有自主产权的d s p 芯片的进程。 该1 6 位定点数字信号处理器d s p d l 6 芯片c p u 内核的设计研究，着重于 c p u 的组织实现，即c p u 的内部构造和相互联系。将c p u 硬件分为数据路径 ( d a t a p a t h ) 和控制逻辑两部分，数据路径即数据流的通路，通常包括功能单元 如算术逻辑运算单元、数据地址产生电路、寄存器堆以及内部总线等；控制逻辑 ( 控制器) 即控制指令执行的部件或简单的理解为从指令译码生成控制数据动作 的信号的硬件电路。 本文在研究当今流行的d s p 处理器体系结构的基础上，对d s p d l 6 芯片 c p u 内核中的数据路径进行设计，完成后与控制器集成，形成具有实用价值的 2 上海大学硕士学位论文 1 6 位定点d s p 处理器的c p u 内核。 1 2 设计方法及研究内容 1 2 1v l s i 芯片设计方法 为了简化设计过程，一个典型的v l s i 芯片设计从对芯片的规范定义，到生 产出封装成型的芯片，通常采用层次化的设计方法，一般经过以下设计步骤瓯 随着电路复杂度越来越高，尺寸要求越来越小，为满足要求的时序关系，几个设 计步骤间可能要进行多次反复。 ( 1 ) 系统定义级：对将要设计的系统进行性能、功能、物理尺寸、制造工艺和 设计策略方面的的描述、定义。 ( 2 ) 功能设计：划分出系统的主要功能块，进行与工艺无关的行为级描述，经 过功能设计之后，得到时序关系或者子功能块之间的连接关系。 ( 3 ) 逻辑设计 要根据功能设计进行控制流、字长、寄存器的分配、算术功能、逻辑功能的 设计并进行测试。将根据功能设计定义的布尔表达式，细化到最小逻辑进行设计。 在设计时，对于逻辑模块，应尽可能选择晶体管数目最少的基本逻辑门和双稳态 电路，或者采用规则的、可以重复的单元。对于c m o s 的逻辑设计，可以采用 一些现成的、有效的电路结构如异或门、全加器等，不必全用基本门来构成。 逻辑设计完成后，要进行仿真模拟，以验证该设计是否达到预期的功能和性 能。对于全定制电路来讲，逻辑设计时并不知道各单元的时间延迟值，因而在仿 真模拟时只能预估一个值。一旦逻辑功能被验证正确后，在进行下一步的电路设 计时要考虑到精确的时间延迟值，要把电路设计后得到的精确的延时值作为电路 参数再次进行仿真模拟。 ( 4 ) 电路级设计 对每个功能块的逻辑设计进行电路级描述，电路级设计的目的是得到电路仿 真达到时序要求的具体电路图。用电路图来实现布尔表达式要考虑到速度和功耗 的要求。进行电路设计时，第一步是选择合适的电路形式；第二步是确定电路中 各元器件的参数。 对于数字电路的设计来讲，最重要的延时特性和功率耗散特性，这两个都与 3 上海大学硕士学位论文 负载有关。对c m o s 电路来说，负载可以认为是纯电容，电路的开关速度将取 决于电容上的充放电速度。增加晶体管的宽度会降低它的阻抗，加快速度，但同 时也增加了它的输入电容，因而将减慢上一级电路的速度。同时增加晶体管宽度 可以取得较大的电流，驱动能力强，但是也增加了功耗值。因此要适当选择管子 尺寸，并综合考虑其他因素，以使整个电路的性能最佳。在电路设计时，要进行 充分的电路仿真模拟，如对所设计的基本逻辑电路单元的仿真，以及对整个功能 模块的仿真，观察信号波形，评估信号的延迟。 ( 5 ) 物理设计：即版图设计，具体取决于由制造工艺和材料电气特性决定的设 计规则。 ( 6 ) 制造 ( 7 ) 封装及测试 本论文的重点主要集中在d s p 处理器数据路径的逻辑级及电路级设计，在设 计过程中探索将自动综合设计方法和全定制的设计思想相结合的设计方法进行 设计。 1 2 2 数据路径的设计问题 数据路径是处理器中所有运算执行的核心，处理器中的其他部分都是支持数 据路径的，要么是存储数据路径部分产生的结果要么是决定下一周期数据路径该 怎样动作。典型的数据路径包括基本的组合逻辑功能如与( a n d ) 、或( o r ) 、 异或( x o r ) ，算术功能( 加减、移位、乘) ，以及将中间结果存入寄存器等。 对芯片设计工作的分析显示，虽然数据路径的管子数只占整个微处理器的一 小部分，但是数据路径的版图设计在整个版图设计中占7 0 的分量，原因是为了 满足版图密度和设计性能的要求，数据路径的版图设计主要是手工完成的。由于 数据路径的功能模块都是一些专用单元如加法器、移位器、乘法器等，因而选择 设计好这些单元，是设计数据路径的必要条件。 传统意义上，数据路径都相对简单，具有高度规整的结构，如越，可以采 用位片结构以及面向版图的设计工具来完成。而现在，硅工艺的进步使得在单片 专用集成电路( a s i c ) 上实现更多的计算资源成为可能，从而刺激了图形图像、 多媒体以及通信等应用领域的发展。这些应用领域中的产品面市周期越来越短， 性能要求越来越高，数据路径设计的复杂度增加，并且相对而言数据路径的规整 4 上海大学硕士学位论文 性减少，这是当前数据路径设计时的一个难点问题。 从全定制、手工设计发展到半定制，再到自动综合设计以及可编程门级结构， 设计效率越来越高，而这是以降低版图密度和增加面积成本为代价的。对于设计 者来说，如何以较高设计效率的设计方案达到全定制设计方案的性能，这是一个 问题。随着数据路径电路的复杂度急剧增加，数据路径的设计方案要对设计性能 ( 延时、面积) 以及设计时间等因素进行综合考虑。一方面全定制设计可以实现 高性能，另一方面半定制等设计方法大大缩短了设计时间，已广泛用于v l s i 设 计。两者设计的数据路径电路性能仍有很大的差距，这是由设计流程中的几个因 素造成的1 6 】。文献【7 】已经从设计的各个层次展开了许多研究，以便减少不同设计 方法在数据路径设计之间的性能差距。本文的目标是设计全定制性能的数据路 径，在设计时受设计时间所限，参考了自动综合设计的思路，以探索一种短设计 时间和高性能设计之间的可行方案。着重在逻辑结构级设计和电路级设计的层次 上采用全定制的设计思路，提高电路性能，重点是对算术功能的实现；其他设计 层次借鉴自动综合的设计方法，进行模块划分、功能仿真等。 数据路径设计的另一个问题是低功耗设计的问题。近年来，对电子系统便 携性能的要求越来越广泛，与便携设各最有关系的就是电池的寿命，而这又与电 路的功耗直接相关。此外封装成本以及冷却问题也使非便携设备同样关注功耗的 降低。数据路径电路复杂度高，功耗问题极其重要，设计时要在v l s i 设计的各 个层次上采取相应的措施【8 【9 【，才能实现整个系统的低功耗设计。 本论文研究的重点集中在数据路径的逻辑结构级以及电路级设计的层次， 在电路级层次上采用适当的电路形式以及电路设计策略，考虑了低功耗设计。 首先进行电路设计时，在电路形式上，要确定是采用动态电路还是静态电路， 在文献f 1 1 1 中对这一问题进行了简单阐述。动态电路受时钟控制，电路由一个 n m o s 下拉网络或者一个p m o s 上拉网络组成，有两个工作阶段：预充电阶段 和估值阶段，相比c m o s 电路，输入电容小，并且估值阶段快，即达到稳定值 的时间短，从这一点考虑，动态电路适用于高速电路设计。但是，动态电路时钟 负载大，由此带来需要时钟缓冲驱动器，而且由于有预充电阶段，通常每个周期 对每个节点都需要充电操作，而一些节点可能很快就将电荷放掉，使得信号电平 切换频繁，造成能量消耗较大。再者，现在的系统通常会采用关断时钟的省电策 5 上海大学硕士学位论文 略，而对于动态电路，在关电时需要加入少量额外电路保持当时的逻辑状态，从 而使得电路寄生电容、延迟时间和功耗都有所增加。另外，动态电路对设计的要 求较高，受工作条件影响大，稳定性差。相比较而言，静态电路对设计的要求不 高，容易保证正确性，管子尺寸及电压变化时性能较稳定。总之，除了一些特殊 的应用电路，对于低功耗电路设计，通常不会采用动态逻辑。基于此，考虑到降 低设计难度，在本设计中，尽量采用了静态电路的形式，后面章节中讨论的电路 单元均采用静态逻辑实现，不涉及动态逻辑。对主要运算功能模块选用静态低功 耗单元如x o r x n o r 门、全加器( f a ) 电路；对以这些电路单元为基础构成的 较大的电路系统采用如改变晶体管的尺寸以及排列次序，适当添加缓冲单元 ( b u f f e r ) 等电路设计策略进行优化设计，以降低电路功耗及提高其它性能。 1 3 论文内容的安排 数据路径的设计是提高微处理器芯片性能的关键之一。本文研究工作的目的 是完成1 6 位定点d s p 芯片数据路径的设计，为今后完成整个芯片的设计打下基 础。论文各部分内容安排如下： 第一章是绪论部分，说明了论文的课题来源，介绍了d s p 芯片的应用现状， 说明了研究背景，确定了设计的实现方法及主要研究工作的内容，并介绍论文内 容的安排。 第二章介绍d s p d l 6 芯片实现的体系结构，决定采用通用型d s p 芯片中c p u 内核的数据路径组成方式完成d s p d l 6 芯片的数据路径，并根据体系结构确定了 数据路径的结构，包括功能部件的构成及连接关系等。本章的讨论使后面章节的 讨论有了明确的针对性，后面各章就是对体系结构中的主要功能模块进行设计。 第三章讨论桶形移位器的设计，研究了桶形移位器的三种实现方案，针对 d s p d l 6 芯片所要求的不同移位功能，选取并采用了最优的实现方案。 第四章讨论d s p d l 6 芯片中定点运算功能的设计实现。首先讨论了一些常用 加法器的逻辑结构及电路形式，确定了该数据路径中所使用的加法器形式，尤其 是设计了一种改进的新型选择进位加法器结构，该加法器结构被用于3 2 位算逻 部件a i 和数据地址产生器中1 6 位辅助寄存器算术单元a r a u 的设计。 第五章讨论1 6 x 1 6 定点乘法器的设计，该乘法器采用基4b o o t h 算法和c s a 6 上海大学硕士学位论文 阵列乘法器的结构，用快速跳跃进位加法器生成最终结果。这种设计方案的布线 十分规则，有利于v l s i 实现，设计时充分运用增加缓冲器、引入反逻辑等设计 策略以提高乘法器的性能。 第六章总结及展望，对全文工作进行总结，并提出有待迸一步完成的工作。 7 上海大学硕十学位论文 第二章体系结构及数据路径结构的确定 2 1 通用d s p 处理器的体系结构特点 数字信号处理器即d s p 芯片，是从微控制器基础上发展起来的一种高速专用 的微处理器，适用于高速数字信号处理，其主要应用是实时快速的实现各种数字 信号处理算法。体系结构是确定处理器性能的一个关键因素，包括数据类型、寻 址方式、指令格式以及指令功能等。d s p 处理器以处理速度快见长，能解决数字 信号处理方面的算法的实现问题，原因在于其c p u 的组织实现、或者说体系结 构不同于通用微处理器( 通用c p u ) 和微控制器( m i c r oc o n t r o l l e r u n i t ，m c u ) 。 以两个数字信号处理的实例来说明d s p 所具有的独特结构。很常用的d s p 基准算法是f i r 滤波以及卷积，其运算是做一系列“点积”，即取一个输入量和 个序数向量，在系数和输入样本的滑动窗口间作乘法，然后将所有的乘积加起来， 形成一个输出。类似的运算在数字信号处理过程中大量地重复发生，为此设计的 d s p 处理器必须提供专门的对乘累加( m a c ) 操作的硬件支持。另外一种是快 速傅立叶变换( f f t ) ，它是许多信号处理算法的核一f l , 部分，其特点之一就是输 入矢量按照时间顺序排序，而输出矢量则是按照蝶形寻址，即位反转的顺序。为 了提高实现f f t 的速度，d s p 处理器支持针对该算法的特殊寻址方式一“逆序寻 址”。 由此可以说明为保证数字信号处理的速度，d s p 处理器中会采用不同于通用 c p u 和微控制器的特殊结构【1 2 】【1 3 1 1 1 4 1 1 1 5 1 ： ( 1 ) 改进型哈佛结构 大多数d s p 的存储器结构采用哈佛结构或改进型哈佛结构，将存储器空间 划分成两个，分别存储程序和数据，有两组总线连接到处理器内核c p u ，允许 同时对它们进行访问。采用这种结构使得处理器存储器的带宽加倍，并且可以为 c p u 同时提供数据与指令。在这种布局下，d s p 才可能实现单周期的m a c 指令。 传统的通用处理器使用冯诺依曼存储器结构。这种结构中只有一个存储 器，通过一组总线( 一个地址总线和一个数据总线) 连接处理器的c p u 核。通 常，做一次乘法会发生四次存储器访问，至少用四个指令周期。 8 上海大学硕士学位论文 不过现在典型的高性能通用处理器内部包含有两个片内高速缓存，一个缓 存数据，一个缓存指令，它们直接连接至收e 理器内核，以加快运行时的访问速度。 从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的样。然而从 逻辑上说，两者还是有重要的区别。通用处理器使用控制逻辑来决定哪些数据和 指令字存储在片内的高速缓存里，而不是由程序员加以指定。与此相反，d s p 使用多个片内存储器和多组总线来保证每个指令周期内对存储器的多次访问，在 使用d s p 时，为保证处理器有效使用多总线，程序需要进行处理的很少，程序 员在写程序时要明确地控制哪些数据和指令要存储在片内存储器中。此外，d s p 处理器几乎都不具备数据高速缓存，这是因为d s p 的典型数据是数据流，也就 是说，d s p 运算涉及大量的数据，但重复性较小，对每个数据做计算后，就丢弃， 因此不需用数据缓存器。 ( 2 ) 硬件乘法器 d s p 处理器支持密集的乘法运算，有专门的硬件乘法器来实现单周期乘法， 并且还增加了累加器寄存器来处理多个乘积的和。对应于专门的乘法、累加硬件， 几乎所有的d s p 的指令集都包含有专门的m a c 指令。相反，即使是一些现代的 通用c p u ，也是多个指令周期来做一次乘法。 ( 3 ) 专门的寻址方式 针对常见的数字信号处理操作和算法，d s p 处理器往往都具有专门的寻址 模式，如位逆序寻址、模数( 循环) 寻址等。在通用微处理器中，这些专门的寻 址模式不常使用，因而只有用软件来实现，效率低。速度慢，不适于d s p 应用。 ( 4 ) 零开销硬件循环结构 在数字信号处理算法中，循环是十分关键的功能。所谓零开销循环又称为 零延时循环，也就是说循环构造通过硬件来实现，通过对循环进行初始化，建立 一个计数值并定义循环范围，处理器将不断地执行这一循环，直至达到这一计数 值。处理器在执行循环时，不用花时间即不必执行程序去检查循环计数器的值、 条件转移到循环的顶部、将循环计数器减1 等操作。大多数的d s p 都有专门的 硬件，用于零开销循环。因为d s p 算法有一个共同特点，即大多数的处理时间 是花在执行较小的循环上，所以采用零延时循环可以大大提高处理器的性能。而 大部分通用处理器的循环功能是使用软件来实现的，此时相关的开销会影响到实 9 上海大学硕士学位论文 时处理的性能：不过某些高性能的通用处理器通过使用转移预报硬件，几乎达到 与硬件支持的零开销循环同样的效果。 ( 5 ) 定点运算 从理论上讲，浮点d s p 的动态范围比定点d s p 大，在d s p 的应用中，也 更容易保证数字的精确。但是定点d s p 成本较低，对存储器的要求也较低，而 且耗电较省。因此，大多数d s p 使用定点计算，而不使用浮点。而为了保证数 字的准确，定点d s p 处理器在指令集和硬件方面都支持饱和计算、舍入和移位 功能。 ( 6 ) 定点d s p 指令集 定点d s p 指令集是按两个目标来设计的：第一，使处理器能够在每个指令 周期内完成多个操作，从而提高每个指令周期的计算效率；第二，将存贮d s p 程序的存储器空间减到最小，由于存储器对整个系统的成本影响甚大，该问题在 对成本敏感的d s p 应用中尤为重要。因此，d s p 处理器的指令集通常都允许程 序员在一个指令内说明若干个并行的操作，效率很高。一个典型的例子是，一条 指令就包含了计算f i r 滤波器的一级所需要的所有操作。但是与通用处理器的指 令集相比，d s p 指令集不太直观，也不太容易使用。 另外，通用处理器的程序一般使用c c + + 等高级语言，而对于d s p 来说， 主要的d s p 应用程序都是用汇编语言写的，至少部分是汇编语言优化的。原因 有两个：首先，大多数广泛使用的高级语言，并不适合于描述典型的d s p 算法： 其次，d s p 结构的复杂性，如多存储器空间、多总线、不规则的指令集、高度专 门化的硬件等，使得难于为其编写高效率的编译器。典型的d s p 应用都具有大 量计算的要求，并有严格的时间开销限制，因此即便用编译器将c 源代码编译 成为d s p 的汇编代码，对程序至少是程序最关键部分的优化必不可少。 ( 7 ) 执行时间的预测 大多数的d s p 应用，如蜂窝电话和调制解调器都是严格的实时应用，所有 的处理必须在指定的时间内完成。这就要求程序员准确地确定每个程序需要多少 处理时间，或者至少要知道，在最坏的情况下，需要多少时间。 低成本通用处理器具有相对简单、直接的结构，比较容易预测执行时间， 然而，大多数实时d s p 应用所要求的处理能力是低成本通用处理器所不能提供 上海大学硕士学位论文 的。而对比高性能通用处理器，d s p 的优势在于，即便是使用了高速缓存的d s p ， 哪些指令会放进去也是由程序员而不是处理器来决定的，因此很容易判断指令是 从高速缓存还是从存储器中读取。d s p 一般不使用动态特性，如转移预测和推理 执行等，因而可以由一段给定的代码来预测所要求的执行时间，从而使程序员得 以确定芯片的性能限制。 2 2d s p d l 6 处理器的体系结构及指令系统概述 d s p d l 6 处理器的体系结构是在吸收多种国外通用d s p 的先进体系结构的 优点后提出的，作为一种1 6 位定点d s p 结构，采用了先进的改进型哈佛结构； 采用四级流水线的实现，并选择t i 的t m s 、c 2 4 x 的指令集，t m s 、c 2 4 x 的指令 集支持的数据类型是定点数据类型，其中定点数数据类型包括字节、无符号字节、 字和无符号字；支持三种基本存储器寻址方式：立即数寻址，直接寻址，间接寻 址：支持位逆序寻址方式。 针对通用d s p 的应用特点和数据路径的组成情况，1 6 位定点数字信号处理 器d s p d l 6 中数据路径的设计主导思想包括： ( 1 ) 改进的哈佛结构及多总线结构：六组1 6 位总线，即程序地址总线，程序读 总线，数据读地址总线，数据读总线，数据写地址总线，数据写总线。 ( 2 ) 并行功能部件及并行技术：3 2 位中央算术逻辑单元a u j ，片内硬件乘法器： 四级流水线技术。 ( 3 ) 尽量提高数据路径中功能部件的共用程度：为了减少芯片面积，将芯片中 的功能接近的部件尽可能合并是重要的。 ( 4 ) 1 6 位辅助寄存器算术单元a r a u 及逆序寻址模式。 ( 5 ) 尽量采用低功耗设计技术。 数据路径作为处理器所有运算执行的核心，是提高数据处理速度及降低芯 片功耗的关键，根据上面提出的设计主导思想，具体逻辑电路设计时还应重点采 用以下措施： ( 1 ) 采用流水线，降低芯片功耗，提高系统时钟。流水线是一种增加少量芯片 面积换取芯片工作速度性能提高的设计技巧，其原理是在很长的组合逻辑路径中 插入寄存器。也就是将操作分解为流水线的几个阶段( 级) ，在每级操作之后加 1 1 上海大学硕士学位论文 入寄存器，相对于由组合逻辑完成的算术操作会有很长的延迟时间，流水线中的 各阶段操作可以在一个较短的周期内完成。流水线各阶段操作是独立的，可以同 时并行执行，因而各阶段不能共享寄存器，通常也不共享其他硬件资源。流水线 最适用于需要实现大量重复操作时，虽然会增加硬件，但是却能大大减少组合逻 辑延时，提高整个系统工作频率。 ( 2 ) 按面积优化组合逻辑，减小组合逻辑的复杂性，从而减少组合电路需要的 逻辑门数量。设计时使用流水线保证了芯片具有足够高的处理速度，因为流水线 寄存器间组合逻辑的速度性能目标是较容易实现的。考虑到功耗要求，应以最少 的逻辑门数实现所要求的功能，因为通常逻辑门数减少，可以使芯片的功耗降低。 在第四章运算电路的设计中，对加法器、减法器都尽量使用简单的选择器结构形 式，而不使用管数较多的静态c m o s 结构，从而可以在节省逻辑门数的情况下， 使电路仍具有较高的处理速度。 ( 3 ) 以原理图描述功能模块的数据流，以硬件描述语言的行为语句描述控制流。 这种逻辑电路设计思想充分利用电路设计直观、形象和语言设计简单明了的优 势，既获得具有高效率流水线结构的同步电路，又能够大大缩短设计验证时间。 ( 4 ) 设计过程中综合全定制设计和自动综合设计等设计思路，使用“自底向上” 与“自顶向下”设计相结合，“逻辑设计”、“功能仿真”、“时序仿真”交替进行 的设计技巧，以保证逻辑电路的层次化、模块化以及功能的讵确性。首先把逻辑 复杂的功能模块，分割为几个相对简单的小模块；然后分别设计这些小模块，对 其进行功能仿真，时序仿真，改进设计，再仿真，直到功能及电路性能完全 正确；再由简单功能模块电路组成功能复杂的较大模块电路，重复仿真、改进设 计的过程：再由这些较大模块，构成更高层次的模块，最后获得功能完全正 确的逻辑电路。 2 3d s p d l 6 处理器数据路径结构的确定 根据d s p d l 6 的体系结构和设计主导思想，确定了数据路径中的主要功能 模块和数据流通路。 1 6 位定点d s p d l 6 中c p u 的框图如图2 1 所示，采用改进的哈佛结构，具 有分离的程序空间总线和数据空间总线。图中左边为运算通路，为使得c p u 可 1 2 上海大学硕士学位论文 以在一个机器周期内同时读、写，进步分离读、写时的数据、地址总线。从而 将程序和数据总线分为六组1 6 位总线：p a b 一程序地址总线，提供读写程序存储 器的地址；p r d b - 读程序总线，将指令代码、立即操作数以及表信息从程序存储 器送至c p u ：d r a b 一读数据地址总线，提供读数据存储器的地址；d r d b 一读数 据总线，将数据存储器中的数据送至中央算术逻辑单元( a l 耵) 和辅助寄存器算术 单元( a ra 1 i ) ；d w 蛆一写数据地址总线，提供写数据存储器的地址：d w e b 写数 据总线，将数据送至程序存储器和数据存储器。 图2 1 d s p d l 6 的c p u 总框图 d s p d l 6 的c p u 包括：3 2 位中央算术逻辑单元a i ，3 2 位累加器a c c ， 1 6 x 1 6 位并行乘法器，三个定标移位器，数据地址发生逻辑，程序地址发生逻辑 等。 d s p 算法中有大量的重复操作，需要c p u 反复进行取指、译码、取操作数、 执行等过程，而重复结构的实现可以采用流水线的方法，因此d s p d l 6 处理器采 用了四级深度的流水线操作，即将指令流水线分为四个独立的阶段：取指令、指 1 3 上海大学硕士学位论文 令译码、取操作数、指令执行。四个阶段是独立的，各级之间的操作可以重叠即 并行进行，也就意味着在任何给定的时钟周期内，有一至四条不同指令被激活， 每条指令处于不同的流水线阶段。 在流水线中，时钟周期的后半部分进行寄存器的读操作，而在时钟周期的 前半部分进行寄存器的写操作，是一种常用的解决流水线数据相关问题的简单技 术。本文的c p u 时钟就采用2 相( 节拍) 静态逻辑实现，由主相和从相组成， 在主相中执行所有运算逻辑，在从相中锁存结果，两相操作为运算逻辑的执行提 供了充裕的时间，从而使得尽管采用深度流水线增加了转移和子程序调用的时间 开销，c p u 仍能以较快的时钟速率运行。 为实现零开销循环，采用了循环计数寄存器r p t cr e g ，以及专门的硬件 循环减1 计数器( r p t c ) ，1 6 位循环减1 计数器与重复指令一起使用，通过对 r p t cr e g 进行初始化，从而定义循环范围并建立一个计数值，以决定下一条 指令重复多少次，处理器将不断地执行这一循环直至r p t c _ r e g 被减为0 。 s t 0 、s t l 是两个1 6 位状态寄存器，含有各种状态位和控制位。这两个寄 存器可以被保存至数据存储器或从数据存储器加载，因而允许为子程序保存和恢 复c p u 的状态。 d s p d l 6 支持三种寻址方式：立即寻址、直接寻址和间接寻址。如图2 2 所 示，数据地址的来源有三个，第一个用于立即寻址，指令字中包含指令所使用的 一个常数，i r ( i r l ) 表示来自指令寄存器。第二个用于直接寻址，由状态寄存 器s t o 中的9 位数据页指针( d p ) 和指令中的低7 位合并而成1 6 位数据地址。 第三个用于间接寻止，使用当前辅助寄存器( a r n ) 的内容作为数据存储器地址， d s p d l 6 通过8 个辅助寄存器a r 0 一a r 7 ，提供了灵活而强大的间接寻址能力。 d p 图2 2 数据地址产生逻辑的示意图 程序地址产生逻辑( p a g e n ) 的功能是，在处理器执行当前指令的同时产 生下一个程序地址，其框图如图2 3 所示。图中1 6 位宽度的8 级堆栈，用于存 储最多8 个返回地址；此外，还可将堆栈用于暂时存储。根据d s p 处理器体系 1 4 上海人学硕士学位论文 结构的要求，在执行某些指令之前，程序地址产生逻辑还使用1 6 位宽度、一级 微堆栈m s t a c k 来存储个返回地址，以提供这些双操作数指令中的第二地址。 程序地址产生逻辑中涉及到的运算是1 6 位程序计数器( p c ) 的加1 操作，以得到 程序顺序执行时的下条指令的地址， 控) 图23 程序地址产生逻辑的功能框图 c p u 的运算功能框图重画于图2 4 ，包括移位器、中央算术逻辑单元和乘单 元。总线d r d b 、p r d b 为c p u 内部运算提供操作数据的，通过它们从存储器 中读出数据送到运算部件；d w e b 将运算执行结果送出c p u 写入存储器的数 据总线。很明显在组合逻辑的运算路径中插入了寄存器x r e o 、y r e g ，p r e g 、 d r e g ，a c c 从而实现流水线及运算部件的并行操作。 除了运用四级流水线等并行技术来保证d s p 的运算性能，另外采用了并行 的执行部件：1 6 x 1 6 位片内硬件乘法器，以保证单周职m a c 指令的运行：3 2 位 中央算术逻辑单元舭刖；独立的1 6 位辅助寄存器算术单元a r a u ，用于数据地 址的产生及实现逆序寻址模式。所有这些运算硬件使得在每条指令周期有可能执 行更多的操作。由于采用了流水线、并行功能部件等并行体系结构设计，因而 c p u 可在单指令周期内执行高速的算术运算。 上海大学硕士学位论文 一， 图2 4c p u 数据路径的运算功能框图 后面各章将针对图2 4 中各组成模块来进行讨论。 d s p d l 6 数据路径整体电路原理图见附录一。 1 6 控制信号 + ；：+镕i#；l 8l i女：l l l 上海大学硕士学位论文 第三章桶形移位器的设计实现 3 1 桶形移位器的设计 在现代高速微处理器芯片中，为了使各种移位操作都能在最短的时间内完 成，普遍采用了桶形移位器( b a g e l s h i r e r ，b s ) ，将其并入成为数据流通道的 一部分。利用桶形移位器可以把两组总线连接起来，使数据象滚桶一样在两总线 之间连续移动多位，或者实现变字长操作。通常，b s 可以完成的移位操作有算 术左、右移，逻辑左、右移，循环移位，一般为了减少晶体管和连线的数目以节 省面积，通常只实现右移或左移中的一种，例如只实现右移，而左移通过右移实 现。有时根据指令体系的要求，可能只需要上述移位操作中的一部分功能，如移 特定的几位，或者将短操作数扩展以便与长操作数运算，所以b s 又被称为定标 移位器。对于大的移位阵列可以采用基于三值逻辑的控制方式，以减少移位的中 间级数，速度快，但是这种控制方式原理复杂，布线数目多，设计难度较大，适 用范围有限。通常，b s 的实现方案是基于二值逻辑控制的，有全译码方式、全 编码方式和部分译码方式【。下面分别对它们的原理进行讨论，并结合实际芯片 设计要求，设计出d s p d l 6 中需要的移位器电路。 3 1 1 全译码方式 全译码方式是对表示移位次数的二进制位进行完全译码，各种移位都有单独 的控制线，其框图如图3 1 所示。假如对于3 2 位数据来说，移位部分需要有3 2 根控制线s 0 3 r s c o 分别控制移3 1 0 位的操作。 全译码方式桶形移位器的原理和实现很容易，但是移位次数较多时，控制线 走线较多并且长，可能会影响整个b s