（检测技术与自动化装置专业论文）soc平台的片上总线设计及ip核集成技术研究.pdf

s o c 平台的片上总线设计及i p 核集成技术研究 捅安 由于在迄今为止的集成电路发展历程中，摩尔定律一直在起作用，因此芯 片的集成度不断提高，功能日益复杂，系统芯片( s o c ：s y s t e m o n a - c h i p ) 就是 其中的典型代表。它在带给我们巨大便利的同时，也向传统的设计方法学提出 了挑战。基于平台的设计方法是目前工程上广泛采用的一种s o c 设计方法，它 是s o c 设计方法学的发展趋势。 基于平台的设计过程可以划分为两个阶段：平台的设计和平台的应用，因 此基于平台的设计方法的基础是拥有一个s o c 平台。而平台设计中的一个重要 方面是进行片上总线的设计，因为当前s o c 设计中普遍采用的是片上总线的体 系结构。另一方面，应用平台进行产品开发过程中的一个主要工作是在平台的 基础上进行i p 核的集成与删减。可以看出，片上总线的设计及i p 核集成技术 对基于平台的设计方法具有非常重要的意义。 本文分析了基于平台的设计方法学，并对s o c 平台中的片上总线设计及i p 核的集成技术进行了研究。另外，考虑到目前s o c 的验证是个非常大的挑战， 本文依据该片上总线构建了一个集成化的验证环境来提高验证效率。论文的主 要工作如下： 1 研究了基于平台的设计方法学，包括s o c 平台的概念、基于平台的设 计流程、平台中使用的互连机制、并总结了该设计方法的优缺点。 2 基于层次化片上总线构建了一个s o c 平台，并重点讨论了其中总线桥 模块的设计过程。该模块采用了参数化的设计思想，易于在外设总线上进行i p 核的集成，可以显著提高集成效率。 3 分析了功能验证的方法和基本流程，并从验证平台的架构、验证数据的 组织和管理、验证i p 的设计和系统脚本的设计四个方面阐述了集成化验证环境 的构建过程，并利用该验证环境完成了片上总线桥的验证。该验证环境同样适 用于使用该片上总线的s o c 验证。 4 总结了i p 核集成存在的问题及i p 核集成的一般方法，使用该方法完成 了i i c 模块在外设总线i p b u s 上的集成工作，并对接口的正确性进行了验证。 通过对上述内容的研究和实践，一方面积累了片上总线设计及i p 核集成的 经验，另一方面也为基于平台的设计方法学的应用奠定了一定的基础。 关键词：s o c 平台片上总线功能验证验证i pi p 集成 r e s e a r c ho nd e s i g no fo n - c h i pb u sa n di pc o r ei n t e g r a t i o n t e c h n o l o g yo ft h es o cp l a t f o r m a b s t r a c t u n t i ln o w ，b e c a u s em o o r el a wc o n t i n u o u s l yp l a y st h er o l ei nt h ei n t e g r a t e d c i r c u i td e v e l o p m e n t i n gc o u r s e ，t h ec h i p si n t e g r a t i o ni n c e a s i n g l ye n h a n c e s ，t h e f u n c t i o ni s d a yb yd a yc o m p l e x ，s o ci st y p i c a lr e p r e s e n t a t i v eo ft h e m i tw h i l e t a k e st ow h i c hw eg r e a t l yf a c i l i t a t e s a l s op r o p o s e st h ec h a l l e n g et ot h et r a d i t i o n a l d e s i g nm e t h o d o l o g y p l a t f o r m b a s e d d e s i g n ( p b d ) i st h eq u i t ep o p u l a ro n eo ft h e p r e s e n ts o cd e s i g nm e t h o d ，i ti st h et e n d e n c yo ft h es o cd e s i g nm e t h o d o l o g y p b dc a nb ed i v i d e di n t ot w os t a g e s ：p l a t f o r m d e s i g na n da p p l i c a t i o n o f p l a t f o r m ，s ot h ef o u n d a t i o no fp b di so w n i n gap l a t f o r m a ni m p o r t a n ta s p e c to f p b di sd e s i g no fo n c h i pb u s ( o c b ) ，b e c a u s en o wo c bi s g e n e r a l l yu s e di nt h e s o cd e s i g n ，o nt h eo t h e rh a n d ，am a j o rj o bo fp b di si n t e g r a t eo rd e l e t ei pc o r e s o w ec a ns e e ，d e s i g no fo c ba n di n t e g r a t i o no fi pc o r eh a v es i g n i f i c a n tc o u n to nt h e p b d t h i sd i s s e r t a t i o nd i s c u s s e sp b dm e t h o d o l o y g ，a n dr e s e a r c h e so nd e s i g no f o c ba n di n t e g r a t i o no fi pc o r e m o r e o v e r ，c o n s i d e r i n gt h e c h a l l e n g eo fs o c v e r i f i v a t i o n ，av e r i f i c a t i o ne n v i r o n m e n ti sa l s od e s i g n e dt oi m p r o v ev e r i f i c a t i o n e f f i c i e n c y t h em a i nw o r ka n da c h i e v e m e n t a r ea sf o l l o w s ： 1 p b dm e t h o d o l o y gi sa n a l y z e d ，i n c l u d i n gt h ec o n c e p to fs o cp l a t f o r m 、t h ed e s i g n f l o wo fp b d 、t h ei n t e r c o n n e c t i o nm e c h a n i s mo ft h es o cp l a t f o r m ，a l s os u m m a r y g o o da n db a dp o i n t so fp b d 2 c o n s t r u c tas o cp l a t f o r m ，m a i n l yd i s c u s st h ed e s i g np r o c e s so fb u sb r i d g e m o d u l e t h i sm o d u l eu s et h ep a r a m e t e r i z e dd e s i g nt h o u g h t ，e s a yt oi n t e g r a t ei pc o r e o np e r i p h e r a lb u s 3 a n a l y z et h ef u n c t i o n a lv e r i f l c a t i o n nm e t h o da n dt h eb a s i cf l o wo fi t ，a n df i n i s h t h ec o n s t r u c t i o no fv e f i c a t i o np l a t f o r mb a s e do nf o u rp o i n t s ：s t r u c t u r eo ft h e p l a t f o r m 、o r g a n i z a t i o na n dm a n a g e m e n to ft h ed a t a 、d e s i g no fv e r i f i v a t i o ni pa n d d e s i g no fs y s t e ms c r i p t s t h i sp l a t f o r ma l s oa d a p t st ov e r i f i c a t i o no f t h es o cu s eo f t h i so n - c h i pb u s 4 s u m m a r yt h ep r o b l e mo fi pc o r ei n t e g r a t i o na n dt h em e t h o d so fi t ，a l s ou s et h i s m e t h o df i n i s ht h ei n t e g r a t i o ni i cm o d u l et oi p b u s ，a n dv e r i f i e dt h ec o r r e c t n e s so f i t si n t e r f a c e t h r o u g hr e s e a r c ha n dp r a c t i c e o na b o v ec o n t e n t s ，o no n eh a n d ，a c c u m u l a t e e x p e r i e n c eo fd e s i g no fo c ba n di pi n t e g r a t i o n ，o nt h eo t h e rh a n d ，l a i dt h e f o u n d a t i o no fa p p l i c a t i o no fp b d k e y w o r d s ：s o cp l a t f o r m 、o n - c h i pb u s 、f u n c t i o n a lv e r i f i c a t i o n 、 v e r i f i c a t i o ni p 、i pi n t e g r a t i o n 图1 一l 图卜2 图2 1 图2 - 2 图2 - 3 图2 - 4 图2 - 5 图2 6 图2 7 图2 8 图3 一l 图3 - 2 图3 - 3 图3 - 4 图3 - 5 图3 - 6 图3 7 图3 - 8 图4 - i 图4 - 2 图4 - 3 图4 4 图4 - 5 图4 - 6 图4 - 7 图4 - 8 图4 - 9 图4 1 0 图4 一l l 图4 一1 2 图4 一1 3 图4 一1 4 插图清单 i c 产业的分工2 集成电路设计自动化的各个阶段3 s o c 结构示意图8 半导体工艺发展与i c 设计效率增长之间的剪刀差1 0 典型的层次化片上总线体系结构1 3 a m b a 总线架构1 4 c o r e c o n n e c t 总线架构1 5 w i s h b o n e 总线架构1 6 基于平台的总体设计流程1 7 基于平台的设计方法示意图1 7 s o c 平台结构框图2 0 s o c 平台地址映射图2 1 系统总线基本读数据传输时序图2 3 系统总线基本写数据传输时序图2 3 i p b u s 基本读写数据传输时序图2 5 典型的数字i c 设计及验证流程2 6 总线桥结构框图2 7 总线桥模块状态转移图2 8 事务与接口信号间的对应关系3 7 验证平台结构示意图3 8 验证平台结构图4 0 验证平台配置文件4 2 测试平台模板文件4 2 验证平台数据组织流程图4 3 模块目录4 3 芯片系列目录4 4 工作目录4 4 系统运行脚本4 7 格式转换脚本4 9 基于任务的m l b 总线功能模型的v e r i l o g 描述5 1 总线监视器的工作过程5 1 写3 2 位数据到8 位外设的仿真波形图5 4 图4 一1 5 图4 1 6 图4 一1 7 图4 1 8 图5 1 图5 - 2 图5 - 3 图5 - 4 图5 - 5 图5 - 6 背靠背的读数据波形图 插入等待状态下的写1 6 位数据的仿真波形图 包含错误状态的写1 6 位数据的仿真波形图 语句覆盖率报告 i p 经封装后集成到片上总线中的示意图 可重用i p 核的系统级设计框图 i i c p c i 桥的顶层框图 i i c 的基本读写时序图 i i c 封装电路的信号处理 i i c 总线接口的仿真波形图 5 6 6 7 o 2 2 3 4 5 5 5 5 5 6 6 6 6 6 6 表2 一l 表3 - i 表3 2 表3 - 3 表3 4 表3 - 5 表3 - 6 表3 - 7 表3 - 8 表4 1 表4 - 2 表4 - 3 表格清单 s o c 设计方法主要特征比较表1 1 系统总线主要信号及其功能描述2 l 传输码编码及其说明2 2 传输数据宽度编码及其说明2 2 i p b u s 总线信号及其说明2 5 总线桥设计中的参数定义3 0 外设端口大小编码说明3 0 总线桥写数据对齐规则3 2 总线桥读数据对齐规则3 3 v s i a 功能验证分类法3 6 i p b u s 总线上读事务与总线信号问的对应关系5 2 总线桥i p 核的功能验证计划表5 3 独创性声明 本人声明所呈交的学位论文是本人在导师指导f 进行的研究工作及取得的研究成果。 据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰 写过的研究成果，也不包含为获得盒匿工些太堂或其他教育机构的学位或证书而使 用过的材料。与我一同1 _ 作的同志对本研究所做的任何贡献均己在论文中作了明确的说 明并表示谢意。 学能论文作者签字：4 可吖午签字日期：2 。1 年耳月q 日 学位论文版权使用授权书 本学位论文作者完全了解 盒目b 王些友堂有关保留、使用学位论文的规定，有权 保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人 授权鱼月b 王些盘堂可以将学位论文的全部或部分论文内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名 名：磊，一 签字日期：2 叩年斗月2 6 f 日签字日期；h 9 年午月，日 学位论文作者毕业后去向 工作单位： 通讯地址： 电话 邮编 致谢 在论文完成之际，我首先要感谢我的导师高明伦教授和潘剑宏老师，是您 们给予我进入集成电路设计这一领域学习和研究的宝贵机会，并由衷感谢两位 老师在我读研期间给予的培养、支持和无私的教诲! 感谢论文指导教师张多利副教授在工作和学习中给予的指导。在论文的写 作过程中，他提供相当有价值的帮助，并耐心阅读本文，提出宝贵的修改意义。 感谢验证项目组成员：张多利、贺珊、何亚军、沈斌在学习和课题研究中 提供的无私帮助。 感谢8 6 3i p 评测项目组成员：张溯、周萌、许海辉、章伟在项目中给予我 的帮助。 感谢国家8 6 3 项目基金及武装部预研项目基金的支持。 感谢合肥工业大学微电子设计研究所全体成员在我研究生期间给予我的帮 助和支持。 由衷感谢我的父母和亲人多年来的培养和关心。 最后，还有感谢文中引用过文献的所有作者们，没有他们的工作，就不可 能完成本论文，他们的科学严谨的态度让我受益匪浅。 作者：何伟 2 0 0 7 年4 月 1 1 集成电路的发展与特点 第一章绪论 自1 9 5 9 年世界上第一块半导体硅集成电路( i c ：i n t e g r a t e dc i r c u i t ) 研制成功 以来【”，集成电路以其极高的性能价格比，受到工业界及学术界的高度重视， 一直以惊人的速度发展着。衡量集成电路技术进步的主要标志是集成度，围绕 着提高集成度为目标的工艺和设计技术一直是集成电路技术的主要发展方向。 所谓集成度是指在单一芯片上所集成的晶体管的数目。集成度的提高使集成电 路的功能增强，成本降低，速度提高，功耗下降，可靠性加强。这些优点恰恰 就是集成电路出现的驱动力，也是分立元件组成的电路逐渐被替代成集成电路 的根本原因。 集成电路是由多个半导体器件单元、电子元件按设计要求实现电气互连而 成的统一体。依据材料和工艺不同，分为半导体集成电路，厚膜电路，薄膜混 合电路，现在生产和使用的绝大多数是半导体集成电路。半导体集成电路按集 成度可分为小规模i c ( 1 0 0 个以内) 、中规模i c ( 1 0 0 1 0 0 0 个) 、大规模( 1 0 0 0 - 1 0 万个) 、超大规模( 1 0 万1 0 0 0 万个) 、特大规模( 1 0 0 0 万1 0 亿个) 、巨大规 模( 1 0 亿以上) 。集成度的增长正如i n t e l 公司创始人之一g o r d o ne m o o r e1 9 6 5 年所预言的那样：集成电路的集成度每1 8 个月将增加一倍，性能增加一倍，这 就是著名的摩尔定律( m o o r el a w ) t “。 从4 0 多年的i c 发展历程来看，“从电路集成到系统集成”这句话是对i c 产品从小规模集成电路到今天巨大规模集成电路发展过程的最好总结，即整个 i c 产品的发展经历了从传统的板上系统到片上系统( s o c ：s y s t e m o n - a - c h i p ， 也可译为系统芯片) 的过程。在这历史过程中，世界i c 产业为适应技术的发展 和市场的需求，其产业结构经历了几次重大变革i 3 儿4 1 ( 如图1 1 所示) 。 第一次变革：i c 产业仅处于以生产为导向的初级阶段。7 0 年代，i c 的主 流产品是微处理器( m p u ：m i c r o p r o c e s s i n gu n i t ) 、存储器以及标准逻辑电路。 这一时期集成设备开发商( i d m ：i n t e g r a t e dd e v i c em a n u f a c t u r e r ，也称为垂直 型企业，指具备设计、制造、封装、测试和销售等一整套开发能力的企业) 在i c 市场中充当主要角色，i c 设计只作为其附属部门而存在。这时的i c 设计与工 艺密切相关，主要以人工为主，计算机辅助设计( c a d ：c o m p u t e r a i d e dd e s i g n ) 系统仅作为数据处理和图形编程之用。 第二次变革：无生产线的i c 设计公司( f a b l e s s ) 与只有生成制造能力的晶圆 代工公司( f o u n d r y ) 的崛起。8 0 年代，i c 的主流产品为m p u 、微控制器( m c u ： m i c r o c o n t r o l l i n gu n i t ) 及专用集成电路( a s i c ：a p p l i c a t i o n s p e c i f i ci c ) 。这 时，f o u n d r y 与f a b l e s s 相结合开始成为i c 产业发展的新模式。随着m p u 和 p c 机的广泛应用与普及，i c 产业已开始进入以客户为导向的阶段。 噬型譬掣l 掣学 ，。一 刮c h i p l 、。厂面 迅坐 、= = = 书锥、设计止=翱。二!之i7重：一用 4 乱 】口堆 l7 窿 ： y r o c , 一 。：、= - ( ：。”oii 5 匡豳菡函 匝量圆医盈堑刿i 塞矗鏖擅j 军代t 0 8 0 年代8 0 , 9 0 年代l i p c h i p 图卜li c 产业的分工 第三次变革：“四业分离”的i c 产业。9 0 年代，随着i n t e r n e t 的兴起， i c 产业跨入以竞争为导向的高级阶段，国际竞争由原来的资源竞争、价格竞争 转向人才知识竞争、密集资本竞争，而以动态随机存储器( d r a m ：d y n a m i cr a m ) 为中心来扩大设备投资的竞争方式已成为过去。如1 9 9 0 年，美国以i n t e l 为代 表，为抗争日本跃居世界半导体榜首之威胁，主动放弃d r a m 市场，大搞c p u ， 对半导体工业作了重大结构调整，又重新夺回了世界半导体霸主地位。这使人 们认识到，越来越庞大的i c 产业体系并不有利于整个i c 产业发展，“分” 才能精，“整合”才成优势。于是，i c 产业结构向高度专业化转化成为一种趋 势，开始形成了设计业、制造业、封装业、测试业独立成行业的局面。 i c 产业最近的一次分工始于9 0 年代末，目前仍在进行。这就是i c 设计产 业中的系统设计和知识产权模块( i p ：i n t e l l e c t u a lp r o p e r t y ) 设计的分工，形成了 以s o c 技术为主的c h i p l e s s ( 指整合i p 以形成新的产品，不做具体模块的设计) 设计方式。现今集成电路产业显著地表现出如下特点【5 】： 市场性。市场的需求决定了集成电路产品的导向。 创造性。i c 设计是一项创造性极强的工作，对于每个品种来说，都是一 个新的挑战。 更新性。i c 设计技术日新月异，设计方法和设计软件也在不断推陈出新。 紧迫性。集成电路产品尤其是消费类产品大都有上市时间的要求。i c 设 计工程师所面临的问题是以最快的速度设计出正确的、效益最大的产品。 合作性。由于技术的发展，i c 设计中的技术分工显得越来越重要。任何 人都很难成为所有方面的专家，而通常只能成为某一方面( 如系统、逻辑、版图) 的专家。一个成功的设计必须由多人的共同努力才能完成。 风险性。i c 设计人员在产品的开发中承担着很大的风险，任何一点失误 都可能造成产品开发的失败。 2 1 2 集成电路设计方法和工具的变革 随着集成技术的不断发展和集成度的迅速提高，集成电路芯片的设计工作 越来越复杂，因而急需在设计方法和设计工具这两方面有一个大的变革。各种 计算机辅助工具的涌现以及设计方法学的诞生正是适应了这样的要求。 3 0 多年来，集成电路设计自动化( e d a ：e l e c t r o n i cd e s i g na u t o m a t i o n ) 的 发展大致可分成三个阶段【1 1 ，见图1 2 。 行 仑 逻 仓 局 擒， 图 形 生 为 d 综 吲 线 iu 图成 综 辑 口 口 9 0 年代 高层次设计自动化 8 0 年代 计算机辅助工程 7 0 年代 计算机辅助设计 图1 _ 2 集成电路设计自动化的各个阶段 7 0 年代的第一代e d a 称为计算机辅助设计系统，它以交互式图形编辑和 设计规则检查为特点。那时的逻辑图输入( s c h e m a t i ce n t r y ) 、逻辑模拟、电路 模拟与版图验证是分别进行的，人们需要对两者的结果进行多次的比较和修改 才能得到正确的设计。第一代e d a - i - 具还不能适用于规模较大的设计项目，而 且设计周期长、费用高。 8 0 年代出现了第二代e d a 系统，称为计算机辅助工程( c a e ：c o m p m e r a i d e de n g i n e e r i n g ) 系统。它集逻辑图输入、逻辑模拟、测试码生成、电路模 拟、版图设计、版图验证等工具于一体，构成了一个较完整的设计系统。不仅 有设计全定制电路的版图编辑工具，还包括有门阵列、标准单元等电路，系统 可完成自动布局、自动布线功能，因而大大减轻了版图设计的工作量。在c a e 系统中，更重要的是引入了版图与电路之间的一致性检查( l v s ：l a y o u tv e r s u s s c h e m a t i c ) - r 具。但是一致性检查在设计的最后阶段才得以实施，因而一旦发 现错误，还需修改版图或修改电路，需要付出相当大的代价。 进入9 0 年代，芯片的复杂程度越来越高，数万门乃至百万门的电路设计的 需求越来越多。单是依靠原理图输入方式已不堪承受，采用硬件描述语言( h d l ： h a r d w a r e d e s c r i p t i o n l a n g u a g e ) 的设计方法就普及起来，设计工作从行为、功 能级开始，e d a 向设计的高层次发展，其特点是高层次设计的自动化( h l d a ： h i g h l e v e l d e s i g n a u t o m a t i o n ) 。在第三代e d a 系统中，引入了硬件描述语言， 一般采用两种语言即v h d l 和v e r i l o gh d l 语言；此外还引入了行为综合和逻 辑综合工具。采用较高的抽象层次进行设计，并按层次化方法进行管理，可大 大提高处理复杂设计的能力，设计所需的周期也大幅度缩短；综合优化工具的 采用使芯片的品质如面积、速度、功耗获得了优化，因此第三代e d a 系统迅速 得到了推广应用。由于采用了高层次设计自动化，可使设计者在正式流片以前 多次改换电路的结构，从而选出最佳的方案。 到了2 0 世纪9 0 年代中后期，s o c 技术越来越受到重视，并逐渐成为超大 规模集成电路设计中的主流技术。由于s o c 设计的固有复杂性，再加上消费类 产品在整个芯片市场上份额的不断增加，芯片的更新速度越来越快，造成产品 上市时间( t t m ：t i m e t o 。m a r k e t ) 的压力也随之增加。因此迫切需要集成电路设 计方法学有更大的突破，这时一种新的s o c 设计方法一一基于平台的设计 ( p b d ：p l a t f o r mb a s e dd e s i g n ) 方法应运而生。 1 3 集成电路验证技术概述 无论使用哪种设计方法，验证( v e r i f i c a t i o n ) 工作都至关重要。它是发现 设计缺陷，确保设计正确的重要措施。验证的定义是“证明一个设计是否正确 的过程”【6 】。验证工作贯穿整个设计流程，从行为级设计一直到芯片设计交付 ( s i g n o f f ) 之前都需要做足够多的验证工作。 工业界现有的验证技术各式各样，它们大体可以分为四类：动态仿真验证技 术、静态验证技术、形式化验证技术以及物理验证技术【8 】。 动态仿真技术是一种重要的验证技术，它的基本思想是从设计规范出发设 计测试向量集和标准输出，同时还可能需要设计仿真环境，然后对设计施加激 励，观察设计的输出是否和标准输出一致，从而判断设计的正确性。它既可以 验证设计的功能，也可以检查时序，缺点是完备的测试向量集的设计需要耗费 很大的人力和时间。 静态验证技术包括代码静态检查和静态时序分析。代码静态检查对设计的 代码作静态检查来验证其在语法上的正确性。它的主要目的是在设计周期的早 期查出设计代码中的简单错误，避免使用更高级的工具时耗费大量的时间。静 态时序分析用来检查设计中的存储元件是否满足其时序要求，如建立时间、保 持时间、各种时序延迟等。它的主要特征是不需要测试向量就几乎可以覆盖到 所有的时序路径，且运行速度快，占有内存少，它完全克服了动态时序验证的 缺陷，适合于大规模的片上系统电路的时序验证。 形式化验证技术是当前验证领域研究的热点，和静态验证技术一样，它也 是一种穷尽验证方法。理论上，它可以保证非常高的验证速度和1 0 0 的覆盖 率。它主要可分为：定理证明技术，模型形式检查和等价性检查，其中目前应 用最广泛且最成熟的是等价性检查技术。 物理验证技术用于检查设计对象中是否有物理违规。物理验证技术包括设 计规则检查、版图与原理图的比对、工艺天线效应分析、信号完整性检查等。 它应用于物理版图，是确保设计可靠性的一个重要步骤。 但是验证一直是芯片设计中最困难、最具挑战性的课题之一。工业实践表 明，在目前的设计流程中，验证所需时间已经占到整个设计周期的7 0 ，甚至 4 高达8 5 以上17 1 。1 9 9 9 年当v s i a ( v i n u a ls o c k e ti n t e r f a c ea l l i a n c e ) 举行验证专 题会时，许多世界级验证专家得出结论：“v e r i f i c a t i o ni sh a r d ”，几周后更把结论 更正为“v e r i f i c a t i o ni sn o th a r d ，i ti sv e r yh a r d ”。随着s o c 设计规模和复杂度的不 断增加，以及产品开发周期、面市时间的不断缩短，验证，尤其是功能验证 ( f u n c t i o n a lv e r i f i c a t i o n ) 已成为了s o c 设计和开发的瓶颈 s l 。因此对于集成电路 产品的验证，尤其是s o c 的验证，有各种验证技术的支持还不够，还需要解决 一个验证效率的问题，而通过搭建验证环境的方法可显著地提高验证的效率 3 6 1 。当前，由于s o c 的规模越来越大，因此验证环境的规模也越来越大，复杂 度越来越高，验证环境的配置和管理面l 临着更多的挑战，如资源配置、数据管 理、脚本设计等诸多要素对验证效率、验证环境的可重用性都有很大的影响。 完善的仿真验证环境的开发是当前s o c 功能验证的重要问题。 1 4 课题来源 本文的研究内容来源于： 国家8 6 3 项目一一集成电路i p 核评测技术( 项目编号：2 0 0 3 a a l 2 1 3 6 0 ) 武器装备预先研究项目一一x x x x x x x x 验证技术研究( 项目编号： x x x x x x x x x x x 、。 1 5 论文背景与意义 在2 0 0 4 年c s i p ( 国家软件和集成电路公共服务平台) 进行的中国i c 及i p 发展调研中，有超过6 0 的被调研企业在采用0 1 s u m 工艺进行产品开发，有 超过5 0 的被调研企业所设计产品的规模高达1 0 0 万门以上，有超过3 0 的被 调研企业进行过或正在进行s o c 设计1 1 。以上数据表明，我国i c 设计的主流 方法正在由a s i c 向s o c 转变。但目前，工艺的先进性和设计的相对滞后性使 s o c 设计仍面临着巨大的挑战，具体表现在： s o c 实现的是一个功能复杂的庞大系统，其规模决定了芯片的设计不仅 需要设计者具备集成电路的知识，通常还需具备系统方面的知识，也要对芯片 的应用有透彻的了解； 由于s o c 中加入了c p u 或d s p 芯核，嵌入式软件的设计将必不可少。 因此，s o c 的设计是一个软硬件协同设计的过程； 对于如此庞大的系统，进行充分的验证是个非常大的挑战； 目前电子产品市场竞争激烈，要求尽量缩短产品的研发周期，加速其面 市。 所有的这些挑战要求s o c 的设计不能按照传统的依靠标准单元库的a s i c 设计流程，必须借鉴和使用已经成熟的设计，革新其设计方法。从a s i c 到s o c 设计方法的转变是一场轰轰烈烈的技术革命，这场革命为突破我国i c 设计瓶 颈，从整体上提升我国i c 设计能力提供了难得的历史机遇。目前基于平台的设 计方法已经成为s o c 设计的最佳解决方案【l2 1 ，其出发点是：通过提供基本平台 结构，由用户在平台的基础上针对自己的特定应用快速构造具体的产品。 基于平台设计方法的基础是拥有一个s o c 平台。s o c 平台设计过程中首先 要考虑的问题是平台中使用的互连机制，目前在s o c 设计中普遍使用的互连机 制是使用层次化片上总线( o c b ：o n c h i p b u s ) 的结构，它是当前s o c 设计的主 流体系结构。而利用平台进行产品开发的一个主要工作是在平台的基础上进行 i p 核的集成和验证。本文对p b d 技术进行了讨论，并对片上总线的设计与验 证、及i p 核集成技术进行研究。通过对上述内容的研究和实践，一方面积累了 片上总线设计及i p 核集成的经验，另一方面也为基于平台的设计方法学的应用 奠定了一定的基础，为提升s o c 设计验证的效率进行了有益的尝试。 1 6 论文结构安排 论文共分六章，简述如下： 第一章：绪论。简述集成电路的发展，集成电路设计方法和工具的变革， 集成电路常用的验证技术。最后是课题来源、论文意义及章节安排。 第二章：基于平台的s o c 设计方法。首先阐述了s o c 与i p 的相关概念， s o c 设计方法学的演变过程及s o c 平台的概念。然后对s o c 平台中广泛采用的 互连机制一一片上总线进行了说明，并比较了几种成熟的片上总线。最后讨论 了基于平台的设计流程，并总结了该设计方法的优缺点。 第三章：s o c 平台片上总线的设计。首先构建了一个s o c 设计平台，并重 点讨论了平台内连接系统总线和外设总线的总线桥模块的设计过程，包括制定 设计规范，模块划分及各个子模块的设计。 第四章：s o c 平台片上总线的功能验证。首先阐述了功能验证的相关概念 及流程，然后提出构建一个集成化的验证环境，包括验证平台的架构设计、脚 本的设计、验证i p 的设计等方面。最后利用该验证环境，按照讨论的验证流程 完成了片上总线桥模块的功能验证。 第五章：外设i p 的集成及接1 ：3 验证。首先分析了目前i p 核集成存在的问 题，并提出了i p 核集成的一般原则。最后按照该原则完成了i i c 模块在片上总 线中的集成，并对接口进行了验证。 第六章：总结与展望。总结了论文的工作，并对有待进一步研究的问题进 行了展望。 6 第二章基于平台的s o c 设计方法 s o c 是集成在单一硅片上的完整系统，如此复杂的芯片，如果每设计一个 芯片就重新设计它所包含的所有模块，那么工作量就会很大，有可能会错过产 品最佳的上市时间，也会耗费更多的设计成本。t t m 和设计成本一直都是推动 集成电路设计方法学进步的两个基本动力f 1 2 j ，在这种推动力下，出现了基于平 台的设计方法学。 本章首先阐述s o c 的概念及s o c 的设计方法，然后讨论了s o c 平台的概念、 s o c 平台中使用的互连机制及基于平台的s o c 设计流程，最后总结了s o c 平台 设计方法的优缺点。 2 1s o c 与i p 2 1 1s o c 简介 作为集成电路产业中的新技术，s o c 技术始于2 0 世纪9 0 年代中期。1 9 9 4 年摩托罗拉公司发布的f l e xc o r e 7 m 系统( 用来制作基于6 8 0 0 0 7 m 系统和p o w e r p c 的定制微处理器) 和1 9 9 5 年l s il o g i c 公司为s o n y 公司设计的s o c ，是 基于i p 核完成s o c 设计的最早报道。在2 0 0 0 年的c i c c ( c u s t o mi n t e g r a t e d c i r c u i t sc o n f e r e n c e ) 会议上，摩托罗拉公司s o c 设计技术研究部主任j o ep u m o 作了题为“s o c ：t h ec o n v e r g e n c ep o i n tf o rs o l u t i o no f t h e2 1 “c e n t u r y ”的主题 报告，对s o c 的现状和发展趋势作了详尽的分析和介绍。该报告认为，s o c 设 计技术的出现是集成电路产业发展历史上的一次革命，它将全方位地、深刻地 影响集成电路的设计、加工、市场和应用 1 3 1 。 所谓s o c ，一般是指在单一芯片上实现的数字计算机系统。该系统应包含 两个基本部分：硬件部分和软件部分。硬件部分包括微处理器、总线、存储单 元、i 加端口等计算机系统的基本部分；软件部分主要指操作系统，也可以包 括重要的应用软件 1 4 1 。通常情况下，如果一种集成电路芯片具备如下特征的话， 那么就可以称其为s o c ，这些特征是i t s ； 实现复杂系统功能的大规模集成电路； 采用深亚微米工艺技术； 使用一个或数个嵌入式c p u 或数字信号处理器( d s p ) i 其备外部对芯片进行编程的功能； 主要采用第三方的i p 核进行设计。 一个典型的s o c 结构示意如图2 1 所示【l “，它指出了s o c 应包含的一些主 要模块：芯核和嵌入式存储器是s o c 必不可少的部分，它保证了s o c 的可编程 性。此外还有用于产生特定功能的i p 核a 、b 、c ，接口电路p c i ( p e r i p h e r a l c o m p o n e ti n t e r f a c e ) ，时钟产生电路p l l ( p h a s e l o c k e dl o o p ) ，测试端口t a p ( t e s t 7 a c c e s sp o n ) 以及与外部相联系的a d 、d a 转换电路。除此之外，一些特殊功 能可能还需要用户定义逻辑( u d l ：u s e rd e f i n e dl o g i c ) 来实现。 图2 一ls o c 结构不惫图 作为集成在单一硅片上的完整系统，s o c 具有很多优势【15 】： 在相同工艺条件下能够实现更高的性能； 能极大改善功能开销； 体积缩小，可减少印制板上的部件数和管脚数； 在一定程度上抑制了噪声问题，可靠性提高； 降低了设计风险，减少了系统开发成本； 尤其适合数字化产品开发，如手持设备，信息家电等。 由于s o c 可以使应用产品实现小型、轻便、低功耗、多功能，高速度和低 成本，因此具备较强的市场竞争力，广泛应用于计算机、通信、消费、工控、 交通运输等领域。据估计，s o c 的销售额从2 0 0 2 年的1 3 6 亿美元将增长到2 0 0 7 的3 4 7 亿美元，年增长率超过2 0 【1 6 】，二十一世纪将是s o c 快速发展的时期。 2 i 2s o c 中的i p 技术 在强大的商业压力下，设计公司要想极大地提高s o c 的生产效率，就必须 尽可能多地使用现有的电路模块，甚至从其它公司获得所需要的i p 核。然后再 将这些合适的i p 模块通过某种方式“拼装”成符合一定功能需求的系统芯片， 这就是i p 核的重用技术。i p 重用技术充分利用现有资源，缩短产品的上市周 期，降低了产品成本，为s o c 带来了生命力。以至于通常情况下把s o c 设计技 术又称为基于i p 重用的系统集成技术。也就是说，s o c 的基本设计方法是对i p 的集成( i n t e g r a t i o n ) 。 i p 核是集成电路知识产权模块的简称。其定义是：经过预先设计、预先验 证，具有相对独立的功能，可以重复使用的电路模块【1 7 。1 。在工业界，又常被称 为s i p ( s i l i c o ni p ) 。按照i p 在设计流程中的位置可以将其分为三种：软核i p 、 固核i p 和硬核i p ”j 。 软核i p ( s o f ti p ) 是用可综合的硬件描述语言( h d l ：h a r d w a r ed e s c r i p t i o n l a n g u a g e ) 描述的电路功能块。由于不涉及具体的物理实现，因此有着很好的灵 活性，但同时也导致了性能上( 比如时序、面积、功耗等方面) 的不可预知性。 另外，由于软核i p 通常以可读文本形式存在，因此在使用时需要冒相当大的知 识产权保护的风险。 硬核i p ( h