（电磁场与微波技术专业论文）光突发交换中交换矩阵的控制模块的研究.pdf

光突发交换中交换矩阵的控制模块的研究 摘要 光突发交换技术是一种新型的光通信技术。它采用了把通信信道 和控制信道分离的思想，成功地克服了光分组交换中必须实现全光处 理的瓶颈，可以实现大流量的交换数据在全光范围内进行传输。是一 种很有发展潜力的交换模式，是最有希望成为下一代光网络的通信方 案。 在本次设计中，我们需要实现一个光突发交换的实验网络，它一 共由三个边缘节点和一个核心节点组成。其中，边缘节点为了实现其 功能可以分为三大部分，分别是：交换接入部分，核心控制部分和光 发送和接收部分。其中交换接入部分主要负责本地网络的内部数据的 交换和本地网络与核心控制部分的数据交换。它由两个模块组成。一 是交换矩阵，一是控制模块。其中控制模块主要负责对交换矩阵的初 始化，配置和实时操作等的功能。 我们通过一个嵌入式系统来实现对交换矩阵的实时操作。在硬件 上我们采用了三星公司的$ 3 c 2 5 1 0 微处理器为核心的简单嵌入式系 统。我们的简单嵌入式系统由九个硬件模块组成。它们分别是：嵌入 式处理器部分；系统总线部分；系统s d r a m 部分；f l a s h 部分； p c i 总线接口；以太网接口：通用串行串口；调试j t a g 接口；支撑 电路部分，支撑电路主要是指可以是此系统正常稳定运行所需要的辅 助电路，其中包括有电源电路，r e s e t 电路，时钟电路等。 在软件上，我们采用了两种方案，一种是v x w o r k s 操作系统， 一种是u c l i n u x 操作系统。这两种实时操作系统都能以尽量有效合理 方式组织和管理系统的软硬件资源，合理的组织处理器的工作流程， 控制程序的执行并向用户提供各种服务功能，使得用户能够灵活，方 便，有效的使用计算机，使整个系统能高效的运行。而且实时操作系 统有较高的可靠性，对于系统的请求，要求在严格的时间范围内作d ： 反应，这两种操作系统都十分适合作为网络设备的操作系统。 关键词：光突发交换边缘节点交换接入模块$ 3 c 2 5l0 r e s e a r c ha n dr e a l i z a t i o nf o rt h e c o n t r o lm o d u l eo ft h ea c c e s s s w i t c hb o a r di nt h e0 b ss y s t e m a b s t r a c t o p t i c a lb u r s ts w i t c hi so n eo ft h en e wt e c h n o l o g i e so fo p t i c a l c o l r u n u n i c a t i o n i ti sah i g hp e r f o r m a n c e1 0 wc o s tn e t w o r ks y s t e mf 0 1 n e x tg e n e r a t i o no fo p t i c a lt r a n s m i s s i o ns y s t e m n o ww ea r eb u i l d i n gad e m o n s t r a f i o ns y s t e mo fo b s t h es y s t e mj s m a d eu po ft h r e ee d g en o d e sa n do n ec o r en o d e t h e r ea r et h l 。e e d e f e r e n c ef u n c t i o n si nt h ee d g en o d e t h e ya r et h ea c c e s ss w i t c hb o a r d ， t h ec o r ec o n t r o lb o a r da n dt h eo p t i c a lt r a n s m i s s i o nb o a r d a n di nt h e a c c e s ss w i t c hb o a r d ，t h e r ea r et w om o d u l e s o n ei st h es w i t c hm a m xa n d t h eo t h e ri st h ec o n t r o lm o d u l ef o rt h es w i t c hm a t r i x t h ec o n n 0 1m o d u | e c a ni n i t i a l i z e ，s e tu pa n dc o n t r 0 1t h es w i t c hm a t r i x f o rt a k i n gf u l lc o n t r o lt ot h es w i t c hm a t r i x w ed e s i g na ne m b e d d e d s y s t e mb a s e do nt h em i c r op r o c e s s o rs 3 c 2 51 0m a d eb ys a m s u n g c o p o r a t i o nt or e a l i z et h ef u n c t i o n 。i nh a r d w a r e t h es y s t e mi sm a d eu po f n i n ed e f e r e n c eu n i t si n c l u d i n g ：m i c r op r o c e s s o ru n i t ，s d r a mu n i t ， f l a s hu n i t ，p c ib u su n i t ，e t h e r n e tu n i t ，u a r tu n i t ，j t a gd e b u gu n i t a n dt h es y s t e ms u p p o r tu n i t t h es y s t e ms u p p o r tu n i ti sa l lt h eo t h e r f f m c t i o n sw h i c ha r en e c e s s a r yi nae m b e d d e ds y s t e m ，s u c ha st h ep o w e r s y s t e m t h ec l o c ks y s t e ma n dt h er e s e ts y s t e ma n ds oo n i ns o f t w a r e ，w eh a v et w op l a n s o n ei sv x w o r k so p e r a t i o ns y s t e m ， t h eo t h e ri su c l i n u xo p e r a t i o ns y s t e m t h e s et w oo p e r a t i o ns y s t e m sa r e b o t hh j 【g hp e r f o r m a n c er e a lt i m eo p e r a t i o ns y s t e m s b u tt h e yh a v et h e i r o w ns p e c i a l t i e s o nd e f e r e n c ed e m a n d ，w ec a r lc h o o s et h eb e s to n e s o w ep o r tt h e s et w oo p e r a t i o ns y s t e m si nt h eb o a r d k e yw o r d s ：o b s t h ee d g en o d et h ea c c e s ss w i t c hb o a r d s 3 c 2 5 1 0 独创性声明 本人声明所呈交的论文是本人在导师的指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容外，论文中不 包含其他人已经发表或撰写过的研究成果，也不包含为获得北京邮电大学或其他 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做过的 任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论 本人签名： 关于论文使用授权的说明 学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定，即： 研究生在学校攻读学位期间论文工作的知识产权单位属于北京邮电大学。学校有 权保留并向国家有关部门或机构送论文的复印件和磁盘，允许学位论文被查阅和 借阅；学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其 它复制手段保存、汇编学位论文。( 保密的学位论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密在一年解密后适用本授权书。非保密论 文注释：本学位论文不属于保密范围，适用本授权书。 本人签名：若益么日期：趔：兰! 曼z 导师签名： ：i ：一： 日期：2 丝! 12 ：z ! z ：爱3 ，乏稿 。螅。j 。、 篓笠疆 北京邮电大学硕士论文 1 1 引言 第一章绪论 现今i n t e r n e t 数据业务和网络电子商务等的数据传输量仍在不断的增加，并且实 时视频图象和实时音频数据等q o s 要求较高的数据类型在所有数据传输业务中所占的比 例也越来越多 1 。这样的业务要求使得当前由a t m s d h w d m 或由i p a t m s d i i w d m 等技 术组成的多协议网络交换平台的交换能力趋于饱和。为了实现i n t e r n e t 的升级，提高 处理能力，实现网络q o s 保证，更有效、灵活地承载未来的i p 包分组业务，提 出了光分组交换o p s 2 ，3 ，4 ，5 与光突发交换o b s 6 ，7 ，8 ，9 这两种适应未来光因特网的 交换技术。 光分组交换可以看作是电分组交换在光域的延伸，交换粒度以高速传输的光分组为 单位。虽然光分组可长可短，但由于交换设备必须具备处理最小分组的能力，光分组交 换节点的处理能力要求非常高。目前常采用的是光电混合的办法实现光分组交换，即数 据在光域进行交换，而控制信号在交换节点被转换成电信号后再进行：处理 i o j 。光分组 交换可基于数据报或虚电路方式，无论采用哪种方式，交换机都需要以存储转发方式工 作，因此必须采用光缓存器件。 实现光分组交换需要的关键技术包括光分组的产生、同步、缓存、再生，光分组头 重写及分组之间的光功率的均衡等。其中分组的实时同步、再生、分组头重写，由于码 率太高，电设备无法完成，而全光的办法也只停留在实验阶段。人们对于未来光因特网 的希望是支持多种业务，保证q o s ，但光分组交换本身不直接支持q o s 。 由于现在光器件的局限，缺少快速的光开关器件和有效的光缓存器件，实现完全的 光分组交换网络还比较困难，在这种情况下，提出了光突发交换网络。它的主要思想是 将比较小的i p 进行组装成一个大的突发包，通过光开关的时间降低为毫秒级，现在的 光器件可以满足这一要求。而一个i p 分组要求光开关的速度为纳秒级，甚至更少。可 见，光突发交换是目前在光器件领域中没有重大技术瓶颈的可实现光交换网络。 1 2 光突发交换网络 光突发交换技术的出现跨越了光分组交换技术上的缺陷，是下一代i po v e rw d m 光 因特网的一种有效的光交换方案。它可以做到更加有效的利用带宽，更加容易实现的交 换( 相比较o p s ) ，能够提供更加可靠的服务( 主要是q o s ) 。 光突发交换最大的特点就是把控制信道和数据信道分离，每一个突发的数据分组对 应于一个控制分组，并且控制分组先于数据分组传送，通过“数据报”或“虚电路”路 由模式指定交换机分配空闲信道，实现数据信道的带宽资源动态分配。数掘倩道与控制 第l 负 北京邮电人学硕士论文 信道的隔离简化了突发数据交换的处理，且控制分组长度非常短，因此使高速处理得以 实现。这种交换机充分发挥了现有的光电子技术的特长，实现成本相对较低、非常适合 于在承载未来高突发业务的因特网中应用，超大容量的光突发交换机同样可用于构建骨 干网。 1 2 1 0 b s 网络的拓扑结构 o b s 采取了将控制信息和数据信息剥离的方法，提前发送控制分组，沿路为数据信 息预约节点资源，数据信息在o b s 的边缘接入节点组装成突发包，突发包从源节点到 目的节点的传输，始终落在全光域内。如图1 一l 所示，它的主要思路是：将网络分为 两部分，或者说分成两层，在0 b s 网络与其它网络的交界处使用边缘节点，把若干个数 据包合成一个光突发帧( b u r s t ) ( 这里的数据包主要是i p 数据包) 。在边缘节点向0 b s 网络负责路由功能的核心节点发送光突发帧之前，先发送一个控制帧。控制帧到达核心 节点后通过光电转换为电信号，在电域上处理光突发帧的路由。核心节点通过用资源预 留等的方式给光突发帧选出路由，然后边缘节点才向核心网络中传送光突发帧。这样， 可以使得光突发帧在核心节点可以做到全光处理，减少了数据包在核心网络处的转发 率，减轻了路由器的负载，同时也提高了带宽的利用率。 囝m v c w 一国a 一甸一一。* 图1 1 光突发交换系统中的节点和网络拓扑 其中边缘节，点( e d g e dr o u t e r ) 负责对接入业务( 如以太网接入、a t m 接入、s d h 接入 等) 进行光突发帧的组装和拆卸，同时根据光突发帧的情况填写控制分组、选择空闲光 信道等。从网络的分层结构上来看，我们把边缘节点定义为o b s 的汇聚层，我们可以 看出汇聚层是介于o s i 七层网络结构中的数据链路层与物理层之间。核心节点( c o r e r o u t e r ) 贝0 完成对控制分组的处理，为光突发帧预留交换路由，实现数据的全光交换。我 们把核心节点定义为o b s 的路由层，可以看出，路由层介于o s i 七层网络结构中的网 络屡和数据链路层之间 第2 口1 北京邮电大学硕士论文 1 2 2 当前o b s 交换网络的技术发展 突发交换的概念早在8 0 年代已经提出，只是当时由于分组和电路交换已经成熟， 而并没有引起相关的重视。近年，由于网络交换的压力逐渐增大，光突发交换的优越的 交换性能越来越显示出其魅力。世界各国研究机构纷纷加大对光突发交换的研究，使得 光突发交换技术有了长足的发展。 在目前，o b s 的实现主要有以下几种提案： 基于传统的o b s 信令协议方案，采用j i t 1 1 、j e t 1 2 ，1 3 等高效的单向资源预 留协议。 基于m p l s 的l o b s 1 4 ，1 5 ，1 6 ，1 7 方案：把先进的m p l s 框架与o b s 技术结合， 产生了基于标签的光突发交换技术。 基于波长路由的w r - - o b s 1 8 ，1 9 ，2 0 ，2 1 方案：采用动念分配波长柬进行路由选 择，建立光通路，实现突发数据的传送。 基于时隙交换的o b s 方案( t i m es l i c eo b s ) 2 2 ，2 3 。 如图1 2 所示，我们根据网络中实现资源预留方式的不同，又可以将其归纳为两种 主要类型： ：e n v “c 0 i l r “r 呲b l r w 0 f 3 m 0 i 资源单向预留t a g 方式( j e t 、j i t 、r f d )资源双向预留t a w 方式( w r o b s ) 图l 一2两种典型的0 b s 实现方案 资源单向预留方式就是当需要发起数据的时候，发起端只向相邻核心节点发送资源 预留要求，在预约时间到达后，发起端就向相邻的核心节点发送数据。在这个过程中， 发起端只是把自己的要求发送出去，而不管要求是否能够被满足。如果核心节点不能为 数据预留资源，发起端的数据就会被丢弃。 资源双向预留方式就是发起端发送资源预留要求后，要等待核心节点发送回来的预 约状态响应。然后发起端根据响应情况来处理待发送的数据。 1 2 3 0 b s 网络的关键技术 当前，虽然光突发交换技术有了很大的进步，但在很多方面尤其在具体的光突发交 换网络的实现上仍然有很多不足的地方需要继续进行探讨和研究。其中比较关键的技术 有以下两个方面： 北京邮电人学硕十论文 光突发交换网络中的核心节点：核心节点主要完成光突发交换网络中的路由选路功 能。在实际上如何实现它的功能和如何更有效的加强其选路策略，减少整个网络的丢包 率，增加网络的容量是目前研究的重点之一。 光突发交换网络中的边缘节点：边缘节点主要完成光突发帧的组装拆卸，发送接 收等的功能。在边缘节点中有两个重要的算法需要深入研究。一是资源预留方式。这是 光突发帧的控制分组在核心节点为数据预留一定的带宽资源时使用的策略。二是资源的 调度算法。这是在边缘节点中如何安排多个光突发帧在有限的光信道资源中发送出去的 调度算法。尽管目前已经对这些算法提出了多种的方案，但各种方案都有自身的优点和 缺点，如何取长补短有效提高网络性能是目前研究的重点之一。 第4 班 北京邮电大学硕士论文 第二章交换接入控制模块的实现方案 2 1 光突发交换实验网络系统的结构 本次设计中我们需要实现一个光突发交换实验网络。通过这个网络，我们可以研究 分析光突发交换中资源调度，路由，光突发帧的组、拆帧等算法。以及可以通过实验网 络来分析光突发交换网络的网络容量，平均时延等的网络性能。 2 1 1 光突发交换实验系统的系统结构 我们的实验网络一共由三个边缘节点和一个核心节点组成。三个边缘节点之间通过 核心节点互相连接，如图2 1 所示边缘节点主要的功能是把光突发交换网络以外的本 地网络的数据收集起来，通过一定的组装光突发帧算法，把数据组成光突发帧然后根据 一定的资源调度算法发送出去( 此次实验中我们的本地网络是以千兆以太网接【l 为主) ： 或者是把接收到的光突发帧拆卸成原来的数据然后发回本地网络。核心节点的主要功能 是根据光突发帧发送请求，为光突发帧预留相应的路由资源，使得从边缘节点发送过来 的光突发帧可以无阻塞的交换到正确的路由上去。 图2 1 光突发交换实验网络拓扑图 2 1 2 核心节点的功能与结构 核心节点主要完成路由转发的功能。它主要由两部分来组成：一是光交换矩阵，实 现全光范围内的无阻塞交换，是光突发帧数据交换的通道；二是光交换矩阵的控制系统， 北京邮电火学硕士论文 当核心节点的控制信道收到控制分组后，核心节点进行光电转换。在电域处理提前发送 的控制信息包，并通过解析控制包携带的消息信令完成对光交叉矩阵的配置，使随后到达 的突发数掘包在全光域内能进行快速的交换。这样，既避免了控制头的光域处理，同时数 据分组也无需进行光电转换处理，始终在全光域内传输，大大提高了交换的灵活性。图 2 2 表示了核心节点的详细功能模块： 图2 2核心节点的详细功能模块 2 i 3 边缘节点的功能与结构 边缘节点主要完成数据接入，光突发帧的组装与拆卸，突发帧的定时发送与接收等。 它主要包括交换接入模块，中心控制模块和光模块等几大部分。图2 3 是边缘节点的 结构框图。 背板 图2 3 边缘节点结构框图 从圈中可以看出，边缘节点中的各个模块都是相对独立的，它们之间是通过背板来 北京邮电大学硕士论文 相互通信和配合的。当本地网络有数据传送到边缘节点时，交换接入模块初步判断这些 数据需要前往的目的地址。如果数据是发送到外部网络的，交换接入模块把数据汇聚到 中心控制模块中。边缘节点的数据业务汇聚完成后，将突发分组根据目的地址进一步细 分，并对数据进行排队，当队列到达一定的门限时，产生一个突发数据帧。调度器按照 数据信道和控制信道的使用情况，采用一定的协议控制算法选择突发数据帧的发送。同 时，调度器提取突发数据帧的控制信息，当突发帧位于队首时，控制信令设置其偏置时 间，并发送控制分组。它包括了突发包的路由信息、偏置时间、长度、信道编号、q o s 等信息。偏置时间后，突发包由调度器调度成帧送入w d m 光层。如果边缘节点接收到 从核心节点发送过来的光突发帧，也由边缘节点完成包的拆卸工作并发送到本地网络。 2 2 交换接入模块的功能与结构 2 2 1 交换接入模块的功能与结构 在边缘节点的三个功能部件中，交换接入模块主要负责数据的接收发送、分类、收 集分配和汇聚等的工作。它是光突发交换网络与本地网络的适配、连接的部件。对于本 地网络，有可能存在多种的接入方式，如：以太网接入，a t m 接入，f d d i 接入等。交 换接入模块的功能就是要把这些不同的网络数据格式进行分类，并且对这些数据进行一 定的预处理，包括对数据进行的简单的判别，然后再发送到其相应的中心控制模块的端 口上。在现阶段，我们只对以太网传输的疋数据包进行处理。支持的以太网接口包括 十兆、百兆和千兆以太网。如图2 4 是交换接入模块的系统框图。 本 地 网 络 l 晶掣酬8l 吕吕吕粤叫幽 中 心 控 制 模 块 图2 4 交换接入模块的系统框图 从图中看出，本地网络发送过来的数据报首先通过网络适配器转化成统一的内部传 北京邮电人学硕士论文 输格式，交换矩阵根据数掘报的地址信息来判断此数据报是否为本地网络内部数据。如 果是内部数据，交换矩阵把数据报交换到其相应的端口传回本地网络。如果是外部数据， 交换矩阵把数据报发送给相应的端口，经过网络适配器又转化为标准数据格式，再传送 给中心控制模块。 2 2 2 控制模块在交换接入模块中的作用 在这晕，控制模块的作用主要就是实时的控制和管理整个交换系统的运作。在系统 刚启动或者是复位的时候控制模块先检查交换矩阵的电路状况，如果电路出现故障可 咀定位故障的所在并进行告警。如果电路工作正常，可以对交换矩阵进行初始化，配置 各个端口的工作速率、工作模式等。我们可以在外部通过访问控制模块来动态的调整对 交换矩阵的配嚣策略。 在整个的交换过程中，控制模块都可以实时监视交换系统的工作。当有错误或者是 异常情况出现时，控制模块可以通过访问交换矩阵的状态寄存器来读取当前交换系统的 工作状念，根据工作状态判断错误或者异常的原因，并采取相应的措施来排除错误。 另外，加入控制模块后可以加强交换矩阵的功能，可以在二层交换的基础上加入一 些第三层数据交换的功能。通过控制模块，我们可以在交换矩阵上实现虚拟局域网，处 理p 路由，处理i p x ，具有流量控制等的多种高级功能。 在加入控制模块后，控制模块可以与边缘节点的中心控制模块进行一些信令的通 信，这样它们可以协调两者的工作，使得从中心控制模块可以控制交换接入系统的运行。 在进行网络管理的时候，中心控制模块和交换接入模块的网络管理可以协调进行。 2 3 基于$ 3 c 2 5 1 0 微处理器的方案 在光突发交换实验系统中，我们对交换接入部分中的控制模块拟定了三种备用方 案。一种是基于摩托罗拉的m p c 8 6 0 微处理器的方案，另外两种都是基于三星的$ 3 c 2 5 1 0 微处理器方案。 在m p c 8 6 0 微处理器方案中，微处理器主要通过地址与数据总线与一个p c i 桥接芯 片相连，然后再通过p c i 桥接芯片实现对交换矩阵核心的控制。 在基- j 二$ 3 c 2 5 1 0 微处理器的两种方案中，一种是微处理器并不参与对交换矩阵核心 的控制，只通过挂接在数据与地址总线上的f p g a 实现对交换矩阵的工作状念、链路状 态、接口状态等的信息的搜集，存储和处理，并根据这些状态信息实现简单的本地网管 的功能；另一种方案是微处理器通过自身的p c i 接口对交换矩阵实现完全的控制。这样 不但可以实现简单的本地网管的功能，还可以通过对本地交换的控制实现整个系统的性 能的优化。本论文的内容就是第三种方案，微处理器通过p c i 接口对交换矩阵实现控制 第8 虹 北京邮电大学硕士论文 的研究。 2 3 1 控制模块的系统框图 如图2 5 所示，本次设计的控制模块我们的嵌入式系统由九个硬件模块组成。它 们分别是：一，嵌入式处理器部分。微处理器$ 3 c 2 5 1 0 有较高的核心工作频率，可以处 理大量的数据，并且它集成了多种常用的外部设备接口，这样可以大大简化构建嵌入式 系统的过程。二，系统总线部分。本系统外部总线上有多种存储设备，这部分电路负责 管理这些存储设备一使得这些存储设备可以稳定和独立工作。三，系统s d r a m 部分。 本系统的大部分软件都是运行在这部分存储器中，我们采用两片一共为3 2 m b y t e s 的 s d r a m 实现这部分的功能。四，f l a s h 部分。f l a s h 器件是存储我们的操作系统和 所有的应用程序的存储器，我们设计了多种不同的f l a s h ，以适合不同应用阶段系统 的需要。五，p c i 总线接口。我们主要是通过p c i 接口来实现微处理器与交换矩阵之间 的通信，使处理器可以实时的控制和操作交换矩阵。六，以太网接口。以太网接口是微 处理器和外部通信的一个快速的通信通道，微处理器可以通过以太网接口和外部h o s t 主机、边缘节点的核心控制部分等进行必要的通信。七，通用串行串口。通用串行串口 也是微处理器向外部传送信息的通道，它主要是用于微处理器报告现在微处理器的状态 而设计的。八，调试j t a g 接口。j t a g 接口是我们进行嵌入式系统的调试的时候使用 的通信通道，通过j t a g 接口我们可以完全控制微处理器，了解处理器的状态。九，支 撑电路部分。支撑电路主要是指可以是此系统正常稳定运行所需要的辅助电路。它包括 有电源电路，r e s e t 电路，时钟电路等。 图2 5 控制模块的系统框图 第9 负 j b 京邮电人学硕士论文 2 3 2 微处理器部分 从上节的系统框图中可以看出，控制模块的性能主要取决与微处理器的性能，而我 们选用的三星的$ 3 c 2 5 1 0 微处理器是一款专用于基于网络系统的高性能、低功耗的3 2 位精简指令集微处理器。它十分适合应用于路由器，因特网网关，以太网交换机等设备。 为了高效支持网络应用，s 3 c 2 5 1 0 微处理器具有如图2 6 的功能结构。 图2 6 微处理器s3 c 25 1 0 的体系结构 a r m 9 4 0 t 的内核 a r m 9 4 0 t 的内核是a r m 9t h u m b 系列处理器中的一员。它包括一个a r m 9 t d m i ( _ s e 作频率高达1 6 6 m h z ) 精简指令集的中央处理器，4 k b 的指令与数据一级缓存，寄 存器写入缓存、寄存器保护单元和a m b a 的总线接口等的部件。它通过a m b a 内部总 线体系( 工作频率高达1 3 3 m h z ) 与集成在处理器内部的其它外围设备单元通信。它使 第i o 负 北京邮电大学硕士论文 用3 2 位的a r m 指令体系，和1 6 位的t h u m b 指令体系。它与a r m 7 t m d i ，a r m l 0 t d m i 和s 订o n g a r m 等处理器比特兼容，可以支持大范围的调试工具，操作系统和应用软件。 内存控制器 $ 3 c 2 5 1 0 支持3 2 位的地址总线宽度，它具有2 个b a n k 的系统内存( s d r a m ) 存储空间，每个b a n k 的最大寻址范围是0 到0 x 4 0 0 0 0 0 0 0 ( 即5 1 2 m b y t e s ) 。8 个b a n k 的f l a s h ，r o m s r a m 和外部输入输出断口地址空间，每个b a n k 有2 4 比特的外部地 址总线，最大寻址范围是1 6 m b y t e s 。同时$ 3 c 2 5 1 0 还可以支持外部总线权限的申请， 它可以让外部其它的处理器对它的总线拥有使用权。 p c i h o s t 控制器 $ 3 c 2 5 1 0 的p c i h o s t 控制器是一个功能复用的控制器。它一方面可以配置成一个 p c i 的h o s t 控制器，这时候微处理器可以作为p c i 的主、从设备与其它的p c i 设备进 行通信。这个p c i 控制器同时集成了一个p c i 的总线仲裁器，它最多可以支持5 个p c i 设备的总线仲裁申请。另一方面，这个控制器还可以配置成一个c a r d l 3 u s ( p c m c i a ) 的h o s t 控制器。在这种方式下，它可以支持一个1 6 位的c a r d b u s 设备。 基本外部设备 $ 3 c 2 5 1 0 集成了多种外部设备，有： 一两个以太网m a c 控制器； 一一个a a l 5 的s a r 控制器； 一两个全速率的u s bh o s t 和跟集线器 一一个支持u s b l 1 规范的接口； 一两个高速的通用串行串口( u 趾玎) ： 一一个普通的控制台通用串行串口； 一一个i i c 接口； - - 6 4 个可编程的通用输出输入接口； 内部资源 $ 3 c 2 5 1 0 同时提供丰富的内部资源，简化系统的构成。$ 3 c 2 5 1 0 具有6 个3 2 位的 可编程计时器，一个3 0 位的看门狗计时器。同时$ 3 c 2 5 1 0 提供内部所需的四个锁相环 电路，分别向a r m 9 4 0 t 内核和总线系统，p c ih o s t 控制器，以太刚m a c 控制器和 u s bh o s t 控制器提供时钟。值得注意的是，这四个锁相环需要三个时钟输入。微处理 器的主时钟输入只能提供给a r m 9 4 0 t 内核和总线系统，以太网m a c 控制器两个锁相 匕京邮电人学硕十论文 环。u s bh o s t 控制器与p c ih o s t 控制器需要另外的输入。 可以看出微处理器是一款高性能，高集成度的处理器，十分适合本次设计的要求。 北京邮电大学硕士论文 第三章控制模块的硬件实现 根据上一章的设计方案，我们对电路进行了控制模块的硬件阶段的设计，实现和调 试。这主要是三部分的工作：实现控制模块的原理图设计。实现控制模块的电路设计。 对控制模块进行硬件调试。下面，我们分别对这三部分进行论述。 3 1 控制模块原理图的设计 原理图的设计主要就是要告诉计算机设计中所有的逻辑关系。这主要包括两个部分 的工作。一是，要申明设计中所需要的所有的电子元器件和这些电子元器件的所有的管 脚。二是，要申明各个电子元器件的各个管脚之间的连接关系。元器件的申明和管脚之 间的连接关系的申明都只是一个逻辑上的申明，并不包括任何的电气特性和功能特性。 以下是对本次设计的各个功能模块的详细设计。 3 1 1 微处理器的设计 微处理器是本次设计的核心，它与其它模块都有着密切的联系，这些联系我们作为 其它模块的一部分说明。在这里，我们主要讨论单独属于微处理器部分的电路设计。这 主要有三部分，它们分别是： 微处理器的状态配置 在系统上电以后，微处理器读取内存f l a s h 之前，我们需要对其进行定的配置， 使处理器可以顺利的读取代码，执行初始化的命令。这些配置不是由代码完成的，而是 在上电的时候，微处理器直接读取其状态来决定当前的配置。它们主要有： 配置微处理器的时钟输入源和外部设备时钟输出频率，这些信号如表3 1 所示 信号名状态为逻辑高时状态为逻辑低时 c l k s e t a r m 9 4 0 t 核，1 1 , 使用x c l k 信a r m 9 4 0 t 使用微处理器内部 号的时钟输入作为工作频率参锁相环的输出作为工作频率参 考。考，锁相环的参考输入为 x c l k 。+ p h y _ c l k s e t禁用微处理器内部以太网时钟 启用微处理器内部以太网时钟 锁相环。+ 锁相环，其输出频率出p h y f r e q 决定。 p h y _ f r e q 以太网时钟锁相环输出以太网时钟锁相环输出 2 5 m h z 。+2 0 m h z 。 u s b c l k s e t禁用微处理器内部u s b 锁相 启用微处理器内部u s b 锁相 环，直接采用u s b _ x c l k 输入 环。 始13 负 北京邮电人学硕十论文 作为u s b 的时钟参考。 p c ic l k s e t 禁用微处理器内部p c i 锁相环。启用微处理器内部p c i 锁相 环。+ 说明：表中标有+ 号的是本次设计中采用的配置。 表3 1 微处理器时钟配置表 配置a r m 9 4 0 t 和系统总线，p c i 总线的工作方式和频率，系统数据总线宽度等。 这部分的配置需要多个信号联合配置。它们有 b o s i z e 0 1 1 ：系统数据总线宽度。( 2 b 0 1 ) c l k m o d 0 1 1 ：配置内部总线的时钟同步方式。( 2 b 1 1 ) b u sf r e q 0 2 1 ：配置内部总线工作频率。( 3 b 0 0 0 ) c p uf r e q 0 2 1 ：配置a r m 9 4 0 t 核心工作频率。( 3 b 0 0 0 ) 它们有多种组合工作方式，上述括号中的配置是本次设计中我们采用的方案。这样 的配置系统的总线宽度为1 6 位，a r m 9 4 0 t 的核心工作频率是1 6 6 m h z ，内部总线的工 作频率是1 3 3 m h z ，p c i 总线的工作频率是6 6 m h z ，u s b 的工作频率是4 8 m h z 。 其它的配置如表3 2 所示。 信号名状态为逻辑高状态为逻辑低 b i g微处理器总线工作在高字节顺微处理器总线工作在低字节顺 序模式下。序模式下。+ t m o d e 微处理器工作在测试模式下。微处理器工作在正常模式下。+ p c ip c c d mp c i p cc a r d 控制器复用为在p c l l p cc a r d 控制器复用为p c i p c c a r d 控制器。控制器。+ p c ih o s t mp c i 控制器工作在h o s t 模式p c i 控制器工作在a g e n t 模式 下。+下。 说明：表中标有号的是本次设计中采用的配置。 表3 2 微处理器其它状态配置表 微处理器内部锁相环的滤波电路。 微处理器内部集成了四个独立的锁相环电路，电路的参考输入都是x c l k 。输出分 别供给系统的四个部分，这四部分电路正常和稳定的工作需要外加一定的滤波电路。滤 波电路很简单，就是通过一个电容连接到一个相对独立的地平面上。电容的容值固定， 是3 2 0 p f 。 微处i h 器j 扶念指示灯 微处删器$ 3 c 2 5 1 0 有多个可编程的通用输入输出端口，我们利用其中八个端口外接 l e d 指示灯。并在操作系统引导程序中添加相应的程序。当系统正常启动的时候，l e d 第1 4 负 北京邮电大学硕士论文 显示目前系统运行的阶段。这样我们就可以不通过任何的外部设备就可以知道系统的运 行状态。 3 1 2 系统总线的设计 系统总线主要指的是本次设计中，微处理器$ 3 c 2 5 1 0 与外部存储器之间的总线连接 关系。在本次设计中，我们预留了多种外部存储设备，一类是系统s d r a m ，另外类 是三种不同容量，作用不同的f l a s h 存储器。为了使系统可以灵活的运用这多种存储 设备，我们添加了系统总线部分的电路。系统总线电路的结构如图3 1 所示。 低l6 位地址总线 一一一卜 一一1 ， p 一耵k 各 类 f l a s h 器 件 图3 1 系统总线的结构示意图 我们在微处理器与f l a s h 器件中使用高速总线缓存器。这主要是有两方面的原因： 一方面，高速总线缓存器放在系统s d r a m 与f l a s h 之间，可以起到数据隔离的作用， 使得系统s d r a m 和f l a s h 都可以工作在相对独立的总线空间中；另一方面，由于总 线上挂接的外部存储器较多，为了增加总线的电流驱动能力，我们使用了缓存器。值得 注意的是，高速总线缓存器不能放在微处理器与系统s d r a m 之间。因为尽管高速总线 缓存器的反映速度在纳秒级，但是系统s d r a m 的工作频率更是在1 3 3 m h z 的高速上， 一个周期只有7 5 n s 。在微处理器与系统s d r a m 之间放置总线缓存器会大大增大它们 之间的通信时延，使得系统s d r a m 不能稳定工作。 系统总线的设计我们一共采用了三片缓存带宽为1 6 位的双向b u f f e r 器件为= 三殴 各。需要的缓存的系统总线信号有地址总线l a d d r 0 2 3 ，数据总线l d a t a 0 1 5 阳j 内存读写信号。这里值得注意的是，我们的内存系统中系统s d r a m 的数据总线为3 2 位，但f l a s h 瓜o m 的数据总线宽度为1 6 位。因此在这里数据总线只有1 6 位需要进行 缓存。从图中可以看出，我们对数据总线的缓存器加入了控制信号。这是因为数掘总线 上的数据是双向的，为了区分系统s d r a m 和f l a s h r o m 的数据，我们使用控制信号。 在缓存器中，有两个控制信号。一个是o e # ，这是缓存器的使能信号，低有效。只有 当o e # 有效时，缓存器的a 部分刊。能与b 部分相通。另一个是d i r ，这是缓存器的方 第15 负 微处理器和系统s d r a m 北京邮电人学硕十论文 向控制信号。当d i p 为高时，a 部分为输入端，b 部分为输出端；当d i r 为低时，a 部分为输出端，b 部分为输入端。控制o e # 的信号x b u s e n 是f l a s h r o m 的所有的 片选的逻辑与，就是当使用f l a s h r o m 时缓存才有效。控制d i p , 的是f l a s h r o m 的读信号，就是当一般的情况下，不允许f l a s h r o m 的数据接入到系统s d r a m 总线 中。 3 1 3 系统s d r a m 的设计 系统s d r a m 是整个系统运行的主要动态存储空间。操作系统中的所有进程和用户 的所有应用程序都是运行在这个环境中的，是系统至关重要的部分。在本次设计中，我 们采用s d r a m 颗粒的方案而不采用s d r a m 标准接口的方案。这主要是两个方面的原 因；一方而s d r a m 的标准接口机械尺寸较长，就算是s d r a m 的迷你接口也是有高度 较高或所占用的版面面积较大等的缺点，这使得电路的布线与布局都受到局限；另一方 面，如果使用s d r a m 标准接口在考虑数据与地址总线的延时时比较被动等方面的劣 势。所以我们采用了直接使用s d r a m 颗粒的方案，该方案虽然不能任意改变系统内存 的大小，但是实现起来比较灵活。系统s d r a m 的电路结构如图3 2 所示。 微处理 s3 c25 l 图3 2 系统s d r a m 电路原理 在本次设汁中，我们使用两片s d r a m 颗粒，每片的规格是4 b a n k x 2 m 1 6 b i t ( 可 扩充为4 b a n k 4 m x1 6 b i t ) 。一共是3 2 m b y t e s ( 可扩充为6 4 m b y t e s ) 的内存空间。另外 我们在微处理器与s d r a m 之间的地址和数据总线加入了一系列的电阻。这些电阻都应 孩被安排在靠近微处理器的一端，它主要起到电路阻抗的源端匹配的作用。主要是吸收 从微处理器发起，到达s d r a m 后，返回到微处理器的一次反射信号。这样可以为 s d r a m 提供更稳定的工作环境。 3 i 4 系统f l a s h 的设计 f l a s h 内存由于具有芯片在掉电后存储的内容不消失的特点，我们采用它来实现 北京邮电大学硕士论文 类似于p c 中的硬盘的作用。主要存储系统运行所需要的全部代码，包括操作系统、硬 件驱动程序和所有用户的应用程序。 因为在系统调试期间的各个不同阶段对f l a s h 的要求都有所不同，所以我们采用 了三种不同的f l a s h 配备在系统上。一种是可拆卸f l a s h ( 在本论文的下文中称之为 a 型) ，一共是两片，每片大小2 5 6 k b y t e s ( 可扩展至每片5 1 2 k b y t e s ) ；一种是一片不可 拆卸的f l a s h ( 下文称为b 型) ，容量为2 m b y t e s ( 可扩展为4 - m b y t e s ) ：第三种是两片 不可拆卸的f l a s h ( 下文称之为c 型) ，每片的容量为2 m b y t e s ( 可扩展) 。在这罩， 我们采用了多种容量规格的方案，主要是因为在设计初期，我们不能准确的估计到操作 系统和应用程序所占用的空间的大小，所以我们采用了这种冗余发计。 为了使这三种f l a s h 都可以作为系统的引导设备，我们加入了选择，1 ：关这个选 择开关主要是用于选择三种不同的f l a s h 器件在微处理器中的具体所挂接的位簧。也 就是说，可以通过选择开关可以选择到底使用哪种f l a s h 器件来引导操作系统。这为 调试操作系统和应用程序提供了一种简单的，十分有效手段。具体的原理如图3 3 所 示。 图3 3f l a s h 器件原理 在本次设计中，地址总线的设计可能与多种其它的微处理器不一样。刘于般的微 处理器，一个内存地址对应的应该是一个8 位的数据，对应1 6 位的数据应该使用两个 不同的地址。而我们采用的f i 。a s h 器件的总的数据宽度是1 6 位，也就是说，我们一次 是读取两个地址的数据。在时候，地址总线的最低位a d d r 0 就不起任何的作用，有变 化的地址最低位应为a d d r l 。我们应该使用a d d r i 作为f l a s h 器件地址输入的最低 位。但是实际上我们却采用的a d d r 0 作为地址输入的最低位。不但f l a s h 器件如此， 在系统s d r a m 中，我们采用3 2 位的数据宽度，我们同样采用a d d r 0 作为最低位输 入。这些都是因为微处理器$ 3 c 2 5 1 0 的内存控制器的特殊性决定的。在$ 3 c