（电路与系统专业论文）基于SOPC的数字存储示波器设计[电路与系统专业优秀论文].pdf

摘要 摘要 数字存储示波器作为高速、瞬态信号的检测工具，在现代电子科技的发展 中显得越来越重要。本课题讨论了一种基于s o p c 技术的数字存储示波器设计 与实现方案，主要研究了在实时和等效两种取样方式下，数字存储示波器的高 速数据采集系统、等精度测频系统、显示控制系统等相关问题，并阐述了此方 案的软硬件实现。 该方案紧跟嵌入式系统的发展趋势，采用在f p g a 中嵌入3 2 位n i o si i 软 核处理器作为控制核心，并利用f p g a 中的可编程逻辑资源构成该嵌入式系统 的外围数字电路，形成了整个数字存储示波器的数字控制核心。采用片外s r a m 作为波形存储器，使采样数据的分析更加灵活，并实现了深存储的优势。整个 设计完成了对输入模拟信号的实时采样和等效采样，并精确的测量出其频率和 占空比，通过显示控制系统将信号的波形、频率及占空比显示在l c d 上。设计 中f p g a 内部的硬件数字电路采用v e r i l o gh d l 语言编写；n i o si i 软核处理器 工作所需要的程序采用c 语言编写。 本课题设计的系统应用软件与相关硬件配合工作，很好地实现了数字存储 示波器的多种功能，并对其进行了整体测试和结果分析。由于方案采用s o p c 技术，将高速软核处理器及数字电路集成在同一片f p g a 芯片中，形成一个可 编程片上系统。因此，整个系统处理速度快、配置灵活、可靠性高，且具有灵 活的现场可更改性。本文也对使用s o p c 技术进行嵌入式系统的软件开发提供 了一个很好的设计实例。 关键词：数字存储示波器；可编程片上系统；n i o si i ；数据采集；频率计 a b s t r a c t a b s t r a c t a sap o w e r f u lt o o li nd e t e c t i n gf a s ta n dt r a n s i e n ts i g n a l s ，t h ed i g i t a ls t o r a g e o s c i l l o s c o p e ( d s o ) i sp l a y i n g a l l i m p o r t a n t r o l ei nt h em o r d e me l e c t r o n i c m e a s u r e m e n t s t h i sp a p e rs t u d i e sad e s i g ns c h e m eo fd s ob a s e do ns o p c ( s y s t e m o nap r o g r a m m a b l ec h i p ) t h ec o n t e n to ft h ep a p e rm a i n l yi n c l u d e st h ef o l l o w i n g a s p e c t s ：s a m p l i n gt e c h n i q u e so fr e a l t i m es a m p l i n ga n de q u i v a l e n ts a m p l i n g ，t h e s t o r a g eo ft h eh i g h s p e e dd a t a , t h ef r e q u e n c ym e a s u r e m e n to ne q u a lp r e c i s i o n , a n d t e c h n i q u e so nw a v e f o r md i s p l a yc o n t r o l l s o f f w a r e sa n dh a r d w a r e so nt h ea b o v e t o p i c sa r ed i s c u s s e di nd e t a i l t h ec o n t r o l l i n gc o r eo ft h ed s ou s e st h en i o si is o f tc o r ew h i c hi se m b e d d e d i nac y c l o n ei if p g ac h i p o t h e rr e s o u r s e so ft h ef p g ac o n s i s t so ft h es u r r o u n d i n g c i r c u i t so ft h em e a s u r e m e n ts y s t e m 1 1 1 e yc o n s t i t u t et h ew h o l ed i g i t a lc o n t r o l l i n g s y s t e m t h es a m p l i n gd a t aa r es t o r a g e di na n o t h e rm e m o r yc h i p ，w h i c hm a k e st h e d a t au s e dm o r ef l e x i b l e t h i sd e s i g ns a m p l e sa n a l o gs i g n a l si nr e a l - t i m es a m p l i n g a n de q u i v a l e n ts a m p l i n g ，a n dm e a s u r e sa c c u r a t e l yt h ef r e q u e n c ya n dd u t yc y c l eo f t h ei n p u ts i g n a l s i tu s e sl c dr t 12 8 6 4t od i s p l a ys i g n a lw a v e f o r m sa n dv a l u e so f t h ef r e q u e n c ya n dd u t yc y c l e t h el o g i cp r o g r a m so ff p g aa r ef i n i s h e di nv e r i l o g h d l ，a n dt h er o u t i n e so f t h en i o si is o f tc o r ea r ew r i t t e ni nc t h ea p p l i c a t i o ns o f t w a r et h i sd i s s e r t a t i o np r o v i d e sc a l lw o r kw i t ht h e h a r d w a r e ，t h e yc a r r yo u td i f f e r e n tf u n c t i o n so fd s o l a s t l y , t h et e s t i n gp r o c e s si s d e s c r i b e da n dt h et e s t i n gr e s u l ti ss h o w e d d u et oa d o p t i n gt h es o p ct e c h n o l o g i e s ， t h es y s t e mh a sah i g hd a t ap r o c e s s i n gs p e e d ，h i g hf l e x i b i l i t ya n dh i g l ld e p e n d a b i l i t y t h i sd i s s e r t a t i o ng i v e sag o o de x a m p l et ot h es o f t w a r ed e v e l o p m e n to fa ne m b e d d e d s y s t e mu s i n gs o p ct e c h n o l o g y k e yw o r d s ：d s o ；s o p c ；n i o si i ；d a t aa c q u i s i t i o n ；f r e q u e n c ym e t e r i i 原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究 所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集 体已经发表或撰写过的科研成果。对本文的研究做出重要贡献的个人和集体，均 已在文中以明确方式标明。本声明的法律责任由本人承担。 学位论文作者：彳审必盐爻日期：如p 年歹月劣同 学位论文使用授权声明 本人在导师指导下完成的论文及相关的职务作品，知识产权归属郑州大学。 根据郑州大学有关保留、使用学位论文的规定，同意学校保留或向国家有关部门 或机构送交论文的复印件和电子版，允许论文被查阅和借阅；本人授权郑州大学 可以将本学位论文的全部或部分编入有关数据库进行检索，可以采用影印、缩印 或者其他复制手段保存论文和汇编本学位论文。本人离校后发表、使用学位论文 或与该学位论文直接相关的学术论文或成果时，第一署名单位仍然为郑州大学。 保密论文在解密后应遵守此规定。 学位论文作者：靖髟厶尖日期：印9 7 年夕月纡日 绪论 第1 章绪论 本章首先介绍了课题研究的背景及意义；然后简单叙述了数字存储示波器 的发展状况、基本原理和特点；最后说明了课题研究的主要内容。 1 1 课题背景及意义 数字存储示波器( d i 舀t a ls t o r a g eo s c i l l o s c o p e 简称为d s o ) 是随着数字技术 的发展而发展起来的一种新型示波器。自1 9 7 2 年美国尼科莱特公司研制成功世 界上首台数字示波器以来取得了很大的进展【l 】。特别是9 0 年代中期以来，更是 获得了突飞猛进的发展。早期产品的采样率低、实时性及带宽不足、屏幕刷新 率低、存在较大死区时间等问题都得到了很大的改善，综合技术指标已经赶上 并超过了模拟示波器。提高模拟示波器的带宽，需要全面提高示波管、垂直放 大电路和水平扫描电路的性能，而增加数字示波器带宽只需要提高前端的a d 转换器的采样率。随着新技术、新器件的发展，数字存储示波器正在向宽带化、 模块化、多功能和网络化的方向发展。 数字存储示波器既适用于重复信号的测量，也适用于单次瞬态信号的检测； 由于数字存储示波器引入数字信号处理技术和存储技术，使其对于复杂的单次 瞬变信号的记录存储及分析研究非常有效，这是传统示波器难以实现的。目前， 数字存储示波器市场主要以国外技术为主，在数字存储示波器的发展中，美国 泰克公司( t e k t r o n i x ) 处于领先地位，其次是安捷伦和力科公司。如泰克公司的 t d s 7 0 0 0 系列，最高模拟带宽4 g h z ，最高实时采样速率达2 0 g s s ，存储深度 达3 2 m e g a s a m p l e s 。最大波形捕获速度 4 0 0 ，0 0 0 波形秒。 但由于数字存储示波器价格偏高，使模拟示波器还有很大的市场空间，特 别是在教学实验中，2 0 m 左右的模拟示波器被大量配备。随着高速通用器件的 迅速发展，高速a d ，f p g a ，d s p , c p u 等芯片在速度和集成度上都有了明显的 提高，器件的价格也大大降低，这预示数字存储示波器将会有一个更大的普及。 因此，采用最先进的集成电路元件，尽可能的将示波器的诸多功能，特别是数 字处理功能设计在高度集成化的编程芯片上是一项非常有意义的尝试。 本论文设计的数字存储示波器指标为：实时采样率最高炭3 2 0 m s p s ，等效采 样率为2 0 0 m s p s ；最高模拟信号带宽为1 0 m h z ；存储深度2 k ；等精度测频范围为： 0 1 0 0 m h z 。这与市面上的数字存储示波器相比，在功能和性能指标上都相对较 绪论 低。但本课题采用了最新的s o p c 技术设计出高集成度、高稳定度的数字存储示 波器。采用在f p g a 中嵌入3 2 位高速软核处理器和片上可编程逻辑电路实现数字 存储示波器的整个数字系统。与采用独立m c u + 硬件电路的实现方案相比，具有 技术指标灵活、开发周期短、体积小、成本底、易于软硬件升级等优点，具有一 定的实用价值。 1 2 数字存储示波器概述 示波器是电子测量中广泛使用的测量仪器，它是一种用来观察、测量、记录 各种电信号，并可显示波形的电子仪器【2 1 。利用示波器不仅能对电信号进行定性 检测，还可以用它进行一些定量的测量，例如可进行电压、频率、周期、脉冲宽 度、相位差、调幅度、上升及下降时间等的测量。模拟示波器的频率特性由垂直 放大器和阴极示波管来决定，其缺点为不能存储波形、无法观测瞬时或单次信号、 难以实现预触发功能等。八十年代示波器引入数字信号处理技术和微处理器，出 现了数字示波器。现在把模拟示波器称为模拟实时示波器( 灿盯) ，数字示波器 称为数字存储示波器( d s o ) 。d s o 采用微处理器作为控制和数据处理，具有超 前触发、组合触发、毛刺捕捉、波形处理、软盘记录、硬拷贝输出、长时间波形 存储等a r t 所不具备的功能。 耦合 图1 1 数字存储示波器原理框图 数字存储示波器的基本原理方框图如图1 1 所示。从图中可以看出，数字 存储示波器是基于取样原理【3 】，它首先利用a d 转换技术把被测模拟信号转变 为数字信号，然后利用数字存储技术将高速采样得到的相应数字数据存储于存 储器中，当a d 转换完成一批数据后再由微处理器读出，利用数字信号处理技 术对其进行相关的运算处理，从而获得用于分析和重建信号波形的各种数据。 2 绪论 最后，通过光栅扫描将数字信息转换成模拟波形显示在示波管上，或者根据得 到的信号数据经过直接变换后在l c d ( l i q u i dc r y s t a ld i s p l a y ) a ：显示。因此，数 字存储示波器能够迅速地捕捉瞬变信号并能将采样得到的信号数据长期保存， 以便对被测模拟信号进行实时的、瞬态的分析。 1 3 课题研究的主要内容 本课题主要研究以下几个方面内容： 1 d s o 硬件电路设计。硬件电路设计包括信号调理电路、高速a d c 电路、 触发电路、f p g a 最小系统等。设计中采用硬件抗干扰措施抑制了电路中绝大 部分干扰，保证电路在高频环境下能够正常工作。 2 高速数据采集系统设计。高速数据采集系统是数字存储示波器的核心部 分。本设计采用s o p c 技术，利用嵌入式软核处理器结合可编程逻辑电路，完 成对高速信号的实时取样和等效取样。最高实时采样率为2 0 m s p s ，等效采样 率为2 0 0 m s p s 。 3 自动测频系统设计。本设计对传统的等精度测量方法进行了改进，增加 了测量脉冲宽度的功能，测量中被测信号不同量程之间可自动换挡。利用f p g a 的高速数据处理能力，实现对被测信号的测量计数；利用n i o si i 嵌入式软核处 理器实现对频率、脉冲宽度的计算及显示。 4 l c d 显示控制设计。本设计采用在f p g a 内嵌的n i o si i 软核处理器中编 写c 程序产生l c d 所需的显示控制时序，控制数据的传输和显示。简化了系 统结构。 3 d s o 整体框架设计 第2 章d s 0 整体框架设计 本章主要完成数字存储示波器的整体结构设计；阐述实现数字存储示波器 功能的原理；介绍了s o p c 技术及其开发流程。 2 1d s 0 结构设计 数字存储示波器主要包括：信号调理电路、数据采集处理系统和显示系统。 其中数据采集处理系统是其核心部分，这就要求系统必须具备高速处理器，能 及时的对波形数据进行处理、显示，而一般的微处理器速度较低，很难达到要 求。因此本课题在综合考虑实际需求、开发难易程度、技术和元器件流行程度 及其获取渠道等多方面因素后，采用s o p c 技术，在f p g a 内配置3 2 位n i o si i 软核处理器( 工作频率为5 0 m h z ) 作为控制核心，结合在f p g a 内设计的其他 功能模块来实现数字存储示波器的整个数字控制系统。s o p c 技术是近年来新 出现的技术，它将硬件电路和软件系统集成在一块芯片中，使得用户可以方便 的更改系统，且更改可以深入到系统硬件部分，具有很大的灵活性。 整个d s o 设计分为两大部分，包括硬件部分和软件部分。硬件部分又分为 模拟部分和数字部分。如图2 1 所示。 r 一： 数字部分 图2 1 系统整体结构 硬件部分包括模拟和数字两个部分。模拟部分由：输入信号调理电路、高 速a d c 电路和触发电路组成。输入信号调理电路主要完成对被测输入信号进行 4 d s o 整体框架设计 处理，包括对模拟信号进行放大、衰减、限幅等，使模拟信号能够满足a d c 的输入要求；高速a d c 电路是数据采集系统模拟部分的硬件核心，它在f p g a 的控制下完成对模拟信号的高速采样；触发电路用于将模拟信号整形，产生对 应的触发信号，用来同步输入信号。数字部分是数字存储示波器的主要组成部 分，整个数字系统集成在一片f p g a 芯片内部，主要功能为根据不同采样方式 的选择来控制高速a d c 进行实时采样和等效采样，并对采集到的数据进行分析 处理后，另存于外部波形存储器( s r a m ) ，然后在l c d 上重现信号波形。另 外完成信号的频率占空比测量、键盘扫描、显示控制等功能。 系统软件部分是在硬件系统的基础上，提供实现各种功能的应用程序，负 责系统控制和数据处理，包括系统初始化，启动停止a d 采样控制器，采样 方式选择控制，采样数据处理显示控制，测频数据处理显示控制等功能。 2 2 工作原理 本课题数据采集部分主要基于实时采样原理和等效采样原理。在被测信号 频率范围为0 2 m h z 时，采用实时采样；在被测信号频率范围为2 m h z 2 0 m h z 时采用等效采样。信号测频模块主要基于等精度测频原理，测量频率范围为 o 1 0 0 m h z 。 2 2 1 采样原理 采样是对模拟信号进行周期性地抽取样值的过程，就是把随时间连续变化 的信号转换成在时间上断续、在幅度上等于采样时间内模拟信号大小的一串脉 冲。为了能不失真地恢复原模拟信号，根据n y q u i s t 采样定理，采样频率应不 小于输人模拟信号频谱中最高频率的两倍，即：z 2 z 一。 在数字存储示波器中，通常有两种采样方式：实时采样( r e a lt i m es a m p l i n g ) 和等效采样( e q u i v a l e n tt i m es a m p l i n g ) t 4 】。 1 实时采样原理 实时采样是在一次触发后对波形逐点采集，可以实际显示输入信号的波形。 因此适用于任何形式的信号波形，周期的或者非周期的，瞬时的或者连续的。 由于所采集的样点是按时间顺序排列的，因此易于实现波形的重现。实时采样 示意图如图2 2 所示。 d s o 整体框架设计 输入模拟信号 采样时钟 图2 2 实时采样不意图 实时采样不仅可以检测重复信号，而且还可以捕获单次信号。在实时采样 方式下示波器测量重复信号和单次信号具有相同的带宽，称为实时带宽 ( r e a l - t i m e b w ) ，要增加示波器的实时带宽，就要提高采样速率。实时采样的主 要缺点是时间分辨率较差。每个样点的采样、量化、存储必须在小于采样间隔 的时间内完成。因此对实时采样提出了更高的要求，需要更高速的a d 转换器。 为了满足实际采集系统的需要，一般的实时采样频率要高于信号频率的l o 倍左 右。如果信号频率为1 0 0 m h z ，采样频率就要达到1 g h z ，这样的高速a d 转 换器价格昂贵，增加了设计成本。为了解决高频、宽带周期信号的数据采集， 出现了等效采样技术。 2 等效采样原理 等效采样技术可以实现很高的数字化转换速率。其基本原理就是通过多次 触发，多次采样而获得并重建信号波形，信号必须是周期的。等效采样又分为 顺序采样和随机采样两种方法。顺序采样是对每一个信号周期仅采样一点，经 过若干个信号周期后就可以对信号的各个部分采样一遍。而这些样点可以借助 步进延迟方法均匀的分布于信号波形的不同位置。所谓步进延迟是每一次采样 比上一次样点的位置延迟? t 时间，如图2 3 所示。 麓发电平 采样时翔 图2 3 顺序采样示意图 本课题即采用顺序采样的方法实现对模拟信号的等效采样。另外还有一种 随机采样，它是每个采样周期采集一定数量的样品，经过多个采集周期的样品 积累，最终恢复出被测信号波形。 6 d s o 整体框架设计 被测信号最高频率为：2 0 m h z ：2 m h z 。当被测信号频率高于2 m h z 时就需要 f 二丽丽二习； f 二丽丽二习一 被掣罗三厂 厂 厂 厂 r 厂 厂 厂 厂 雩爹门几r | 几r 几r 几几几几n 几nn 几同n 门 7 d s o 整体框架设计 因此，消除了对被测信号计数所产生的1 误差，但是会产生对标准信号1 的 误差。因此，只要提高标准信号源频率，就可以大大提高测量精度，而且达到 了在整个测量频段的等精度测量。 本课题利用f p g a 来实现基于等精度原理的测量频率的方法，在整个频率 测量过程中都能达到相同的测量精度，而与被测信号的频率变化无关。 2 3 基于n io si i 的s o p c 系统概述 基于n i o si i 的s o p c 系统是a l t c r a 公司提出的一种灵活、高效的s o c 解 决方案【6 1 。s o p c 将处理器、存储器、i o 、l v d s 、c d r 等系统设计需要的功 能模块集成到一个可编程器件上，构成一个可编程的片上系统。现今s o p c 可 以认为是基于f p g a 解决方案的s o c 。 2 3 1s o c s o p c 简介 s o c 是片上系统( s y s t e mo nc h i p ) 的简称，即由单个芯片完成整个系统的主 要逻辑功能。s o p c 即可编程的片上系统( s y s t e mo np r o g r a m m a b l ec h i p ) ，或 者说是基于大规模f p g a 的单片系统【刀，它是一种特殊的嵌入式系统：首先它 是片上系统s o c ；其次它是可编程系统，具有灵活的设计方式，可裁剪、扩充、 升级，并具备软硬件在系统可编程的功能。s o p c 技术的目标就是试图将尽可 能大而完整的电子系统，包括嵌入式处理器系统、d s p 系统、数字通信系统、 普通数字系统、接口系统、硬件协处理器或加速器系统、存储电路等，集成在 一片f p g a 芯片中，利用单芯片实现多模块功能，使得所设计电路系统在其规 模、可靠性、性能指标、上市周期、开发成本、体积、功耗、功能、硬件升级 及其产品维护等多方面实现最优化。s o p c 的设计技术是现代大规模集成电路 技术、e d a 技术和计算机辅助上网技术高度发展的产物【8 】，而f p g a c p l d 正 是s o c s o p c 的高效设计平台。s o p c 一般采用大容量f p g a 作为载体，除了 在一片f p g a 中定制m c u 处理器和d s p 功能模块外，还可利用片内资源设计 其他逻辑功能模块。 s o p c 结合了s o c 和f p g a c p l d 各自的优点，融合了p l d 和a s i c 技术， 具有更高的灵活性、性能指标和处理速度等。其基本特征包括：单芯片、微封 装、低功耗；至少包含一个嵌入式处理器内核；足够的片上可编程逻辑资源； 可能包含部分可编程模拟电路；具有小容量片内高速r a m 资源；处理器调试 8 d s o 整体框架设计 接口和f p g a 编程接口；丰富的口核资源可供选择。 s o p c 技术的特征是采用自顶向下的设计方案，采用高性能f p g a 作为系 统的控制核心，利用丰富的片上可编程逻辑资源设计硬件数字逻辑电路，在硬 件开发平台和软件开发平台的结合下完成整个系统的设计开发。s o p c 最大的 优势在于其高性能、低功耗、应用灵活和较低的价格，因此具有很好的应用前 景。 2 3 2nio si i 软核处理器简介 n i o si i 是a l t e r a 公司推出的第二代嵌入式软和处理器，他是一个通用的3 2 位r i s c 处理器内纠9 , 1 0 】，主要特点如下： 1 完全的3 2 位指令集、数据通道和地址空间。 2 3 2 个通用寄存器。 3 3 2 个外部中断源。 4 单指令的3 2 x 3 2 乘除法，产生3 2 位结果。 5 计算6 4 位和1 2 8 位乘积的专用指令。 6 单指令b a r r e ls h i f t e r 。 7 在不同的n i o si i 系统中，指令集结构( i s a ) 兼容。 8 具有硬件协助的调试模块，可以使处理器在集成开发环境( i d e ) 中做 出各种调试工作，如开始、停止、单步和跟踪。 9 基于g u nc c + + 工具链和e c l i p s ei d e 的软件开发环境。 l o 片上外设接口和片外存储器、外设接口。 11 性能达到1 5 0 d m i p s ( d h r y s t o n em i p s ) 以上。 n i o si i 处理器系列是一个用户可配置的通用3 2 位嵌入式精简指令集c p u ， 是一个基于流水线设计的通用微处理器，拥有五级流水线核指令与数据内存分 开的哈佛结构。n i o si i 系列嵌入式处理器内核有3 种类型1 1 1 ，用来满足不同设 计的要求。分别为快速型( n i o si i f ) 、标准型( n i o si i s ) 和经济型( n i o si i e ) 。 快速型n i o si i 内核具有最高的性能，它的处理能力超过2 0 0 d m i p s ，在2 0 0 m h z 时性能达到2 5 0 d m i p s ，与a r m 9 内核性能相当，需要占用1 8 0 0 个逻辑单元； 经济型n i o si i 内核具有最低的资源占用，与同类型的8 0 5 1 体系结构具有相同 的成本，但性能更高，利用这种精简软核构架一个完整的c p u 系统只需要占 9 d s o 整体框架设计 用7 0 0 个逻辑单元；而标准型n i o si i 内核在性能和面积之间做了一个平衡，这 种软核约占用1 4 0 0 个逻辑单元，性能也介于上两种软核之间。所有软核都是 1 0 0 代码兼容，设计者可根据系统需要选择c p u 来调整嵌入式系统的性能及 成本。 2 3 3 基于nio si i 的s o p c 开发流程 s o p c 设计包括以n i o si i 软核处理器为核心的嵌入式系统的硬件配置、硬 件设计、硬件仿真、i d e 环境的软件设计、软件调试等。s o p c 开发流程通常 包括两个方面：基于q u a r t u si i 、s o p cb u i l d e r 的硬件设计和基于n i o si ii d e 的 软件设计。开发过程中主要使用到q u a r t u si i 、s o p cb u i l d e r 、n i o si ii d e 软件。 三者之间的关系为：q u a r t u si i 用于完成n i o si i 系统的分析综合、硬件优化适 配、配置文件编程下载以及硬件系统测试等。s o p eb u i l d e r ：它是n i o s i i 软核 处理器的开发包，用于实现n i o si i 系统配置、生成及与n i o si i 系统相关的监控 和软件调试平台的生成。n i o si ii d e 用于完成基于n i o si i 系统的软件开发和 调试，并可借自身的f l a s h 编程器完成对c f if l a s h 以及f p g a 配置器件e p c s 的编程操作 6 , 1 2 】。 s o p c 硬件开发过程： 1 利用s o p cb u i l d e r 软件从n i o si i 处理器内核和n i o si i 开发套件提供的 列表中选取合适的c p u 、存储器及外设器件，并定制和配置他们的功 能。 2 分配外设地址中断号，并设置复位地址。 3 生成n i o si i 系统( 用户也可以添加用户自身定制指令逻辑到n i o si i 内 核以加速c p u 性能) 。 4 添加用户自己设计的i p 模块。 5 将生成的n i o si i 系统集成到q u a r t u si i 工程。 6 q u a r t u si i 工程中也可加入n i o si i 系统以外的逻辑电路，可以是自己编 写硬件模块，也可以选择a l t e r a 或第三方提供的现成i pc o r e 。 7 编译q u a r t u si i 工程，对h d l 文件进行布局布线，从h d l 源文件综合 生成一个适合目标器件网表，生成f p g a 配置文件。 8 用下载电缆( 如b y t eb l a s t e ri i ) 将配置文件下载到目标板上，硬件校 1 0 d s o 整体框架设计 验完成后，可将新的硬件配置文件下载到目标板上的非易失存储器( 如 e p c s 器件) 。 s o p c 软件开发过程： 软件开发使用n i o si ii d e t l 3 】，它是一个基于e c l i p s ei d e 架构的继承开发环 境，它包括：g n u 开发工具( 标准g c c 编译器，连接器，汇编器和m a k e f i l e 工具等) ；基于g d b 的调试器，包括软件仿真和硬件调试；提供用户一个硬件 抽象层h a l ；提供给嵌入式操作系统m i c r o c o s i i 和l w t c p 口协议栈的支持； 提供帮助用户快速入门的软件模板；提供f l a s h 下载支持( f l a s hp r o g r a m m e r 和 q u a r t u si ip r o g r a m m e r ) 。 1 使用s o p cb u i l d e r 生成系统后，使用n i o si ii d e 开始设计c c h 应用 程序代码【1 4 , 1 5 】。a l t e r a 提供外设驱动程序和硬件抽象层( h a l ) ，使用 户能够快速编写与低级硬件系统无关的n i o si i 程序。 2 编译、运行调试程序。在没有目标板的情况下，可以经过编译、连接 后通过n i o si i 指令仿真器( i s s ) 运行调试代码；一旦有一个目标板， 用户就可以使用下载电缆下载软件到目标板进行调试运行。 d s o 整体电路设计 第3 章o s 0 整体电路设计 本章介绍了数字存储示波器的整体电路设计过程，对各个电路分别进行了 讨论。整个设计由硬件电路设计和f p g a 内部电路设计组成。硬件电路设计主 要完成对被测输入模拟信号进行处理，使其能够满足a d 转换器的输入要求， 并产生触发同步信号；f p g a 内部电路设计是数字存储示波器的核心部分，主 要完成高速数据采集并处理、输入信号的频率测量、波形显示等。 3 1 硬件电路设计 硬件电路主要包括输入信号调理电路、高速a d 转换电路、触发电路、键 盘和显示电路及f p g a 最小系统硬件电路等。 3 1 1 输入信号调理电路 输入信号调理电路主要完成对输入模拟信号进行处理，使其满足后级a d 转换器的输入要求。由于本设计中所使用a d 转换器t l c 5 5 1 0 的测量范围为 0 6v 2 6 v ，即a d 在转换时模拟输入0 6v 时对应数字输出o 0 0 00 0 0 0 ，2 6 v 时对应的数字输出1l1111 11 。因此输入信号在进入a d 转换器之前要对其进 行处理。对被采集输入模拟信号的调理，主要是针对信号的滤波、限幅、放大 以及电平移位处理。电路原理图如图3 1 所示。 图3 1 信号调理电路 电路中使用0 1 u f 瓷片电容和4 7 u f 极性钽电容并连实现对信号的滤波；使用 1 2 d s o 整体电路设计 电阻及1 0 k 电位器构成限幅、电压调整电路；使用t i 公司4 2 0 m h z 高速电流反馈 放大器t h s 3 0 0 1 实现对输入模拟信号进行放大。t h s 3 0 0 1 为低噪声宽带运算放大 器【1 6 1 。采用+ 5 v 电源供电，本设计中使用5 v n 5 v 单片c m o s 开关电容电压转换 器l t c l 0 4 6 为其提供正负电压。电压转换电路原理图如图3 2 所示。 t ，西i _ c 4 ll b o o s tv + 8 勺r c c + 5 i r n 2 c a p +o $ c 7 ：l ：lu +3 g n dl v 6 l 伍1 f4 5 ；5 v c a p v o u t l tc 1 0 4 古 li ：4 2 ；r 一1 叩 ? l 1 r 掣 3 1 2 高速a d 转换电路 图3 2 电压转换电路 a d 转换电路完成将模拟信号数字化。本设计中根据带宽和速度要求，采用 的a d 转换器是t i 公司的t l c 5 5 1 0 ，它是一种采用c m o s 工艺制造的8 位高阻抗 并行a d 芯片，最大采样率为2 0 m s p s ，在高速转换的同时能够保持较低的功耗， 在推荐工作条件下，t l c 5 5 1 0 的功耗为1 3 0 m w ；内部具有采样保持电路，可大大 简化外围电路的设计；其内部基准电压分压器可提供额定的基准+ 2 v 电压【1 7 , 1 8 】。 t l c 5 5 1 0 的管脚图如图3 3 所示。 o e d g n d d l s 8 ) d 2 d 3 d 4 d 5 d 6 d 7 d s ( m s b ) m d d d c l k d g n d r e f b r e f b s a g n o a g n o a n a 土- o gl n v d d a r e f t r e f t s v d d a v o d a v o d d 图3 3t l c 5 5 1 0 管脚图和工作时序图 各引脚功能描述如下：a g n d ：模拟信号地；a n a g l o gi n ：模拟信号输入端； c l k ：时钟输入端；d g n d ：数字信号地；d 1 d 8 ：数据输出端。d l 为数据低位， d 8 为数据高位；o e ：输出使能端，为低电平时，数据端有效，否则数据端为 高阻态；v d d a ：模拟电路工作电压；v d d d ：数字电路工作电压；r e f t s ：内部参 d s o 整体电路设计 考电压。当内部分压器输出额定2 v 基准电压时，该端短路至r e f t ；r e f t ：参考 电压( t 代表t o p 为2 6 v ) ；r e f b ：参考电压( b 代表b o t t o m 为o 6 ；r e f b s ：参考电 压。当内部分压器产生2 v 的额定基准电压时，该端短路至r e f b 。 设计中采用t l c 5 5 l o 内部+ 2 v 参考电压，因此将r e f t s 端短路至r e t f 端，并 通过旁路电容接地。t l c 5 5 1 0 电路原理图如图3 4 所示。 产簦f p g a ( e p 2 c 8 q ) i 1 4 d s o 整体电路设计 3 1 3 触发信号产生电路 触发信号由触发电路产生，用来同步输入信号。触发电路的作用是在满足触 发条件时系统开始对输入模拟信号进行采样并存储，这样就可以保证每次送去显 示的样点都是从输入信号上的一个精确确定的点开始。如果没有触发电路，那么 屏幕上看到的将是具有随机起始点的很多波形杂乱的图像。根据触发信号的来源 不同，可以分为内触发和外触发；根据触发机制不同，可以分为同步触发、预触 发和后触发；根据触发边缘不同，可以分为上升沿触发和下降沿触发；根据触发 事件的不同，又可以分为毛刺触发、状态触发、时间限定触发等9 加】。 本课题设计的数字存储示波器采用电平内触发，即触发源为输入信号本身， 当信号达到系统设定的触发电平时就产生触发。系统采用单次触发和连续触发两 种方式，在上升沿触发，且触发电平可调。单次触发是当仪器满足触发条件时仅 产生一次采集、存储过程，而后连续显示；连续触发是每当输入信号满足触发条 件时就进行采集、存储和显示。对于连续信号只要满足触发条件，其采集、存储、 显示就不断进行。触发电路如图3 6 所示。 啦鳓耵 一i ： ；l ： ，。c 1 眦 ；, 4 - 。，1 0 x c 2 o 1 旺 ： 玷：! 。，- l ；j ，： h 、 _吼 l ： 了：x 1：| ：j ：i ：i ；s o q l kg 虹牡，8 ， 。( 臀 事 弋ii ，4 u 阻：均 瑚，1 2 c 3 - ! ： + - 知f i ! ：“c 0 电f ! 。：5 ：。卵 ：；： 图3 6 触发电路原理图 触发电路采用电压比较器将模拟信号转变为脉冲信号，作为系统的内触发信 号。图中电阻r 5 、r 6 用于调节触发电平，当输入信号电压高于预置的触发电平 时，输出高电平；反之输出低电平。由于系统采用等效采样时，输入被测信号频 1 5 d s o 整体电路设计 率为2 m h z 2 0 m h z 。因此，电路中选用高速比较器m a x 9 1 2 对模拟信号进行整形。 m a x 9 1 2 是由m a x i m 公司生产的双组高速低功耗、高精度电压比较器。该器件 传播速度快( 典型值为1 0 n s ) ，单5 v 或双5 v 供电，功耗低( 单个比较器工作电流 为6 m a ) ，且每个比较器均有独立的锁存使能功能【2 l 】。它与其他高速比较器的不 同之处在于，当接收缓慢移动信号时，m x a 9 1 2 仍能保持稳定，器件均能接受差 动输入信号并具有互补性的t t l 兼容输出，广泛应用于高速采样、v f 变换、脉 冲宽度鉴别等电路中。其引脚排列如图3 7 所示。 一一y h 曩x 置一 蚴矗x 0 图3 7m a x 9 1 2 引脚排列及功能图 引脚功能如下：q a ：比较器何l 输出；q a ：比较器川l 反相输出； g n d ：接地端；l e a ：比较器a 锁存使能端，l 当l e a 为h 或l 时鲥或q a 分别使 能；n c ：空脚；v - ：双电源5 v 电源端( 需接0 1 u f 旁路电容到地) ，若为单电 源，则该端接地；i n a + i n a - ：比较器a 同相反相输入端；i n b + i n b ：比较器b 同相反相输入端；”：+ 5 v 电源端( 需接0 1 u f 旁路电容到地) ；l e b - 比较器b 锁存使能端，当l e a 为h 或l 时鲈或q b 分别使能；q b ：比较器唧l 输出；缈： 比较器bt t l 反相输出；使用时应注意将正负电源引脚通过旁路电容接地，以减 小高频信号的干扰。 本系统中触发信号的作用，一是为了产生精确的采样起始位置，使得l c d 能够显示出清晰且不重叠的信号波形；二是作为测频电路的输入，f p g a 通过对 触发脉冲信号和标准频率计数，然后经过计算得出被测信号的频率值。 3 1 4 键盘及显示电路 键盘和显示电路是本设计的人机交换接口。系统通过检测不同的按键值，来 完成不同的任务。显示电路根据d s o 的不同功能显示波形或数值。 1 6 翟帅嘧舱瓠她峨 d s o 整体电路设计 键盘是用户对系统的输入接口。数字系统中，常用的按键有直接式和矩阵式 两种【2 2 1 。直接式按键比较简单，一般采用按键的一端通过电阻接至v c c ，并将此 按键端连接到f p g a 的f o l l ( 设为输入) ；另一端直接接地。当按键按下时，此 接口为低电平，通过对i o h 电平的检测就可知按键是否按下。其优点是简单易 行，连接方便，但每个按键要占用一个i o 口，若系统中需用按键较多，那么用 这种方法会占用大量f o e l 。而矩阵式键盘控制比直接式按键要麻烦的多，但其 优点也是很明显的，即可节省i o e i 。为了仪器结构简洁，键的个数应尽可能少。 根据本课题的设计需求，系统键盘仅需要6 个按键。由于使用按键较少，设计中 采用直接式，即将按键直接接至f p g a 的i o e l 。按键电路设计比较简单，不再给 出电路图。按键的识别采用软件实现，编程时注意去抖动。 各个按键的功能分别为：s 1 ：控制采样启停键，键值为1 ；s 2 ：单次连续设 置键，配合s 6 循环键完成单次连续设置，键值为2 ；s 3 ：采样频率设置键，配合 s 6 循环键完成采样频率选择设置，键值为3 ；s 4 ：实时等效采样方式设置键，配 合s 6 键使用，键值为4 ；s 5 ：测频键，键值为5 ；s 6 ：循环键，采用内部i i j 1 l 向上 计数，在单次连续设置和实时等效采样方式设置中其模数为2 ，最p i = 0 ，l ：在采 样频率设置中其模数为6 ，臣p i = o ，1 ，2 ，3 ，4 ，5 ；此键键值为6 。 显示电路是d s o 系统的输出界面，采用l c d 液晶显示。液晶显示器因具有工 作电压低、功耗小、寿命长、易集成和电磁辐射污染小等优点，在显示技术中得 到广泛应用；而显示器作为人机交互的关键部分，已成为数控系统中不可缺少的 组成部分。本系统采用图形液晶r t l 2 8 6 4 1 0 ，显示输入信号的波形、频率和占空 比值。r t l 2 8 6 4 1 0 点阵图形液晶模块的点像素为1 2 8 x 6 4 点，黑色字白色底，s t n 液晶屏，视角为6 ：0 0 ，内嵌控制器为t o s