（计算机软件与理论专业论文）基于多特征序列编码的soc测试数据压缩方法研究.pdf

基于多特征序列编码的s o c 测试数据压缩方法研究 摘要 随着基于i p 核复用的系统芯片( s y s t e m o i l a c h i p ，s o c ) 设计技术的出 现，极大的增加了芯片设计产量且缩短了产品投放市场的时间，然而随着集成 的i p 核数目的增加，使得芯片测试所需的测试数据量也飞速增加；同时，由于 自动测试设备( a u t ot e s te q u i p m e n t ，a t e ) 的昂贵，使得s o c 的测试成本飞 速上升，s o c 的测试问题已经受到越来越广泛的关注。为了解决s o c 测试数据 量过大的问题，一种最直接有效的方法就是对测试数据进行压缩。 本论文在分析了几种测试数据编码压缩的基础上，提出了两种新的编码压 缩方案，其中主要内容有： ( 1 ) 介绍了测试技术基础以及s o c 测试中遇到的问题，总结了目前测试数据 压缩技术的国内外研究成果，主要可分为内建自测试和外建自测试两类压缩方 法。并针对两类方法都举出一些主要的方案进行阐述，剖析其内在原理及特点。 ( 2 ) 第一种方案一一对多特征序列编码的方案。f d r 码只对0 游程编码，对 连续的1 和交替序列的编码效率很低，因此提出了针对测试数据中四种特征序 列进行编码的策略。主要思想是将测试集看成由四种特征序列组成的数据流， 对不同的序列采用同等的编码规则，提高编码效率。并在f d r 码的基础上，提 出了两种针对多特征序列的编码规则，并给出其解码硬件结构。 ( 3 ) 第二种方案一一针对变长输入h u f f m a n 码方案中只对0 游程长度进行统 计编码的缺陷，提出一种新的基于游程长度的统计模式集合，根据新的集合对 测试集中各种游程长度的出现频率进行统计，再进行h u f f m a n 编码，提升编码 效率。 在i s c a s8 9 标准电路上的实验结果表明，本文提出的两种方案均能有效 地对测试数据集进行压缩。两种方案均是对原始测试集进行直接编码，编码前 不需要对测试集进行差分操作，因此解码电路中减少了c s r 的硬件开销。 关键词：s o c测试数据压缩测试源划分f d r 码h u f f m a n 编码 t h er e s e a r c ho fs o ct e s td a t ac o m p r e s s i o nb a s e do n m u l t i p l ef e a t u r e ss e q u e n c ec o d i n g a b s t r a c t t h et e c h n i q u eo fd e s i g ns y s t e m o n - a - c h i p ，w h i c hi sb a s e do ni pg o r e sr e u s i n g t e c h n o l o g y ，g r e a t l yp r e d i g e s t st h ed e s i g no fc h i pa n d s h o r t st h et i m ef o rp r o d u c t st o c o m ei n t ot h em a r k e t ，b u tw i t ht h ei n c r e a s i n gn u m b e ro fi pc o r e si n t e g r a t e di na c h i p ，t h ev o l u m eo f t e s td a t at h a tt e s t i n gt h ec h i p sa l s oh a v eb e e ni n c r e a s i n gr a p i d l y ， l e a d i n gt ot e s to fc h i pi sm o r ea n dm o r ed i f f i c u l t m e a n w h i l e ，d u et ot h ee x p e n s i v e o fa u t o m a t i ct e s te q u i p m e n t ，t h ec o s to ft e s t i n gt a k e sav e r yh i g hw e i g h ti nt h ec o s t o fs o cm a n u f a c t u r e s ot h et e s to fs o ch a sb e e nd r a w i n gm o r ea n dm o r ea t t e n t i o n t oa d d r e s st h ep r o b l e mo ft h el a r g ev o l u m no ft e s td a t a ，ad i r e c ta n de f f e c t i v e s o l u t i o ni st oc o m p r e s st h et e s ts e t t h i sd i s s e r t a t i o n ，o nt h eb a s i so ft h ea n a l y s i so fs e v e r a lt e s td a t ae n c o d i n g s c h e m e ，p r o p o s e dt w on o v e le n c o d i n gs c h e m e s t h em a i nw o r k i sa sf o l l o w s ： ( 1 ) i n t r o d u c t i n gt h eb a s i ck n o w l e d g eo ft e s tt e c h n o l o g ya n dt h ep r o b l e m so f s o ct e s t i n g ，s u m m a r i z i n gt h er e s e a r c ha c h i e v e m e n t so nt e s td a t ac o m p r e s s i o n t e c h n o l o g ya th o m ea n da b r o a d t h e s ea c h i e v e m e n t sc a nb ed i v i d e di n t ot h e b u i l t i ns e l f - t e s ta n db u i l d o u ts e l f - t e s t b yw a yo fi l l u s t r a t i o n ，t h e i rp r i n c i p l e sa r e a n a l y z e da n dt h e i rf e t u r e sa r ep r e s e n t e d ( 2 ) t h ef i r s ts c h e m ei se n c o d i n gm u l t i - f e a t u r es e q u e n c e s f d rc o d e so n l y e n c o d er u n 1 e n g t ho fz e r o ，s oi ti sn o te f f e c t i v ef o re n c o d i n gr u no fo n e p r o p o s e d s c h e m ee n c o d ef o u rd i s t i n c ts e q u e n c e s i nt h i ss c h e m e ，t h et e s ts e t sa r es e e na sd a t a f l o w sc o n s i s t e do ft h e s ef o u rd i s t i n c ts e q u e n c e s ，i nt h i sw a y ，i tc a nr e d u c e st h e o c c u r r e n c e so fe n c o d i n gs h o r ts e q u e n c e ，i m p r o v i n gt h ee f f i c i e n c yo fc o d e s ( 3 ) t h es e c o n ds c h e m ei so n eo fh u f f m a nc o d i n gs c h e m e d u et ot h ev a r i a b l e l e n g t hi n p u tc o d i n gs c h e m eo n l ys t a t i s t i ct h eo c c u r r e n c eo fr u n l e n g t ho fz e r o ，t h i s s c h e m ep r o v i d ean o v e ls e tb a s eo nt h ea l t e r n a t i v er u n l e n g t ht os t a t i s t i c ，a n d e n c o d i n ge a c hl e n g t h sa c c o r d i n gt ot h e i ro c c u r r e n c e s t h ee x p e r i m e n t a lr e s u l t ss h o wt h a tt h e s et w os c h e m e sa r eb o t he f f i c i e n to n t e s td a t ac o m p r e s s i o n a n dt h e s et w os c h e m e sa r eb o t he n c o d i n gt h ep r e c o m p u t e d t e s ts e td i r e c t l yw i t h o u td i f f e r e n c eo p e r a t i o n ，8 0t h e i rd e c o m p r e s s i o na r c h i t e c t u r e d o e sn o tr e q u i r ec s r k e y w o r d s ：s y s t e m o n a - c h i p s o c ；t e s t d a t ac o m p r e s s i o n ；t e s tr e s o u r c e p a r t i t i o n t r p ；f d rc o d e ；h u f f m a nc o d i n g i i 插图清单 图1 1 测试过程图1 图1 2 测试生成示例4 图1 3s o c 结构6 图1 4s o b 和s o c 的设计流程7 图1 5 核的测试结构8 图1 6 编码压缩的测试结构1 0 图1 7b i s t 测试结构l o 图2 1g o l o m b 编码举例( m = 4 ) 1 4 图2 2f d r 编码举例1 5 图2 3 交替与连续长度码编码举例1 6 图2 4v m c 编码举例( m 。= 4 ) 1 7 图2 5 将测试集划分为4 位的数据块1 8 图2 6 例子中对应的h u f f m a n 树1 9 图2 7 标准l f s r 2 l 图2 8 采用单个折叠计数器的初始确定自测试设计方案。2 2 图3 - 1 编码举例1 2 6 图3 2 编码举例2 2 8 图3 3 相邻序列的8 种情形2 9 图3 4 解码器结构方框图3 0 图3 5 方案一中f s m 状态转换图3 1 图3 6 方案二中f s m 状态转移图3 3 图4 1v m c 编码压缩方案示例( i n - 4 ) 3 7 图4 2 新编码方案示例( m = 4 ) 3 9 图4 3 解码器结构框图4 0 图4 4 示例的f s m 状态转移图( m = 4 ) 4 0 图4 5c g u 的内部结构图4 1 v i 表格清单 表2 1g o l o m b 编码码表1 4 表2 2f d r 编码码表1 5 表2 3 交替序列组合形式1 6 表2 4 交替与连续长度码编码表1 6 表2 5 各模式的发生频率及两种方案对应的码字1 9 表2 69 值编码码表( k - - 8 ) 2 0 表2 7 四位折叠计数器的生成序列2 2 表3 1 四种特征序列2 3 表3 2f d r 码表2 4 表3 3 修改后的f d r 码表2 5 表3 4 编码方案一2 6 表3 5 编码方案二2 7 表3 6 两种方案的试验结果3 4 表3 7 五种方案压缩结果的比较( 压缩率) 3 5 表4 1 本方案压缩结果4 2 表4 2 本方案与其它方案的比较4 2 v i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究 成果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已 经发表或撰写过的研究成果，也不包含为获得 金月垦王些太堂 或其他教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已 在论文中作了明确的说明并表示谢意。 学位论文作者签字：幺乜签字魄力伊易月 学位论文版权使用授权书 牛日 本学位论文作者完全了解金目旦王些太堂 有关保留、使用学位论文的规定， 有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借 阅。本人授权 金目曼王些太堂 可以将学位论文的全部或部分论文内容编入有关数 据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名： 爹磁 翩躲名印以 签字日期：雕 b 月t 叶日 签字日期：伽脾 占月，孕日 工作单位：承渤瓷彩阽溺侈1 磐栌孙獬鼠电话：l 龋6 f f 7 7 4 。 通讯地址钨每埔钐箱已j ：c 难忘为研彳杯李哆暴饭西邮编：三尹蹦 致谢 在这里，首先我要真诚感谢我的导师欧阳一鸣副教授! 欧阳老师严谨细致、 一丝不苟的作风一直是我学习的榜样；他循循善诱的教导和不拘一格的思路给 予我无尽的启迪。从本文的选题、研究试验到初稿的审阅修改，欧阳老师都倾 注了很多心血，提出了很多有益意见。欧阳老师在学术和科研上严谨态度和勇 于探索的精神深深地感染了我，将使我终身受益。谨向欧阳老师致以崇高的敬 意和衷心的感谢! 同时，我还要特别感谢梁华国教授以及系统结构实验室的所有成员对我的 无私帮助。在与他们交流的过程中，我获得了相当大的启发，也感谢他们长期 以来对我的关心和帮助。 感谢我的父母，生我养我，二十四载，你们永远健康快乐是我最大的心愿。 感谢在百忙之中评阅本论文的专家、教授，感谢你们对本论文的宝贵意见 和建议。 最后，再次请所有关心、帮助我的老师和同学接受我诚挚的谢意! i i i 作者：余健 2 0 0 8 年3 月 第一章绪论 集成电路从诞生到今天已经近4 0 个年头，随着电路复杂程度的提高和芯 片尺寸的日益缩小，测试已成为迫切需要解决的棘手问题。特别是进入深亚微 米以及超高集成度的发展阶段以来，随着集成各种i p 核的系统级芯片s o c ( s y s t e m o n a c h i p ，) 设计方法的出现，单个芯片的功能越来越强大，使得芯 片测试愈来愈难以适应集成电路技术的不断进步。因此对于s o c 测试方法的研 究是集成电路发展的迫切需要，对我国国民经济和现代化国防建设具有重要意 义。 1 1 测试基础 1 1 1 测试过程基本概念 一个系统的测试过程就是一个实验的过程，在这个过程中运行该系统并分 析它的响应结果，以判定该系统是否正确的运转】。集成电路测试是检测集成 电路芯片中那些由生产制造过程而引入的缺陷，是集成电路生产制造过程中必 不可少的一个环节。集成电路测试的具体过程就是指先建立描述电路“好 或 “坏 的模型，根据模型生成能检测电路“好”或“坏 的测试模式，测试时 将测试模式加载到被测电路的输入引脚，芯片工作后，检测被测电路的输出响 应，将其与期望响应比较并判断是否存在故障的过程，如图1 1 所示。 巨h 巫回耻亟运堕卜篇 图1 1 测试过程图 被测试的电路称为被测电路c u t ( c i r c u i tu n d e rt e s t ) ；对被测电路产生 测试数据的方法和过程称为测试生成( t e s tg e n e r a t i o n ) ；生成的测试数据称为 测试模式( t e s tp a t t e r n ，t p ) ；把测试模式施加到c u t 的过程称为测试施加( t e s t a p p l i c a t i o n ) ；测试模式施加后被测电路c u t 的响应输出称为测试响应( t e s t r e s p o n s e ) ；检查电路实际的测试响应与理想的测试响应是否一致的过程称为 测试分析( t e s tr e s p o n s ea n a l y s i s ) 。 1 1 2 故障模型 故障电路中实际的物理上的缺陷是多样的，为了统一的研究它们，需要用 抽象的模型来表示它们，这种模型即所谓故障模型2 1 。集成电路测试过程中， 首先需建立合理的故障模型。 首先我们先区分一下缺陷、差错和故障三个名词的意义。 缺陷( d e f e c t ) 是指实际的物理系统与所设计的系统之间存在的差异。缺 陷可能是在制造过程中产生的，也可能是在长期的使用过程中产生的。 差错( e r r o r ) 是指有缺陷的系统在运行中产生错误的信号。差错是由缺陷 引起的，但缺陷在某些条件下有可能并不引起差错。只有当缺陷引起差错时我 们才有可能发现它。 故障( f a u l t ) 是对物理缺陷的抽象表示，但有时故障也指电路中实际存在 的物理缺陷。 人们常用的故障模型，即固定故障模型( s t u c k a tf a u l tm o d e l ) 、延迟故 障模型( d e l a yf a u l tm o d e l ) 和静态电流( i d d q ) 故障模型。 ( 1 ) 固定故障模型( s t u c k a tf a u l tm o d e l ) 一条引线，不论电路的输入为何，该引线对其后继引线而言，恒取固定的 0 值或1 值，称为固定故障。如恒取0 值，则称此引线有固定为0 的故障，记 为s t u c k a t 0 ，简写为s a 0 。同样，如恒取1 值，则称该引线有固定为1 的故 障，记作s t u c k a t 1 ，简写为s a 1 。 固定故障模型按故障的数目可以分为单固定故障模型( s i n g l es t u c k a t f a u l tm o d e l ，s s f ) 和多固定故障模型( m u l t i p l es t u c k a tf a u l tm o d e l ，m s f ) 。 s s f 模型是指在被测试电路中只存在一个逻辑故障。 单固定故障模型也称为典型的( c l a s s i c a l ) 或标准的( s t a n d a r d ) 故障模型， 因为它是首先被广泛研究和使用的模型。虽然其有效性不是通用的，但由下面 可知它是很有用的。 它能代表许多不同的物理故障； 它与工艺无关，因为固定于一个逻辑值的一条单线的概念适用于任何结 构模型； 经验表明，能检测到s s f 的测试也能检测到许多非典型故障； 与其它类型的故障模型相比，一个电路中的s s f 数目较少。另外，还可 以使用故障化简技术来减少要明确分析的故障数目； 可用s s f 来为其它类型的故障建立模型。 ( 2 ) 延迟故障模型( d e l a yf a u l tm o d e l ) 延迟故障模型也是工艺缺陷引起的。但它与固定故障模型不同的是，在这 里的工艺缺陷导致的故障并没有损坏电路逻辑功能，而是使晶体管的开关时间 处长了，也就是增加了逻辑门的充放电时间，这样对于一些工作频率要求比较 严格的器件，尤其是在电路系统的一些关键路径上，就可能达不到电路设计的 要求。 ( 3 ) 静态电流( i d d q ) 故障模型 i d d q 就是指m o s 管的静态电源电流。i d d q 故障模型是指电路在生产过 2 程中的缺陷，使电源和地之间出现了不正常的连接，从而增加了芯片的静态电 流。i d d q 模型能够覆盖诸如晶体管固定开启故障、大多数的短接故障、一些 开路故障以及一些无法控制或无法观察到的逻辑故障等。 除了这三种常见的故障模型外，工业中还有桥接故障( b r i d g ef a u l t ) 、转 换故障( t r a n s i t i o nf a u l t ) 、瞬时故障( t r a n s i e n tf a u l t ) 、耦合故障( c o u p l i n g f a u l t ) 、相邻矢量敏化故障( n e i g h b o r h o o dp a t t e r ns e n s i t i v ef a u l t s ) 等等。 1 1 3 测试生成 测试生成( t e s tg e n e r a t i o n ) 是对给定电路的给定故障确定测试模式的过程。 测试生成要保证的两个主要问题：一是保证故障在其源处出现，二是把故障效 应传播到电路的某一原始输出。测试生成技术是集成电路测试理论中的关键技 术。能够生成故障覆盖率高，长度短的测试模式一直是测试生成技术追求的目 标。 测试生成方法按其生成的手段可归为两大类：代数法及算法。代数法是根 据描述电路功能的布尔等式求解出测试模式，其主要缺点是占用存储区间大， 当电路复杂时，不存在或很难求得布尔等式。具有代表性的方法有布尔差分法， 布尔满足法蕴含法。算法是根据电路机理来追踪、敏化路径，把故障效应传播 到电路的原始输出，然后给原始输入分配满足故障传播和生成条件的值。算法 主要包括4 个操作：激活( e x c i t a t i o n ) 、敏化( s e n s i t i z a t i o n ) 、确认( j u s t i f i c a t i o n ) 和蕴涵( i m p l i c a t i o n ) 。著名的算法有d 算法【7 1 、p o d e m 算法【8 1 、f a n 算法 9 】 等。 测试生成按测试模式的确定方法可分为非确定性测试生成和确定性测试 生成。确定性测试生成是采用算法程序自动生成测试模式的方法，简称a t p g ( a u t ot e s tp a t t e r n ) 。非确定性测试生成用软件或电路产生随机或伪随机测试 模式，对电路进行穷举或伪穷举测试。上述算法属于确定性测试生成。 下面针对单固定故障模型的测试生成来讨论算法的四个主要操作过程。 ( 1 ) 激活故障 激活某一条线上的故障就是使该线的逻辑值为故障逻辑值的反，等效于把 故障信号置于该线上。假设线1 上的故障为s a 0 ，激活故障就意味着对原始输 入赋值，使得线l 的值为1 。 例如，要激活图1 2 中的故障f 4 ：s a 1 ，应控制门4 的输入使得f 4 = 0 ，也 就是对原始输入按x 4 ( x 5 + x 6 ) x 7 = 0 的条件赋值。对原始输入赋值来激活故障时 间上是一个线确认( 1 i n e j u s t m c a t i o n ) 问题。 ( 2 ) 敏化( 传播) 敏化或传播是选择一条路径，沿此路径把故障信息从其源处传播到原始输 出，此条路径就是所谓的敏化路径或传播路径。 一一一蕴涵 图1 - 2 测试生成不例 例如图1 2 中，故障f 4 ：s a 1 的传播路径只能是f 4 一f 5 _ f 6 一z 。有些故 障的传播路径可能不止一条，敏化路径是否成功，要看激活故障后在原始输出 观察到的值与电路无故障时的原始输出值是否相同，如果二者不同，则敏化成 功，否则需重新选择敏化路径。 ( 3 ) 确认 选定敏化路径后应该根据敏化路径上元器件的输入输出逻辑关系，对敏化 路径上的其他线赋值，以确定这些线的逻辑值。一般地，对于敏化路径上的与 f - i ( 与非门) ，应该对其不在敏化路径上的输入赋以逻辑1 值，对于敏化路径 上的或门( 或非门) ，应该对其不在敏化路径上的输入赋以逻辑0 值。 例如图1 2 中，要把故障f 4 ：s a 1 敏化到f 5 ，须对f 1 赋值f l = 0 ( f 1 和f 5 分别是同一个或门的输入和输出，f 1 不在敏化路径上) ，再要把故障效应传播 到原始输出z ，须对f 3 赋值f 3 = 1 ( f 3 和f 6 分别是同一个或门的输入和输出， f 3 不在敏化路径上) 。 敏化和确认的过程也称作向前追踪( f o r w a r dt r a c e ) 。 ( 4 ) 蕴涵 蕴涵是通过已确认的线逻辑值，寻找非敏化路径上门的输入或输出值的过 程，因此蕴涵的过程也称为向后追踪( b a c k w a r dt r a c e ) 。如果先确定的是某个 门的输入值，那么确定其输出值的过程称为向前蕴涵，如果先确定的是该门的 输出值，则寻找其输入值的过程称为向后蕴涵。 例如图1 2 中，对于故障f 4 ：s a 1 ，确认完敏化路径上f 4 ，f 5 和f 6 对应 的门的输入输出值后，就要对不在路径上的f l 、f 2 和f 3 对应的门的输入输出 赋值，最后对所有的原始输入赋值。 1 1 4 测试类型 测试有多种分类方法。测试涉及到测试生成、测试施加和测试分析几个过 程，因此测试也可按这些过程来分类。 4 按测试生成的方法，测试可分为穷举测试( e x h a u s t i v et e s t ) 、伪穷举测试 ( p s e u d o e x h a u s t i v et e s t ) 、伪随机测试( p s e u d o r a n d o mt e s t ) 、和确定性测试 ( d e t e r m i n i s t i ct e s t ) 。 按测试施加的方式，测试可分为片外测试( o f f - c h i pt e s t ) 和片上测试 ( o n - c h i pt e s t ) 。 按照测试模式施加的时间，测试可分为离线测试( o f f - l i n et e s t ) 和在线测 试( o n 1 i n et e s t ) 。 ( 1 ) 穷举测试 如果测试模式包含了原始输入所有可能的排列组合，这个测试模式集称为 穷举的测试集，把穷举的测试集施加到被测电路的方法就称为穷举测试。穷举 测试的优点在于易于生成测试矢量和1 0 0 的故障覆盖率，但这样的方法只对 小规模的纯组合电路有效。如果原始输入数大于2 2 时，测试模式数为2 2 2 ，此 时这个方法变得不可行。对于时序电路，穷举法并不适合，因为测试模式的时 序对被测电路有非常大的影响。 ( 2 ) 伪穷举测试 伪穷举测试具有很多穷举测试的优点，而所需要的测试向量则比穷举测试 少得多。这种测试方法依赖于电路分段的各种形式，以及试图穷举测试每一个 段，段是被测电路的一个子电路。 ( 3 ) 伪随机测试 伪随机测试的特征是测试模式的每位值都是随机的，它按照数学上的特征 多项式采用线性反馈移位寄存器( l i n e a rf e e d b a c ks h i f tr e g i s t e r ，l f s r ) 来产 生，这种方式产生的测试矢量所需成本最少。伪随机测试方法需用故障模拟器 来排列测试序列和计算测试覆盖率，对于固定型故障其故障覆盖率可达8 5 以 上。许多商用a t p g 工具先用伪随机测试产生测试图形，然后用迭代法处理难 测故障，此类故障称为伪随机阻尼故障( r a n d o mp a t t e r n r e s i s t a n t ，r p r 故障) 。 纯随机测试中，一条测试矢量可能出现不止一次，但伪随机测试中不会出现这 样的问题。伪随机测试也可用软件来生成。伪随机测试已成为v l s i 嵌入式测 试的主要方法。例如，内建自测试( b i s t ) 和存储器测试中一般都采用伪随机 测试。 ( 4 ) 确定性测试 确定性测试是基于故障的测试，它是对特定的故障类型生成测试模式，一 般确定性生成是按照算法，如d 算法、p o d e m 算法等，完成测试生成，它是 一个n p c o m p l e t e 问题，需要迭代法来加速生成过程。确定性测试的优点是生 成的测试模式数少，难点是测试生成方法非常复杂，测试生成时间长。 ( 5 ) 片上测试和片外测试 保持合理的芯片测试，以尽可能减小来自外部电路的影响，这样就可以把 5 测试功能分解为片外测试和片上测试，从而达到测试的优化。片外测试是把测 试单元置于芯片外部的测试方法，而片上测试则是在芯片上嵌入测试单元的测 试方法。 ( 6 ) 在线测试和离线测试 离线测试就是测试施加时电路在非工作情况下运行，而在线测试则是测试 实施时电路运行在正常工作条件下。在线测试时需要专门的代码、检验装置和 复用技术，其优点就是可以测试瞬变( t r a n s i e n t ) 故障，也可以测试间歇性 ( i n t e r m i t t e n t ) 故障。对于离线测试，一般需要自动测试设备( a u t ot e s t e q u i p m e n t ，a t e ) 或内建自测试结构来施加测试模式。本文中所说的测试是指 离线测试。 1 2s o c 测试 1 2 1s o c 基础 过去大多数电子系统由一个或多个电路板组成，每个电路板上又有多个集 成块，当今的i c 设计技术和制造工艺可以把多个这样的系统集成在单个i c 上， 这就是所谓的系统芯片( s o c ) 。典型的s o c 结构如图1 3 所示，是在单个硅 片上集成了好多复杂的混合模块，包括微处理器核、存储器、d s p 模块，用户 定义逻辑( u d l ) 电路、f p g a 和其他模块，这些模块就叫核( c o r e ) 。s o c 的新的设计方法已经改变了传统的设计和测试方法。为了提高设计生产率和缩 短上市时间，内核复用已经成为s o c 设计的主要方法。这种设计方法导致出现 了专门的i p 公司，专门为用户提供嵌入式内核。据预测，在不远的将来，4 0 6 0 的内核将来自外来资源，可能会占到芯片的9 0 。 图1 3s o c 结构 基于内核复用的设计中，根据用户得到的核的形式不同可以分为三种：软 核( s o f tc o r e ) 、硬核( h a r dc o r e ) 、固核( f i r mc o r e ) 。 ( 1 ) 软核：以可综合的r t l 描述形式或生成的库单元的网表形式向用户提 供的可复用模块。用户负责核的时间应用和版图。 ( 2 ) 固核：通过布局布线对面积和性能进行了结构上和拓扑图上优化的可 6 复用模块。固核以可综合的代码或生成的库单元的网表形式向用户提供。 ( 3 ) 硬核：按照性能、功率、面积已经优化并映射到特定工艺的可复用模 块。硬核以完全的布局、布线网表或固定的版图形式向用户提供，但用户不能 修改。 基于内核复用的设计提高了设计效率，缩短了上市时间，但给测试界带来 许多挑战问题。 1 2 2s o c 测试困难 虽然基于内核复用的系统芯片设计过程概念上类似于传统电路板设计，但 是它们制造和测试过程是不同的。对于传统的板级系统( s o b ) ，如图1 - 4 ( a ) 所示，元件提供者进行芯片设计、制造和测试。系统集成者对p c b 的设计、安 装和测试负责。在假定无故障条件下，测试仅局限于测试芯片间的互连。 内核仅仅是模块的描述，内核提供者交付给内核用户只是内核的文本文 件，还没有制造。因此内核提供者还不能测试制造缺陷的产品。这只能在嵌入 到系统芯片的内核制造完成之后进行测试。这样嵌入式内核的测试成为内核提 供者和系统集成者共同的责任，如图1 4 ( b ) 所示。 i c 设计+ 测试开发 i i c 制造 i i c 测试 s o b 设计+ 测试开发 i s o b , f | j r j 造 i s o b n 试 s o c 设计+ 测试开发 i s o c 蒂g 造 i s o c n 试 ( a ) s o b 妣t 流程( b ) s o c 设计流程 图1 4s o b 和s o c 的设计流程 系统集成者对内核结构的知识了解很少，通常当作黑盒子，如硬核或是加 密的i p 核。在这种情况下，内核提供者开发内核测试( 包括可测性结构和相应 的测试向量) ，与内核一起递交。另一方面由于内核提供者缺乏产品的应用信 息，因此不能开发出合适质量水平的测试向量。只有内核提供者开发的内核内 部测试向量得到充分地描述，系统集成者才可采用它构成芯片级测试向量，因 此需要内核测试向量标准的格式。这样的标准格式一一内核测试描述语言一一 i e e ep 15 0 0 工作组正在开发过程中。 传统测试方法与系统芯片测试方法的另一个主要区别是元件端口( 芯片和 7 内核的原始输入和输出) 的可访问性。对于s o b ，被测试芯片当作标准单元， 在测试过程中，可直接物理访问芯片引脚。相反，内核通常深嵌入系统芯片内 部，因此直接物理访问是不可能的。那么芯片设计必须提供从芯片引脚到嵌入 式内核端口的测试访问结构。 系统芯片测试是一种复合测试，包括每个内核的个体测试、用户定义逻辑 ( u d l ) 测试、互连逻辑和连线的测试。系统芯片的复合测试要求合适的测试 调度。测试调度必须满足许多芯片级要求，如总的测试时间、功耗、面积代价 等。为了避免影响初始化和各个内核的最终内容，测试调度也需要运行内核内 部和内核之间的测试向量。系统芯片符合测试必须遵循这些调度约束。 系统芯片测试同样具有深亚微米芯片固有的测试挑战一一提供充分的缺 陷故障覆盖率，包含总的测试价格和满足上市时间。 1 2 3s o c 核的测试结构 s o c 测试的基本术语是存取( a c c e s s ) 、控制( c o n t r 0 1 ) 和隔离( i s o l a t i o n ) 。 存取是指在核的输入施加设计好的激励信号而在核的输出获取测试响应， 某种程度上与传统术语一一可测性和可控性相同。使得某种方式的测试功能起 作用或不起作用就是测试控制。例如，如果一个核具有内建自测试功能，使得 核处于内建自测试方式还是正常工作方式就是控制，实现控制的逻辑就是控制 机构，控制协议由核集成者制定。隔离是指把核的输入、输出端口与连接到这 些端口的其他逻辑( 或核) 进行电分离，隔离的主要目的一是避免被测试的核 对相邻电路的负面影响，二是为了测试相邻电路时可以保护核。 y e r v a n tz o r i a n 等人提出了s o c 核概念性的测试结构，如图1 5 所示，现 为普遍采用。 图1 - 5 核的测试结构 要测试嵌入式核，需要下列硬件元件： ( 1 ) 测试源和测试收集 测试源是为嵌入核生成测试激励，而测试收集是把核的测试响应与理想的 响应相比较。测试源和测试收集可以由片外的a t e 来完成，也可以由片内的内 建自测试来完成，但测试源和测试收集不必是同一形式。例如，测试源可由片 外的a t e 完成，而测试收集可由片内的内建自测试完成。 ( 2 ) 测试存取机构 测试存取机构起到传输测试数据的作用，它把测试激励从测试源传输到被 测核的测试壳，把核的响应从测试壳传输到被测核的测试收集。按照测试存取 机构的定义，它应该被置于片内。对于同一个核，尽管传输测试激励的测试存 取机构和传输测试响应的存取机构常常采用同一形式，但二者不尽相同。 测试存取机构的两个关键参数是宽度和长度。宽度是指测试存取机构传输 数据的能力，其最低限度应该满足被测试核的数据吞吐率，最大带宽可根据源 和收集的宽确定。长度是指测试存取机构连接源收集和核之间的物理距离。测 试存取机构的选择需在要传输的测试数据的带宽、附加的硬件开销和测试施加 时间上加以权衡。 ( 3 ) 测试壳 测试壳是围绕着核的一层薄壳，起到核与测试存取机构和其他电路的切换 作用。i e e ep 1 5 0 0 对测试壳和测试壳与测试存取机构之间的接口功能进行了定 义：测试壳的功能是通过提供测试、诊断和正常几种功能方式的切换，来实施 核测试、互连测试和隔离功能。因此符合标准的测试壳必须有以下强制性操作 方式： 正常方式。在此方式下，对于核与其他电路的相互作用，测试壳是透明 的。 内部测试方式。在此方式下，测试壳起到连接测试存取机构和核的作用， 以传输测试数据。 外部互连方式。在此方式下，测试存取机构提供测试数据，以测试u d l ( 用户定义逻辑) 和核之间的互连。 1 2 4s o c 测试研究现状 传统的测试方法是使用自动测试设备( a u t ot e s te q u i p m e n t ，a t e ) 对被测 芯片施加测试向量，捕获芯片的输出结果并与预期的正确结果进行比较，以判 断芯片中是否存在某一类型的故障。传统方法存在以下问题： a t e 的存储容量有限，其增长速度跟不上s o c 测试数据的增长； a t e 的工作频率跟不上待测芯片的工作频率； 测试设备的测试通道数有限，且价格昂贵。 目前，针对s o c 测试方法的研究主要分为两类： ( 1 ) 采用外建自测试b o s t ( b u i l t o u t s e l f - t e s t ) 方法 外建自测试中目前研究比较多的就是基于测试源划分( t e s tr e s o u r c e p a r t i t i o n ，t r p ) 技术，是将传统a t e 的测试中的部分测试源转移到被测试的芯 片上，此时a t e 主要作为经过变换后的测试数据存储源，以期减少a t e 中测 试数据的存储压力和测试施加时间，同时在芯片上用较少的硬件代价执行数据 变换功能，实现实际测试模式的生成。目前研究最多的基于测试源划分技术的 9 主要有两种： 一是测试集紧缩。这种技术运用自动测试模式生成算法，对测试模式实行 压缩，以便达到减少测试数据的目的。通常它不需要芯片上额外的解压硬件投 资，直接经过动态或者是静态的压缩过程实施压缩即可，但是存储这样的压缩 集往往仍然需要大量的存储器，或者是大量的数据传输。 另一种就是对确定测试集的编码压缩。用确定的编码方法对预先计算的确 定的测试集进行编码压缩，减少a t e 上的存储需求，测试时通过芯片内的解压 电路将从a t e 传输过来的编码后的测试数据还原为原来的确定测试集施加到 被测核上实现测试。其结构如图1 - 6 所示。a t e 中存储编码后的测试集，测试 时通过芯片上的解压电路还原到原测试集并施加到被测核上。目前研究比较多 的编码方法有g o l o m b 码、f d r 码、统计码、选择h u f f m a n 编码、v i h c 码以 及9 值编码等。 图1 - 6 编码压缩的测试结构 ( 2 ) 采用内建自测试技术b i s t ( b u i l t i ns e l f - t e s t ) 。 b i s t 是在芯片内部完成测试模式生成、施加、测试响应分析过程等芯片测 试过程的芯片测试策略。该策略的优点是测试时不需要外部施加测试模式和对 芯片响应进行分析。b i s t 基本原理图如1 7 所示。 r i p 试黼燃 ： 弓 糕h 捌( c 恺u t 路) ： 弓 。i 巾试怒析器 图1 - 7b i s t 测试结构 b i s t 测试策略中主要有三个部件，测试模式生成器( t e s t - p a t t e r n g e n e r a t o r s ，t p g ) 、测试响应分析器( t e s t r e s p o n s ea n a l y z e r s ，t r a ) 和测试 控制器