（物理电子学专业论文）嵌入式cpu与tiger+sharc+dsp一种通信机制的研究.pdf

摘要 随着计算机技术的发展，以嵌入式处理器利嵌入式操作系统为核心的嵌入式系统已j 泛 应用于各个领域。嵌入式系统的发展是多样化的，而基丁i 嵌入式处理器和d s p 协同i 作的 系统设计也成为了嵌入式系统的发展方向之一。通常，嵌入式芯片具有强人的控制能力和i 二# 富的外围通信接口，而d s p 则更擅长_ 丁高速数据处理，两者的台理结合将充分发挥嵌入式：! 片和d s p 各自的优点，从而提高系统整体性能。 本文描述的内容是车地无线通信项目中的一个子课题。无线通讯领域c p u 应川的典型模 式。是用d s p 处理高速通讯数据流，而j _ f j 嵌入式c p l 负责外用接口平系统控制，冈此，d s p 和嵌入式c p u ：之间需要实现高速数据传输。为了解决上述问题，文章着重研究了嵌入式c p l 与d s p 的一种通信机制。我们的前端控制采用m o t o r o l a 公司生产的p o w e r p c 系刈芯片 m p c 8 2 3 ，无线通信数据处理端采用a d i 公司推出的a d s p t s l 0 1 st i g e r s h a r c 芯片，蹬汁思 路为：m p c 8 2 3 处理器的内存控制器控制外部扩展总线将前端控制信息经接口扳f p g am 议转 换电路，传输给a d s p - t s i o i s 评估板的l i n kp r o t 端口，由d s p 的d m a 方式接收反z 亦 然。m p c 8 2 3 与t i g e r s h a r cd s p 的这种通信机制充分运川开发套什对c p u 和d s p 外陶通信接 口扩展的优点，有效实现了两者间数据实时快速传输，使嵌入式处理器和d s p 协同数据处理 时既能发挥荇自特点，x 能提高箍个系统的性能。 本文第一章给全文做了概述：第一二章主要介纠m p c 8 2 3 芯片的功能模块，特钏是与9 二设 通信联系紧密的系统接口单元，对它的外部扩展总线，内存控制器、中断机制进行了详细描 述，本着控制尽量简单，义不影响数据传输速率的原则，我刷采m p c 8 2 3 的s i u 模块作 接口实现内核与外设相连接；第三章介 “t i g e r s h a r cd s p 的结构和lr n k p o r t 通信防一议： 第四章描述了基丁嵌入式l i n u x 的软件设计，涉及到开发土机操作系统的结构，开发环境的 建立，及嵌入式l i n u x 庶刖开发模式，驱动程序开发方式等；第五章专f 描述我们为妍究这 种通信机制所做的_ 1 ：作，包括接口电路扳设计，f p g a 逻辑编剧乖ll i n u x 中断驱动稗序开经： 最后是全文的总结。 a b s t r a c t w i t ht h ed e v e l o p m e n to fc o m p u t e rs c i e n c e ，t h ee m b e d d e ds y s t e mb a s e de m o e d de d d r o c e s s o ra n de m b e d d e do p e r a t i o ns y s t e mt e c h n o l o g yh a v eb e e nw i l d l yu s e di nv a r i o u s f i e l d st h ee m b e d d e ds y s t e mm a k e sg r e a tp r o g r e s s e si nv a r i e sa p p l i c a t i o n s ，i nw h i c h t h ec o m b i n a t i o no fe m b e d d e dp r o c e s s o ra n d d s pi st h em o s ti m p o r t a n to n e 。g e n e r a l l7 + ， e m b e d d e dp r o c e s s o re x c e l si nc o n t r o lf u n c t i o na n dh a sm a n yp e r i p h e r a li n t e r f a c e s f o rc o m m u n i c a t i o n s ，w h i l ed s pisg o o da th i g hs p e e dd a t ap r o c e s s i n g s u p p o s et h a t t h e ya r ec o m b i n e da n dc o u p l e dt o g h t e rp e r f e c t l ya n de a c he l e m e n tc a n w o r ki nt h e i r b e s tw a y ，t h i sn e ws y s t e mm u s tp r o m o t ee x c e l e n tp e r f o r m a n c e sa saw h o l e h ec o n t e n td e s c r i b e di nt h i st h i e s e sisas u b t a s ko ft h ep r o j e c t “w iv e l e s s c o m m u n i c a t i o nb e t w e e nt r a i n sa n dg r o u n d s ”a n df o c u so at h er e s e a r c ho f t h ee m b e j dc 、d d r o c e s s o r sc o n t r o lc a p a c i t yi nt h ew h o l es y s t e m t h et y p i c a lu s em o d eo fe m b e ：i d e d c p ui nw i r e l e s sf i e l dist h a te m b e d d e dc p r e s p o n d sf o rs y s t e m c o n t r o l ar i d c o m m u n i c a t i o ni n t e r f a c e sa n dd s pf o c u s e so nh i g hs p e e dd a t ap r o c e s s i n g w ed e s cr i h e ac o m m n i c a ti o nm e c h a n i s mb e t w e e nt h ee m b e d d e dc p u a n dd s p i nt h er e s e a r c h w ea j o p t p e w e r p cs e r i , 3 sc h i p - m p c 8 2 3m a d eb yl l o t o r o l ac o ，l i da n da d s pt i g e r s h a r ct s i 0 if i o m a d ic o ，l t d ， t h i sp a p e rm o s t l yc o m p r is e so ff i v ep a r t s ：t h ef i r s tp a r t ist h es k e t c ho f t h e p a p e r ：t h es e c o a do n ei n t r o d u c e s t h ef e a t u r e sa n dc o n s t r u c t i o no ft h e 、l p 2 8 2 3 i n c l u d i n ge x t e n d e db u s ，m e m o r yc o n t r o l l e t ，i n t e r r u p t t h et h i t dp a r t i n t l o d 、i c ( 、s t i g e r s h a r pd s p sc o n s t r u c t i o na n dl i n kp o r te o m m u n i c a t i o np 1 o t o c o l ：t h ef o u r ) a r e i n t r o d u c e ss ( ，f t w a r ed e v e l o p m e n tu n d e re m b e d d e ds y s t e mw h i c hu s e de m b e d d e dl i n u x d e v e l o p i n gm o d e t h el a s tp a r tm a i n l y i n t t e d u c e st h er e a l i z a t i o no f e l u l c o m m u n i e a t i o nm e c h a n i s mi n c l u d i n gh a r d w a r ed e s i g no fi n t e r f a c eb o a r db e t w e e nm p 2 8 2 3 a n dt i g e r s h a r cd s p p r o t o c o lt r a n s f e rc i r c u i td e s c r i b e db yv e r i l o gl a n g u a g eb a s e 、d f p g at e c h n o l o g ya n dt h ei n t e r r u p th a r d w a r ed r i v e ru n d e re m b e d d e dli n u x k e yw o r d ：e m b e d d e dc p u ，d s p ，c o m m u n i c a t i o nm e c h a n i s m 中图科学技术= 学颂j j 学位论文嵌入i c p u 。，t i g e rs h a r cd s p 的一种通信目l 制甜。冗 第一章绪论 1 1 课题来源及意义 随着计算机技术的发展，以嵌入式处理器平1 1 嵌入式操作系统为核心的嵌入式系统己广泛 应用于各个领域，但它在实时性方面的功能还不够强火。另一方面数字信号处理( d s p ) 有 着诸多优点，不仅能满足密集的数学计算，并能进行实时的数据处理。为了提高整个系统的 实时数据处理能力，基于嵌入式处理器和d s p 协同j ：作的系统没计成为了嵌入式系统的发 展方向之一。 p o w e r p c 体系是一个由多个开发系统组成并具有广泛应瑚性的开放的计算标准是嵌入 式系统使用的主要c p u 之一，在消费电子、网络和运算、汽市电子和无线通信市场上育着 泛的应用。m p c 8 2 3 是m o t o r o l a 开发的一款嵌入式处理器，它集成了一个高性能的p o w e r p c 处理器核和一个专刚r i s c 处理器的通信处理模块( c p m ) ，更利丁 通信利成像。丰富的外隔 通信接口及低功耗，低价格特性适蹦丁通信产品的低成本实现。 a d i 推出钓t i g e r s h a r c 系列d s p 本身庄芯片设计上，瞄准的是多通道无线通信和有线 通信的麻削领域，a d s pt i g e r s h a r ct s l 0 i s 是一款极高性能的静态超标昔数字信号处弹器， 主频高达2 5 0 m h z ，专门为数字信号处理任务和复杂通信算法而殴计，是目前性能昂高| f j 一 款d s p 之一。 本项j 作是车地无线通信项目中的一个子课题，无线通讯领域c 蹦戍川的典型模式，是 增d s p 处理高速通讯数据流，用畋入式c p u 负责外甬接口和系统控制，冈此，d s p , f ir 嵌入二 c p u 之间需要实现高速通信。本文着重研究嵌入式芯片与d s p 的一种通信机制，以满足d s p 和嵌入式c p u 之间的高速数据传输。项目中采j _ f i o t o r o l a 公司生产的p o w e r p c 系州芯片 m p c 8 2 3 ，无线通信数据处理端采刖a d i 公司推出的a d s pt i g e r s h a r ct s l 0 1 芯片。、| i p 2 8 2 3 与t i g e r s h a r cd s p 的通信充分运_ j 开发套t ：对c p u 平【d s p 外嗣通信接口扩展的优点+ 有效 实现了两者间数据实时快速通信使嵌入式处理器和d s p 协同数据处理时既能发挥备白特 点，义能提高整个系统的性能。 1 2 研究内容和设计思路 本课题的设计思路是： m p c 8 2 3 处理器的内存控制器控制外部扩展总线将前端控制信 息经接口板上的f p g a 协议转换电路，传送给a b s p t s l 0 1 s 评估叛的l i n kp o r t 端口，再由 d s p 采用d 姒方式接受；相反，d s p 高速处理的数据通过l i n k 口经f p g a 协议转换电路， 由扩展总线接口返回给战入式c p u 。根据设计思路，我 j 研究的重点主要是如何迸f ? 协议 ! 鬯兰! 兰垫查查兰堡二! 堂位论立嵌入武c p u ，t i g e rs h a r cd s p 的一种通衍机制训尤 转换。嵌入式c p u 端采j ；l j 的是外部扩展总线 的同步握手协议，d s p 端采州的是l i n kp o lt 通信协议，两者的时钟，数据传输尺寸，控制都不同。如何将两端协同1 作，硬件和软制： 上如何设计就是我们要研究的 勺容。 通信数据流向如图所示： 图1 2 1 传输数据流向幽 在实际操作过程中，我们的硬什设备采_ h ；j 华恒公司生产的h b p p c 8 2 3 一b a s e r 】嵌入式 l i n u x 开发套f t 冲的i i h p p c 8 2 3 一k 1 型核心板；自主没计配台核心板c p f 引脚扩展集成d r a m ， 1 i n k p o r t 口，u s b 接口，f p g a 等设备的接口板；d s p 端，我仃j 采 ha d s p t s l 0 1 s 评估板， 其他包括普通p c ，电源，接口线若干。 软件1 ：具包括：开发主机操作系统r e d h a tl i s u x7 2 ，目标机运行的b 入式i ，j n u x 操 作系统2 4f o rp o w e r p c ，i l j 丁f a g a 逻辑编写的开发及仿真l 具m a x i ，l u s2 ，接口电路饭 设计刚的p r o t e l 9 9 等。 主要研究虎容如f ： l i n l x 操作系统结构了解，系统操作： 嵌入式l i n l x 下的驱动开发： m p c 8 2 3 处理器体系结构的了解，片内e b i 通信协议，内存控制器的麻刚： 接口电路板设计； f p g a 逻辑编程； t i g e r s h a r cd s p 体系结构的了解，l i n kp o r t 通信协议千d m a 传输方式的麻_ l | j 。 1 3 本文的主要工作 m p c 8 2 3 与t i g e r s h a r pd s p 通信中的主要工作分为三部分：一是连接嵌入式c p u 与d s p 的硬件接口板的设计二是酞入式c p u 端的设备驱动程序的设计，还有就是充当协议转换 的f p g a 电路设计。论文将对这些f 作相应描述，包括涉及到的硬件，软件结构及麻州，通 信协议介绍，和代码实现。 2 中国科学技术大学硕士学位论文 嵌入式c p u1 j t i g e rs h a r c d s p 的二壁望垡塑坐：觅 本文第二章对所应用的嵌入式芯片m p c 8 2 3 做介绍，包括芯片结构，内存控制器的应川， 扩展总线操作流程和时序等。第三章介绍t i g e r s h a r cd s p 的结构，l i n k p o r t 通信协议等。 第四章描述了基于嵌入式l i n u x 的软件设计，涉及到开发主机操作系统结构和廊川，嵌入式 l i n l x 应用开发模式，驱动程序开发等。第五章专f 、j 描述我们为研究这种通信机制所做的i ： 作，包括接口电路板设计，f p g a 逻辑编程和l i h i u x 中断驱动程序开发。最后是对全文的总 结。 3 中国科学技术大学硕j ：学位论立嵌入c p u + it i g e rs h a r cd s p 的一种通信机制冗 第二章嵌入式芯片m p c 8 2 3 m p c 8 2 3 微处理器是一种多则途，完整的单芯片处理器，其丰富的外嗣接口组合能适r 多种便携电子产品。与同类产品相比，m p c 8 2 3 费1 耳j f 更低，而且增强了通信和视频显示功能 它支持通用串行总线，视频显示系统，液晶显示接口等。m p c 8 2 3 微处理器采h j 般c p l 结构 集成了一个高性能嵌入式p o w e r p c 内核和一个由专用r i s c 处理器控制的通信处理模块，此 通信处理模块能执行图像的压缩解码功能，支持7 个串行通道：两个串行通信控制器两个 串行管理控制器，一个1 2 c 端口，一个通用串行总线通道，一个串彳了外同接口。这种舣处理 器结构由于通信处理模块将核心处理器与外同设备通信l ：作分离，而使其比起传统结构的 c p u 功耗更低。 2 im p c 8 2 3 主要特性 m p c 8 2 3 各方面的特性： 嵌入式p o w e r p c 内核：提供9 9 m i p s ：内含3 2 个3 2 位定点寄存器：低功耗，22 伏内部 电压，3 3 伏l 临界电压( 执行缓冲，内存管理，输入输出操作) ：根据预测条什进行分支预 测，而无条件执行：核内有1 k 数据缓冲平2 k 指令缓冲：内存管理单元，且支持多页尺i j ： 1 6 个虚拟地址空间和1 6 保护组：高级片内仿真调试模式：数据总线动态尺寸词整，支持8 伉，1 6 俜，3 2 位总线：支持传统6 8 kb i g e n d i a n ，传统x 8 6l i t t l ee n d i a n p o w e r 】c l i t t i e e n d i a n 内存系统：2 6 伊外部地址线，完全静态殴计( o 一7 j m h z 操作) 。 通信处理模块：有嵌入式3 2 位r i s c 微控制器结构，j 灵活输入输出：片内舣端口r a m 和虚拟叫a 通道与p o w e r p cc o r e 接口：所有串行，并行通道支持持续模式传送千接受：2 ( ) 个串行踟a 通道支持所有串行并行通道的数据传送雨j 接受：虚拟d 、i a 支持可编群内存刽1 q 存，内存到i o d 、i a 传输；9 9 m i p s 7 5 n z ；多种通信协议支持如8 0 2 3 ，u a r t ，异步h d l c ： 1 6 个1 6 位乘法累加器( m a c ) 硬件；d s p 功能：8 k 双端r a m ：四个独立波特率产生器，2 个 输入时钟用于s c c 和s m c 串行通道；两个串行通信控制器；个专州丁通_ l 串行总线( u s b ) 高速串行通道：最高传输速率1 2 m b p s i 两个串行管理控制器：一个串行外嗣接口，支持：立 从模式，多主设备操作；一个支持主从模式的1 2 c 接口：个独立1 6 伉时钟，可被设置为弧 3 2 位时钟。 系统接口单元：硬件总线监视器；软件看门狗时钟：周期中断时钟；低功耗停l r 模式： 异步时钟；片内总线仲裁逻辑：重启控制；实时时钟：p o w e p c 减数器：p o w e r p c 时基：中断 有7 个外部中断请求线，一个不可屏蔽中断，1 2 个具有中断性能的端口引脚，1 0 个内部中 断源，可编程高优先级请求：内存控制器( 8 通道) 具备完全d r a m 控制器；每通道可片选 4 ! 里型兰丝查查兰堡土笺竺丝兰壁垒些! ! ! ! ! 壁! ! ! 坐曼2 1 1 堕二竺望笪! 堕型：堡 或行选信号支持d r l i ；最人3 0 个等待周期；支持d r & 1 j i ，s r & 1 j i ，e p r o m ，f l a s he p r o m 或异步d i a ： 四个列选信号，四个可写信号，一个可输出信号：支持写保护：块尺寸多样化，3 2 k 纠2 i 州 不等。 其他特点还包括： v i d e o l c d 控制器 单槽p c m c i a a t a 接口 低功耗支持模式 开发性能和接口，程序流跟踪，四个硬什断点，五个观察源，简单硬件接口 i e e e l l 4 9 1 测试访问端口( j t a g ) 2 5 6 引脚b g a 封装 2 2m p c 8 2 3 结构 m p c 8 2 3 微处理器主要由四个模块组成，除了一通h jr i s c 处理器( e m b e d d e dp o w e rp c c o r e ) ，一专刚3 2 位标量r t s c 通信处理模块外( c p m ) 外，还有增前心户接口的系统接口单元 ( s i u ) ，和用于视频显示的l c d 控制器。 m p c 8 2 3 的结构如图示： m p c 8 2 3p f - o c e s s o rb i o c kd i a q r a h l 图2 2 1m p c 8 2 3 结构图 嵌入式p o w e r p c 核采用标准的p o w e rp c 结构，由三个功能模块组成：整数模块硬仆 乘除法器，加载、存储模块。此内核在3 2 位内部数据通路和3 2 位算术便什的基础上支持 3 2 位整数操作，内外总线均为3 2 位。内核使川一个两指令加载存储队列，四指令预存取 5 中国科学技术大学坝j ：学位论史 嵌入式c p u j t i g e rs h a r c d s p 的一种通信帆市l 旷赶 队列，六指令历史缓冲。在一个总线周；f | = | 里，内核能处理：j 2 位的外部操作数业者多总线周 期里进行紧急字优先处理。整数模块内含3 2 个3 2 位定点通j j 寄存器，能在每个时钟周期内 执行一条整数指令。 系统接口单元( t h es y s t e mi n t e r f a c eu n i t ) 支持传统6 8 kb i g e n d i a n 存储系统， 传统x 8 6l i t t l e e n d i a n 存储系统，和p o w e r p cl i t t l e e n d i a n 存储系统。具有叱源管理功 能，重启控制，一个p o w e r p c 减数器，p o w e r p c 时基和实时时钟。虽然p o w e r p c 内核位3 2 位数操作，通过此接口的设置能操作8 位，1 6 位，3 21 1 i ) ：数据总线。无视系统总线尺寸动 态总线尺寸的设置使得8 伉，1 6 位，3 2 位的外设或存储设备都能使州系统总线。系统接口 单元里的内存控制器可支持8 个内存通道访问d r a m ，s r a m ，e p r o m ，f l a s he p r o m ，s d r a m ，e d o 和其他其他外设。本课题所作工作主要使_ ； j 此模块中的内存控制器，外部扩展总线等，r 文将做细致描述。 通信处理模块的使1 e 使得m p c 8 2 3 微处理器在图像处理，个人通信和低功耗应刖上尽现 优点。此模块可进行d s p 处理，通信处理，1 2 个d m a 通道和2 个独立d m a 通道。由丁本课 题对通信处理模块内容关系不人，故不做进一步介纠。 v i d e o l c d 控制器可共享公共舣端口内存。每次只能使_ l 一个控制器。 2 3 系统接口单元s i u 通过对m p c 8 2 3 的特性和结构了解斤，本着控制尽簧简单，义不影响数据传输速率的原 则，课题采i 【 m p c 8 2 3 的s i u 模块作为接口实现内核与外设相迮接。基本思想是：内核访问 外部设备时，通过s i u 模块内的内存控制器( m c ) 控制外部扩展总线( e b l ) 与外设进 i 数据传 输。通信采用同步握手协议传输方式，当内核需要向外殴发送数据时，总线的t s 信号决定 传输开始，地址线上的信息决定了数据传至的外没，外殴从数据线上接受数据后，返同t a 信号做为应答。当内核接收外殴传递来的数据时，由丁仍将内核作为主殴箨控制总线，所以 采用外设向c p u 发出中断请求，再由c p u 控制总线来接收外殴传递的数据。这种传输方式默 认c p u 为主设备控制总线，避免了总线仲裁过程，控制方便，也仃约时间。而中断方式的采 用，在数据高速传输中有利提高响应的实时性。 下面将对m p c 8 2 3 系统接口模块里的外部扩展总线( e b i ) ，内存控制器( m c ) 以及中断控 制器( i c ) 的做详细介绍。 2 3 1 外部扩展总线 外部扩展总线可同步可突发。由此总线驱动的信号根据总线时钟的上升沿建立建立时间 和保持时间。此总线支持多个主设备。m p c 8 2 3 结构支持字节，j f 字和字操作数允许访问。8 ， 1 6 ，3 2 位数据端口可通过t s i z x 信号控制访问尺寸。从属访问1 6 ，8 位端口由内存控制器 6 中国科学技术大学硕士学位论文嵌入c p u it i g e rs h a r cd s p 的一种通竹机制 i j = 兜 控制。 总线接口的一些主要特性如r ： a )2 6 位附带传输尺寸暗示的地址线 b ) 3 2 位数据线 c ) t t l 一兼容接口 d ) 兼容p o w e r p c 结构 e )连接从设备简便 f )同步总线操作 g ) 支持奇偶数据 总线传输信息位于m p c 8 2 3 和外存或外设之间。外部设备能并行访问或提供8 1 6 身3 2 仿数据遵守相应的握手协议。总线传输的摄人数据尺寸由端口宽度决定。 m p c 8 2 3 地址线指定传输的地址和数据线负载传输的数据。控制信号暗示一个传输周j 卅 的开始和类别，也就是地址空间和传输尺寸。被选择的设备_ l j 中r 信号来 夺制传输的周期州 间。地址线的选通信号暗示地址的有效并向数据提供时间信息。m p c 8 2 3 总线是同步的但 是总线和控箭输入得有相应得建立和保持时间。此种情况总线周； j 可侄婀个时钟周州里完 成。更进一步对于所有得输入信号，m p c 8 2 3 在采样窗口锁住输入信号的电平在时钟信号 的上：升沿。建立时间平保持时间概念由倒所示。 e b i 控制信号 幽2 3 1 1 建立时间和保持时间概念圈 m p c 8 2 3 初始一个总线周期包括驱动地址，尺寸，地址类型，周期类型和凄，写信号。1 芏 总线周期的开始，t s i z e 0 和t s i z e l 信号由a t 信号驱动。t s i z x 暗示在操作数传送周期( 由 一个或多个总线周期组成) 传送的字节数。这些信号在时钟上升沿有效肖、t s 信号官称。 r d w r 信号决定总线周期数据传输的方向。r d w r 在t s 信号有效，时钟上升沿时有效。 m p c 8 2 3 总线信号线如图示。 中周科学技术大学倾i 学位论文 嵌入c p u 。，t i g e rs h a r c d s p 的一种通竹机带1 卅。圮 图2 ，3 i 2m p c 8 2 3 总线信号线幽 e b i 读写流程和时序图 m p c 8 2 3 读过程在文中体现为：外没通过中断向c p u 请求读数据，c p u 接受中断信号 i 开始准备读的过程。读设备授权使川总线后，由t s 启动读过稗，r d j 、w r 变高表示读， t s i z 0 ：1 为0 0 ，一次读四个字节( 一个字) 驱动地址线读外设，外改将数据放数据线r 同时发。t a 信号表示读过稃的结求。 单b e a t 读流程图： 酗翻 王量“驻 t 昱三0 0 3 tb 。s 蕊 t r - - - 龆i y - ：s 鲁u 毫s # 拽k t 连e jf r 0 ” 毫3t e r ， r e c e v e s 3 0 r e s $ 33 r e t j r n sd a t a i a s s i r t st r a n 3 7 e r 鼻r 0 k n 0 峨l e d g e 墨 图2 3 13 单b e a t 读流释图 8 中国科学技术人学硕j ：学位论奠 嵌入c p u ，t i g e rs h a r c d s p 的一种通衍机制 l j = 充 读周期时序图 c i k o 。 群 百孑 嚣 立谛! 鼍8 f 贾 t s 2 ( ：l l 矿簿。： 帮 t 暑 瓢t ； t 厂 厂 门厂 ：i _ 善：i 。| u 。 。i 。，。i f 才链弥僵；8 舭艇p 阱秘二p ： ：x ： ： ! j x ! i r 了_ 丁恐二腰_ _ - 0 ；一；sv t + c 幽2 3 1 4 单b e a t 读周列时序图 根据单b e a t 写方式的流程刨和时序剀，c p u 向外设写过程如p ：当c p l 获取外部总线控制 权后，由t s 信号启动写过程，t s i z 0 ：1 信号为o o ，表示传输4 个字1 ，( 一个字) ，r d ，w r 信号为低，表示是写过稗，b u r s t 信号为1 ，表示是单b e a t 数据传输，1 生t s 信号官称后r 个时钟上升沿，地址线有效，外设被选中，再r 个时钟上升沿，数据线上的数据被采样吲 时，外部设备返同t a 信号，表示此数据传输过祥结束。 单b e a t 写流程图 # o i ，1 0 斟，0 曹 r c ! v 9 5 s6 t ，7 善，f 8 = p e | t e r s s s 06 “se ! ；i 。o ：一e 8 i s j r s0 r 州6 ：；s ! ft 附j s o i t r 一； 幽2 3 1 4 单b e a t 写流程图 9 中困科学技术大学硕j j 学位论文 嵌入c p u i t i g e rs h a r c d s p 的一种趣村【击捌定 单b e a t 写时序幽 f厂“3 ”。i r t 1 0 8 j s6 u # 。h # i e d f ：一“2 7 “”：”j j ： f；j ；： i： 童 i j 1 一 幽2 、3 、l5 单b e 盯q 时序幽 2 3 2 内存控制器 内存控制器控制通h j 芯片选择器和h j 户可编释器对8 个山存通道的访问。它支持 s r & m ，e p r o m ，f l a s he p r o m ，常规d r a m ，d r a m 设备，白刷新d r a m ，扩展数据输出d r a w l 设备，同步d r a 3 4 s ，和其他外同设备。同时，内存控制器支持地自l 多路，周期时钟。i j 剁地 址选通信号的时序产生以实现对d r a m 设备的无缝迕按。川户可白定义控制信号的不同时间 模式来管理内存设备。 内存控制器特性： 8 内存通道 3 2 能带掩码的地址解码 不同块尺寸( 3 2 k 到4 g ) 字节奇偶产生检查 写保护 地址类型匹配访问 根据访问内存设备的种类选择时间模式 支持外主设备访问内存通道 支持同步异步外主设备 一 一 百 一 百 中周科学技术大学硕l 学位论文 嵌入c p u t i g e rs h a r cd s p 的一种通信村【制n 通t l ；| 芯片选择器( g p c m ) 兼容s r i ，e p r 叫，f e p r 0 3 f i ， i i 外殴 系统重启支持全局片选 片选支持8 ，1 6 ，3 2 何设备 两时钟的外设访问 四字节可写信号( - - w e 0 ：3 ：) 可输出信号( o e ) 埘户可编程控制器( u p m ) 基于蝴的控制器以4 分之1 系统时钟周期来控制外部信号时序 用户可定义模式：单读写域b u r s t 读写 u p m 周期时钟可启动自动模式 用户定义模式有软什控制 u p m 支持不同d r a m 设备尺寸，6 4 k ，1 2 8 k ，2 5 6 k 2 5 6 m 四字节选择线对每个u p , i u p m 可控6 个外部通用线 支持8 ，1 6 ，3 2 d r a m 端口j t 寸 内存控制器相关寄存器设置 与u p m 相比较，g p c m 的控制相对简单，主要涉及到两个寄存器的没置：基本寄存器， 选项寄存器，以下是对这些寄存器的介纠。 基本寄存器( b r 0 7 ) 包括内存控制器当前访问地址与地址总线比较所需的基地n r 和地 址类型，也包括内存属性和执行内存操作的控制器。 b 良x 瑚下一。23 4 5 e7 叫9l ll 性i i 幅 碳秘， r 船疆 嚏懈一 矗0 蚤ro i 1 u ；i 籼徉h 蝴伽 卿e 辨e 轧4 迥n 呶* 静j i 嘶! ：1 8 i ：、0 0 * 蔬i “孵自 ：茌“哺4 日；# ，鞠弘垮 。鳜翻掰 雒 垤锄甜投2 蕊i2 s籍i 疗i 勰 2 ，| 釉 引 斟戳器!# a 阱 r 努隧 i 鳓眨i a 晰 ，镧鞠睡萋 醐& 0 , $ l l j ；o f g c n 妇1 盱# _ w l 轴“，日t - 堇蕊乳诹。： i m o r # $ t h ：捕e 目 0 口x 2 机龋i 手 b a ：1 7 位基地址，配合心选项寄存器的州域：a t ：地址类裂；p s ：端口尺寸：p a r e ：奇偶 校验使能；w p ：写保护；m s ：通道控制器选择：v ：置位表示b r ，o r 有效。根据具体情况殴置 相应域值。 中周科学技术人学倾 学位论史嵌入式c p u4 t i g e rs h a r c d s p 的一种通府帆书m6 ，： o r x 鲥重 翔季 l 345s 7 e l 9i l ，l 21 3t 4i s 朝e 瑚& $ 臼 、瓤册， 张r _ t 靼r s 0 9 ；f 搿一妇 g 带籼1 xc 0 t 慨婚配0 # | = _ 毒 柏“。张t 4 4 6 j x 洲轧 一t t + 黼攀： 懒?，雾垂潮| 1 9 瓠童2 2 3 秘l | 祷i2 # k 热2 9秘捌 n 鄱i i ： r 璐猷。 | i 嘲黪，；： ：i i ! i o o 戳牲螭1 0 * f 鼢h 螂帮嚣m 瑚* 啦1 0 ，媾 鲫踟h 0 “鞋滞0 瓣，德，$ r t 溉怫t _ n o t e ：t h _ ，t ，w o r o h 删岫d v 幽韩舶i 。娜新t h e , l o o t c * r 口g * 衙蛐h 埘：地址掩码，与b a 确定访问地址空间；a t m ：地址类型掩码；c s n t ：g p c m 控制cs ， 、w e 信号：a c s ：确定c s 输出时序；b i n ：决定b u r s t 是否可j l j ：s c y ：确定时钟等待周圳 s e t a ：选用t a 做外部应答；t r l x ：g p c m 定时间：e i i t r ：读保留时间；其它位预留。 2 3 3s i u 中断控制器 中断控制器结构 中断控制器负责管理8 个外部中断源( i r q o 7 ) 和8 个 j ! j 部中断游( l e v e l o 7 ) 它 的结构如图所示。其中i r q o 一般 ； j 作不可屏蔽中断，通过i 向p o w e r p cc o r e 请求中断， 其余1 5 个通过i r e q 请求中断。对丁8 个内部中断渊，包括周期性的中断时钟( p i t ) 、实时 时钟( r t c ) 、p c m c i a 以及c p m 等，用户可咀通过对寄存器的操作，把它hj 设定为1 e v e l o 、7 中的任何一级。这1 6 个中断源之间的优先级s i ui c 已经设定了，其中i r 。0 的优先级最高， l e v d o 其次，i r q i 再次，依此类推，l e v e l 7 的优先级最低。 幽2 3 ，3 1 中断控制器结构图 文里堑堂邀查查堂坝：学位论文 嵌 cc p u7 t i g e rs h a r cd s p 的一种通衍机制卅定 中断优先级 系统接口单元有1 5 个中断源每次一个向内核提出中断中请。备中断源优先级如图示。 n u b e rp rj o r l t yi h t e r r u p ts o u r c el n t e r r u p tc 0 0 e l e v e l d e s c r i p t l o n 0 h q h e qt r 砸0 0 0 0 0 7 c 0 ll e v e l 0r 0 0 0 0 1 0 0 2宿盯0 0 0 0 1 0 5 0 3l p f 自l o 0 0 0 11 0 0 4啊 0 0 6 1 0 3 0 0 5l e c e l 20 0 0 1 0 1 0 0 sm t 爱r o o o 0 2 , o 7 l e , m i3o 0 0 1 1 1 0 0 8赋 0 0 ，o 。0 0 9l e v e i40 0 1 0 0 1 0 0 1 0 t 孵o l d l 0 1 r g o 1 1 l e , i # i50 1 0 0 0 1 2腮0 0 1 1 0 0 1 3l e e 喜0 0 11 0 1 0 0 ，4t r 矸0 0 1 1 1 0 ) 0 1 5l o w o $ ll e , m l70 0 1 1 1 1 。o 1 ；3 1 r e 驿e d 中断控制器寄存器设置 图2 3 3 1 中断优先级幽 在对s i ut c 进行编利时，有儿个重要的寄存器要进行设置， 面分别对它 j 进 i 夼 九 中断悬挂寄存器s i p e s d ： 9 p - - 挪曩一专 2 34 5$r#01 0 1 1 i ：1 31 41 5 f e 垤ii 砬o吣r 甜龇l r 0 2n h辣w b翩l j慨件l 0 f 件zl h el r 曲批 r 孵黪o0o0000o00o00 劂童r 埘醐 删 转栅r 埘r 黼r 州r 埘 r 舯删r 艟异抽洲洲p 祭r ” 柏孵j ，m 鼠紫3 轴讦f 0 h 0 旧憾 ：黔耧 “锅瓤 髓，褥刘麓j 勰 l4 甜 麓捧2 甜如 f e 埔= =暇r 嘞 翔 s h 蔓o 舅畔：耄 搿1 i i t 弄o 明；擤精精& o ，f f f 麓0 l 湖1 2 这是一个3 2 位寄存器，只j _ j 高1 6 位，每一位对应t - s l u q u 的一个中断源。它的值由硬制 自动设置，表明对应的中断是否已经产生，并且处于悬挂中，没有得到处理。 中断屏蔽寄存器s i m a s k 3 主璺羔! 兰垫查查堂! 坚兰兰竺婆兰 堂垒鉴! ! ! ! ：要g ! ：! 竺垒! ! 里! ! 堕：型塑笪! ! i 型：堕 g l m s k 秘；。 i一 23467i91 01 1 2船5 f e 曲黼啪剐嘲li r i d 2n m懈 l v t 1 3i r 甜4l 棚舭w mi r 瓣 l k 峙mw h l 7 蠢e s h0 00ooooo0o 00 曩翩雕； r 埘麟 辩w脚r 懈勰r 州附r 埘删滁 r ；铒黼删r 艘r 钳 ? 脚“ - 射b 暇考o ，f f 拌0 0 ；西酊w ；1 i 瓤 曩彭卜嚣卜储伯| 2 0l 2 i 复 。斡 甜 嚣箝2 7裔器孙 蹑坤i雉粼d 斑s 耵0 r 麟蓦脒 蕊融t 黝r 矗0 3 f f f 日0 0 ；t 翁面1 6 这个寄存器中的每一位对应于s i p e n d 寄存器的位，决定对应的中断源产生的中断是否能 够得到响应。若对应的位置位1 ， i ! i j 表示打开，置位0 表示屏蔽。 中断边沿电平触发寄存器s i e l 甜l 蠢鲫h _ * j 薹薯；i 2i 3 i4 。| jsl s 节i 8 蓥惶“托 n | 1 4l 怯 f i e l d e i 、啪le o i | m 喇e d 2 i m 口i 讯吲e q e 0 6￥饿蜂e 0 6m 镕f ：l * ? 霉i ；s ooleolo | olool000o8 o 0i o i 糍委附i 黜ir w f f w i 删1 w附l 脚 矧wr 群m 脚 踟ir i 瑚r jd r t 恤f f f f d 融+ 0 x g l 8 x 僦舞。最一努l | 1 ei 舳l2 02 1i 投 i i _ 嚣 1 4 皇s2 s2 7 辨 孙 。列e 。 隧s 豫谨b j 翼筠醴+ 0 1 i ! r w i ；矧 伽r i u