（电路与系统专业论文）空间滤波技术提高光刻分辨率的研究及其仿真软件的实现[电路与系统专业优秀论文].pdf

浙江大学硕十学位论文摘要 摘要 进入超深亚微米阶段后，集成电路制造工艺中普遍采用了亚波长光刻技术。 然而随着特征尺寸逐渐接近光刻分辨率极限，制造过程中会发生光学邻近效应 现象，导致硅片上的成像与原始版图有着巨大的差异，从而严重影响了集成电 路的电学性能和成品率。为此，人们提出了分辨率增强技术。分辨率增强技术 的广泛应用一定程度上解决了亚波长光刻中的许多可制造性问题，因此成为了 人们研究的重点。 空间滤波技术主要是指离轴照明技术和光瞳滤波技术，它们都是通过改变 入瞳体或出瞳体的物体的频谱的分布，达到降低低频分量，相对提高高频分量， 最终提高光强对比度，从而提高光刻分辨率。 光刻模型是分辨率增强技术的基础，本文主要研究利用空间滤波技术提高 光刻模型的精度，从而提高光刻分辨率。本文先介绍了集成电路的制造过程和 光刻工艺的技术背景，提出了自主开发的光刻模拟工具l i m o l a b ，并以l i 也o l a b 为研究平台，深入研究了光源模型的优化策略和光瞳函数的优化策略，提出了 使用连续函数表征的光源模型和考虑了像差因素的光瞳模型。试验结果表明， 新的光源模型和光瞳模型都能较好的提高光刻模型的精度。 关键词：光刻；分辨率增强技术；光源；离轴照明；光瞳滤波； 浙江大学硕士学位论文 a b s n c t a b s t r a c t a st h et e c i l l l o l o g yn o d eo fi c ( i n t e g r a t e dc i r c l l i t s ) m a n u f a c t u r i n gc a l l l ei n t ot h e v d s m ( 、b r yd e 印s u b - m i c r o n ) e m ，m es o - c a l l e ds u b w a v e l e n g l hl i t h o g r a p h yh a s b e e nw i d e l yu s e d h o w e v e r ，o p t i c a lp r o x i m 毋e 脓c t ( o p e ) h 印p e n sw h c nt l e f 爸a t u r ea n ds p a c i n gd i m e n s i o na r es h o n e rt l l a nh a l fo f 也ew a v e l e n g t ho fl i m o 脚h y l i g h ls o u r c e o p ew i l lr e s l l i ti nm cs h a r pd i 雎r e n c eb e t 、e e nt h ew a f e ra i l dt h e o r i g i n a l l a y o u t ，w h i c h 埘l lm a k et l l ec i r c u “si n v a l i da n de 脏c tt h ey i e l d r e s o l 埘o n e n h a n c e m e n tt e c l l i l o l o g y ( r e t ) h a sb e e nd e v e l o p e dt os o l v em ep r o b l e m b e 协g u s e d 州d e l y ，r e t sh a v eb e c o m et l l ef o c u so f t h er e s e a r c hi i lt l l eg l o b a li ci n d u s 町 s p a t i a lf i l t e r i n gt e c l l n o l o g i e si n c l u d i n go 仃a x i si l l u m i n a t i o n ( o a i ) 柚dp u p 订 f i n e r i n g ( p f ) a r cn e wr e l 奢 t h e s et e c l l l l o l o 百e sc a i le i l l l a i l c et 1 1 er e s o l u t j o no f l 曲o g r a p h yb yc h a l l g 抽gt l l ed i 矧b u t i o no ft l l eo b j e c t ss p e c t m mi na n do u to fm e p u 两l ，a n dt 1 1 e nd c c r e a s i n gt l l eo b j e c t s1 0 w e r 丘e q u e l l c yp a r t sa l l di n c r e a s 洒gl l i 曲e r f k q u e i l c yp a r t s m o d e l i n go f t h el i t h o 可a p h yi se s s e n t i a 王t om er e t s t h em a i nr c s e a r c ho f t l l i sp a p e r f o c u s e so nt h eu s e so fs p a t i a lf i l t e r i n gt e c h n o l o g i e si ni m p r o v i n gt h cp e d b m l a n c eo f t l l ei 岫。舯p h ym o d e l s t h em a n l l f h c t u r i n gp r o c e s s c so ft h ci ca n dl i t h o g r a p h y t e c h n o l o g i e sa r ci n t r o d u c e di nt 1 1 i sp a p e r a l s o ，t l l ep a p e rp r e s e n t san e wl i t l l o f a p h y s i 咖l a t i o nt o o lc a l l e dl i m 0 1 a b 州c hp r o v i d ear e s e a r c hp l 舶mo fl i 也o g r a p h y m o d e l i n g o 州m i z a t i o ns _ a t e g i e so fi l l u m i i l a t i o nm o d e la n dp u p i lf h n c t i o na r e i n 打o d u c e d 捌an e ws o l l r c em o d e l 谢t l lc o n t i n u o u sr e p r c s e m a t i o na 1 1 dan e w p l l p i l 劬c t i o nw i t hc o n s i d e m t i o no fl e n sa b e i m 6 0 n sa r ed r e s e n t e da sw e l l t h er e s u l t so f c x p 吲h e n t sp r o v et l l a tn e wm o d e l sp r o v i d eh i g h e rp r e c i s i o n 也a nn o m a lm o d e l s k e yw o r d s ：l 曲o g m p h y ，r e s o l u t i o ne 1 1 l l 趾c e m e n tt e c h n o l o g y s o u r c e ，o f fa x i s i l l u m i n a t i o n ，p u p i lf i l t e r i n g 浙江大学硕士学位论文 第一章绪论 1 1 集成电路发展概述 第一章绪论 目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表 的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引 擎和雄厚基石。目前，发达国家国民经济总产值增长部分的6 5 与集成电路相 关，美国国防预算中的电子含量已占据了半壁江山( 2 0 0 1 年为4 3 6 ) 。预计未 来l o 年内，世界集成电路销售额将以年平均1 5 的速度增长，2 叭o 年将达到 6 0 0 0 8 0 0 0 亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路己 日益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保 障。 l t r sr o a d m a p 套e c e i e r a t i o n ： 。2 0 0 1 p l _ ：| o 曲誊a i 营 s 銎 窭 暑 芷 莹 善 耋 图1 1i t r s 技术发展路线图 1 9 5 9 年，世界上第一块集成电路在美国的德州仪器公司( t e x a s l n s t m m e i l t s ) 诞生。自此，集成电路的发展经历了小规模集成( s s i ) ，中规模集成( m s i ) ， 大规模集成( l s i ) 的阶段，目前已进入超大规模集成( v l s i ) 和甚大规模集 成( u l s i ) 的阶段，系统芯片( s y s t e m o n c l l i p ，s o c ) 的时代也己到来。i n t e l 公司的创始人之一g o r d o nm 0 0 r e 早在1 9 6 5 年就预言说半导体芯片中晶体管的 数目每隔1 8 个月大约翻一番，其性能也将翻倍，这就是著名的摩尔定律。过去 的四十多年中，集成电路的发展几乎完全遵循这个规律，而且乐观的研究表明， 湖抛僦m拈钙髭牡协8 浙江大学硕士学位论文 第一章绪论 这样的发展速度还可以再维持1 0 2 0 年u t r 5 9 7 1 。2 0 0 4 年国际上集成电路技术已 经顺利的达到了9 0 珊的技术节点，而根据2 0 0 4 年新版的国际半导体技术发展 路线图( i t r s i n t e m a t i o n a lt c c h n o l o g yr o a d m a pf o rs e m i c o n d u c t o r s ) 的预测 1 1 t r 5 嗍，2 0 0 7 年将实现6 5 啪的量产，2 0 l o 年达到4 5 n m ，2 0 1 3 年进入3 2 衄， 2 0 1 6 年实现2 2 i 吼的量产，这些都标志着集成电路工业纳米级时代的到来。从 i t r s 给出的1 9 9 5 2 0 1 6 世界i c 工艺发展趋势数据中，如图l 一1 所示，我们可 以清楚的看到，制造工艺不断提高，线宽不断缩小，芯片上集成的晶体管数目 不断增加，芯片结构日益复杂，面积不断增大t r 8 叫f 玎r 3 叫。 当前集成电路有两个发展方向，一是依靠加工特征线宽的不断缩小使集成 密度和速度不断提高，功耗不断降低，以制作出功能更强、性能更好、用途更 广的i c 芯片；二是朝系统芯片( s o c s y s t e mo nc h i p ) 的方向发展，即单一芯 片的功能日趋强大。但是不管集成电路的发展方向如何，它都离不开集成电路 工艺的发展。根据按比例缩小原理( s c a l i n gd o w np 血c i p l e ) ，特征线宽越窄，在 电路器件的面积减小的同时它消耗的功率也随着降低，整个i c 电路芯片的工作 速度也相应越来越快。因此，集成电路工艺都以特征线宽作为其发展的标志。 1 2 集成电路设计技术的发展 集成电路的快速发展离不开集成电路设计技术的支持。经过几十年的不断 发展，集成电路工业从最初的设计到最后的芯片生产封装形成了一套完整的流 程。其基本的流程大致如图1 2 所示，其每个过程中包含了若干处理步骤，各 处理过程与处理步骤之间相互约束，相互配合，保证了芯片设计生产的顺利完 成。精密复杂的硅片制造过程保证了集成电路芯片的高性能与高成品率。一般 来说集成电路行业的分工是，设计者完成从系统规范说明到用自动化的设计工 具提取出电路版图，而生产厂家完成余下的集成电路制造过程。生产厂家只是 按照设计者的电路版图来制造电路，他们的目标是生产的电路完全符合设计者 提供的电路版图。 随着集成度和设计复杂度的不断提高，单纯的人力设计已经无法应对，人 们越来越依赖于电子设计自动化( e d a ) 和计算机辅助设计( c a d ) 技术。e d a 工具的开发经历了两个大的阶段：物理工具阶段和逻辑工具阶段。物理工具用 浙江大学硕士学位论文第一章绪论 来完成设计中的实际物理问题，如芯片布局、印刷电路板布线等；逻辑工具是基 于网表、布尔逻辑、传输时序等概念。首先由原理图编辑器或硬件描述语占进 行设计输入，然后利用e d a 系统完成综合、仿真、优化等过程，最后生成物 理工具可以接受的网表和v h d l 、v e r i l o g h d l 的结构化描述。 | ：系统擎藩说磐叠： 妙 一：v 7 。浠城菘鬻鋈i 厂 、，7 = = 。逻辑设钰，验证0 一一：i ：。 电潞综各旒局布缓蓦j ) 妙 i ：。鬻黪熬箩鬻肇蒸譬i ? 乡 萋蘸觐簿蘸蘸刻 集成电路前端设计集成电路后端设计 集成电路制造 图1 2 集成电路设计和制造基本流程 和目前集成电路的制造工艺相比，现代的设计技术落后大约两代的发展水 平，设计技术很可能成为制约集成电路技术进一步发展的瓶颈。因此电路更小 尺寸和更大规模集成所带来的挑战，很大程度上也成为设计技术领域特别是设 计自动化技术领域的挑战，同时也是难得的发展机遇。 1 3 集成电路的制造过程 集成电路加工制造是一项与专用设备密切相关的技术，俗称“一代设备， 代工艺，一代产品”。集成电路制造是个精密、复杂的过程，它要保证集成 电路芯片的电学性能与产品高成品率。从目前各个集成电路生产厂家的制造工 艺来看，集成电路的制造过程包括硅晶体的生长，晶圆的切割，化学抛光 ( c m p ) ，腐蚀，掺杂，快速热处理( r t p ) ，光刻工艺，隔离和掺杂，封装等。 一般来说，硅片的制造过程( p r o c e s s ) 中将重复采用氧化工艺( o x i d a t i o n ) ， 光刻工艺( p h o t o l i 也。鲫h y ) 和掺杂工艺( d o p 访g ) 等工艺方法，其中光刻工艺 是最为重要的一个环节，它将光学成像过程与材料的腐蚀过程相结合的一种表 浙江大学硕士学位论文 第一章绪论 面精细加工技术，主要包括掩模图象的曝光，光刻胶的显影、烘烤，硅片表面 材料的腐蚀和硅片表面光刻胶的去除等多个工艺步骤。光刻过程的任务是实现 掩模版上的图形到硅表面各层材料上的转移。 在集成电路制造工艺流程中，芯片的质量由大量的工艺过程参数所决定， 例如：氧化厚度、光刻剂量、掺杂浓度等等。要实现一个合格的集成电路芯片 的生产，在电路的设计过程中就必须考虑这些工艺过程参数，同时在制造过程 中必须控制这些工艺参数，保持它们和设计过程所考虑的一致性以及在生成过 程中的稳定性。但是由于电路特征尺寸的减小，使得保持制造工艺参数的稳定 性和一致性越来越困难，甚至要求电路设计者在设计时就必须考虑一些必要的 制造工艺因素，如系统误差、照相投影中的随机效应、随机的点缺陷和掺杂离 子效应等【呦”捌，即所谓的可制造性设计d f m ( d e s i g nf o rm a n u f a c t u r a b i l i t y ) 。 因此，在电路设计过程中版图设计对集成电路制造的影响越来越大，集成电路 技术对版图设计准确性的要求也越来越高。 1 4 超深压微米下集成电路制造工艺的问题 随着集成电路制造工艺进入超深压微米阶段，集成电路的规模越来越大， 复杂度越来越高。从o 1 8 u m 技术节点开始，制造工艺中更采用了所谓亚波长 ( s u b w a v e l e n g t h ) 光刻技术。以9 0 n m 和6 5 n m 节点为例，采用的a r f 光源波 长为1 9 3 i n ，而所制造产品的特征尺寸还不到光源波长的一半。当集成电路的 特征尺寸接近曝光系统的理论分辨率极限时，光刻后硅圆片表面成像将产生明 显的畸变，从而导致光刻图形质量的严重下降，这一现象预计将持续到3 2 n m 节点以后1 1 7 8 5 0 3 1 。 制造半导体芯片最重要的设备就是光刻机。半导体芯片制造过程包含硅晶 圆制造、光罩设计、芯片生成和芯片封装等四大步骤，其中，硅晶圆是在专业 化的上游工厂完成，而真正决定线宽尺度的关键工作是“光罩设计”。芯片电路 在设计完毕之后，提交给制造工厂的是一份光罩输出电路磁带，芯片制造厂利 用专门的电子束曝光系统将磁带上存储的电路图形以金属铬膜的形态制作在玻 璃或石英上，由此完成光罩设计工作。接着，工程人员使用规定波长的紫外线 ( 对应设备为光刻机) 照射硅晶圆，而光罩被放置在硅晶圆与照射的光源之间， 4 浙江大学硕士学位论文 第一章绪论 光罩的金属铬膜就会遮挡光线，没有金属铬膜的地方，紫外线将透过玻璃或石 英到达硅片上，形成所需要的图形。容易看出，芯片内晶体管连接导线的宽度 就取决于光罩的设计和光刻机所采用紫外线的波长，由于制造光罩使用电子束 技术，可以达到相当高的精度，这样芯片的线宽尺度实际上是完全依赖于光刻 机所发出紫外线的具体波长。 根据光的传播原理，光波通过掩模版时会发生衍射和干涉现象，因此实际 投射到硅片上的光强分布是衍射光波的迭加效果，它与掩模图形并不是完全相 同的。当障碍的尺寸远大于光波波长时，由衍射产生的图形偏差可以忽略不计。 也就是说当掩模版图形尺寸( 集成电路的特征尺寸) 远大于光刻波长时，硅片 上通过曝光形成的图形与掩模版图基本一致。但在超深亚微米和纳米级工艺下， 集成电路的特征尺寸已经小于光刻波长，在这种情况下，光波的衍射现象将非 常明显，硅片上的光刻图形将与掩模版图形之间产生教大的偏差。而且随着集 成电路的特征尺寸的越来越窄，芯片的集成密度不断地增大，这种光刻图形地 变形和偏差会越来越严重，甚至将严重地影响芯片的性能和成品率。当曝光线 条的特征尺寸接近曝光系统的理论分辨极限时，系统所成的空间像将产生十分 明显的畸变，即发生所谓的光学邻近效应( o p e o p t i c a jp r o x i m 蛔e 行e c t ) 【c h “ 9 7 j 【d 0 “5 k y9 7 1 ，导致光刻图形质量严重下降。从对光刻结果来看，通常产生相对 于原始版图的畸变现象包括：边角圆化，线端缩短，线宽偏差，透明掩模和不 透明掩模的线宽差别掣加抽”y 9 8 1 【( 蛐”9 9 1 。这些图形失真现象最终将造成集成电 路电学特性的偏差，从而影响产品的功能，性能和成品率。 图1 3 是集成电路生产工艺过程所用的光刻光源波长与所制造的特征尺寸 的发展历史和未来趋势预测。可以看到，光刻机光源的波长受制于技术发展和 资金规模的限制，在可以预见的未来并不能够迅速的减小【1 t r 5 0 3 1 。当前集成电 路发展中的可制造性问题来源于工艺制造本身的约束限制以及系统性，参数性 和随机性误差，其定义的覆盖范围相当广泛，目前认为比较重要的可制造性议 题有： 天线效应规则一a n t e i l i l ar m e s 叠层通孔最小区域规则一m i n i r i l u m a r e a r u l e s f o rs t a c k e dv i a s 化学机械抛光区域填充规则一c m p ( c h e m i c a lm e c h a i l i c a lp o l i s h i n g ) a r e a f j l lr u l e s 浙江大学硕士学位论文 第一章绪论 亚波长光刻下光学邻近校正效应和验证一l a y o u tc o r r e c t i o n sf o ro 埘c a l p m x i m i t ye 艉c t si ns u b w a v e l e n g t l ll i t h o g r a p h y & v e r i f i c a t i o n 图l 一3 光刻波长与最小特征尺寸逐年演进图 上述这些议题的核心问题是以图形模式为中心( p 甜e m c e n t r i c ) 的成品下 降( y i e l dl o s s ) 问题，这其中亚波长光刻是可制造性问题最主要的根源 【p i ”“m 】。由于可制造性问题的不可避免性，目前已成为集成电路设计中的一 个重要考虑因素。 1 5 目前世界上的研究现状 对于超深压微米集成电路制造过程中出现的可制造性问题，特别是由亚波 长光刻引起的可制造性问题，世界上一些著名大学如u cb e r k e l e v 以及诸如 i n t e l 、i b m 等知名的企业已经进行了比较深入的探讨和研究。学术界和工业界 普遍认为，在当今集成电路的制造过程中可以使用以掩模补偿技术为主的分辨 率增强技术来解决光刻过程中出现的新问题，同时倡导以d f m 为主导的新设 计思路。为了适应分辨率增强技术的广泛使用，必须在集成电路设计方面形成 新的设计和验证方法，研究开发新型的设计和验证工具，改进目前的集成电路 设计流程，在从o 1 8 岬以下的集成电路制造工艺节点上都将以分辨率增强技 术和可制造性设计技术作为设计、生产中的关键工序。在相同的生产条件下使 6 浙江大学硕士学位论文 第一章绪论 用这些技术，现有的光刻设备能够制造出具有更小特征尺寸线条的集成电路， 从而帮助企业获得巨大的经济效益限出“酵；9 】【p i ”“0 5 1 。 目前的研究结果表明，掩模补偿技术基本上有两种形式：1 ) 改变掩模图形 ( 0 p c 一0 p t i c a lp r o x i m 时c o r r e c t i o n ) ； 2 ) 改变掩模相位( p s m p h a s es h i r i n g m a s k s l 。o p c 的基本做法是，根据光学设备的参数和实际光刻结果的数据，对 掩模作出预测性的校正，从而减小由于光的衍射和光刻胶曝光显影蚀刻后带来 的图形非线性失真的程度。p s m 的基本作法是在掩模生产过程中在掩模的某些 特定区域加上一层1 8 0 度，9 0 度或其它度数和一定透光率的移相膜，从而使得 硅圆片上关键图形边缘的光场衍射可以相互抵消，保持图形轮廓的清晰度。 目前世界上主要的集成电路生产厂商如i b m ，i m e l ，m o t o r o l a ，t i ，f u j “s u ， s 锄s u n 2 ，t s m c ，u m c ，s m i c 等在自己的生产线都采用了各种各样的分辨率 增强技术。在使用其内部( i n - h o u s e ) 开发的一些r e t 工具的同时，也采用e d a 公司提供的解决方案。在系统性的砌处理软件方面，著名的e d a 公司 s y n o p s y s 和m e n t o r g r a p h i c s 等近年己陆续推出相关产品，如s y n o p s y s 的p m t e u s p r o g e n 和p m s p e c t o r ，以及m e m o rg r a p l l i c s 公司的c a l i b r e 砌玎( o p ca i l dp s m ) 等工具。但由于集成电路的制造技术迅速发展，e d a 公司提供的工具并不能完 全适应工艺的发展速度，在可制造性设计的很多方面至今仍未涉及。例如，当 设计节点进入9 0 n n l 以后，由于图形密度的提高，厂家发现采用原有r e t 处理 方法生成的掩模会存在诸多缺陷，迫切需要能发现这些缺陷的验证工具。另外， 目前都在掩模硅片的生产厂家应用分辨率增强技术，而集成电路设计公司对其 具体实现情况不了解，因此设计出的电路版图可能对分辨率增强技术的运用相 当不利的，也不一定符合可制造性要求。目前世界上对此仍未形成主流的解决 方案。可见，在分辨率增强技术和可制造性设计方面有巨大的研究发展空间。 1 6 论文组织安排 分辨率增强技术( r 】z t r e s o l l i t i o ne n h 锄c 哪e n tt e c l l n o l o 刚是目前业界普遍 采用的应对亚波长光刻引起的可制造性问题的技术方法。集成电路可制造性设 计内容中很大一部分就是光刻分辨率增强技术及其设计自动亿。可制造性问题 的研究依赖于对光刻过程的精确而快速的模拟，因此光刻过程的建模是本文的 浙江大学硕士学位论文 第一章绪论 研究基础。 本文研究的重点是通过空间滤波技术来增强光刻分辨率。空间滤波技术主 要有离轴照明( o a i o m a ) 【i s1 1 1 u i n j n a t i o n ) 技术和光瞳滤波( p f p u p i lf i l t e r 。) 技 术等，它们都是通过有选择的滤掉不含物体信息的衍射光来提高成像的效果， 从而提高光刻分辨率。本文的研究基于一个自主开发的光刻模型仿真系统平台， 该平台通过内建一些快速，准确的函数包和高层模块，根据研究人员的不同需 要，以及提供的不同系统和工艺参数，能自动生成所需要的光刻系统仿真模型。 在此基础上，本文对光刻模型的不同部分进行优化，在离轴照明方面，提出使 用连续的光源特征函数的光刻模型及其优化策略；在光瞳滤波方面，设计了充 分考虑透镜像差( 包括球差，慧差，像差，场曲，畸变等) 和相位的光瞳函数， 并提出优化策略。 本文的内容组织如下：第二章介绍了光刻工艺和光刻成像系统。第三章介 绍分辨率增强技术，提出空间滤波技术增强光刻分辨率；第四章阐述了光刻系 统建模方法以及系统仿真工具l i m o l a b ；第五章介绍离轴照明，提出了连续光 源特征函数模型，并讨论了与常见二元( b i n a r y ) 模型的区别。第六章介绍光 瞳的像差影响，提出了新的光瞳函数，并讨论了优化策略。最后是总结与展望。 8 浙江火学硕士学位论文 第二章集成电路的光刻制造t 艺 第二章集成电路的光刻制造工艺 2 1 集成电路的制造过程 集成电路的制造是一个十分复杂的高精度工艺过程，它必须保证集成电路 芯片的电学性能和产品高成品率。目前的制造工艺中一般包括2 0 0 多到工序。 它的主要制造过程大致如下图所示： 图2 1 集成电路制造流程 夺晶体生长：分为融化( m e l td o w n ) 、颈部生长( n e c kg r o w c h ) 、晶冠 生长( c r o w ng r o w i l l ) 、晶体生长( b o d yg r o w c l l ) 、尾部生长( t 越l g m w 山) 等，得到完整的高纯度的单晶硅柱( i n 9 0 t ) 。 夺晶圆切片：采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒 切割成一片片薄片，得到通常所说的硅片( 、a f c r ) 。 夺抛光：通常为化学机械抛光c m p ( c h e m i c a lm e c l l a m c a lp o l i s h i n g ) ，借 助于机械磨削和化学腐蚀技术去掉附着在晶片上的微粒，获得极佳的 表面平整度，以利于后面所要讲到的晶圆处理工序加工。 夺腐蚀，掺杂，热处理：去掉加工后在晶片表面因加工应力而产生的一层损 9 一獭_ 一一 一蒸錾 一戮懑一 浙江大学硕士学位论文 第二章集成电路的光刻制造工艺 伤层，利用化学气相沉积( c v d c h e m i c a lv 却o wd e p o s i t i o n ) 等方法 掺入杂质，再通过快速热处理来防止杂质离子的重新分布。 夺光刻：包括掩模图像的曝光，光刻胶的显影、烘烤，硅片表面材料的 腐蚀和硅片表面光刻胶的去除等多个工艺。 夺氧化：在有氧环境下加热硅片生成氧化层。如果使用纯净的干氧气， 最终的氧化膜叫做干氧化层。干氧化层生长起来特别慢，但它的质量 特别好，因为相当来说在氧化硅表面几乎没有缺陷。 夺沉积：在硅片表面进行化学反应，沉积颗粒以形成绝缘或导电层。如 果硅片表面是曝光后的单晶硅，那么它能作为晶体生长的种子且沉积 薄膜也会是单晶。如果沉积是在氧化物或氮化物薄膜上进行的，那么 底下的晶体结构不能做晶体生长的种子，沉积的硅将形成多晶硅 ( p o l y ) 的集合体。现代集成电路大量使用单晶和多晶沉积硅薄膜。 夺离子注入：在室温下，往芯片里注入n 型或p 型杂质后加高电压使杂 质原子离子化，再经过退火，使杂质激活并在片内实现要求的杂质分 布。离子注入比传统的沉积扩散有更好的杂质浓度和特性控制。 夺封装测试：将封装后的芯片置于各种环境下测试其电气特性，如消耗 功率、运行速度、耐压度等。 以上只是简单的阐述了集成电路生产工艺的一些重要步骤，在实际的生产 过程中还有许多化学，物理的工艺步骤，在此不再赘述。总的来说集成电路的 制造是一个通过光刻技术把电路版图从光刻掩模上转移到硅片表面的过程。 2 2 光刻工艺简介 光刻工艺是集成电路制造过程中的关键环节，它是将光学成像过程和材料 腐蚀过程相结合的一种表面精细加工技术，主要包括掩模图形的曝光，光刻胶 的显影、烘烤，已经硅表面材料的腐蚀和硅片表面光刻胶的去除等多个工艺步 骤。其基本工艺流程如图2 2 所示： 2 2 1 涂胶 涂胶就是将光刻胶均匀的敷在硅片表面s i 0 2 层上。光刻胶通常由光敏化合 l o 浙江a 学硕b 学位论文第二章集成电路的光刻制造 ：_ = 艺 物，树脂和有机溶剂组成，有正胶负胶之分。经曝光和显影而使溶解度增加的 是正性光刻胶，反之则为负性光刻胶。这层光刻胶薄膜要满足几个特征条件， 首先它要有感光性，要能在光刻过程中接受掩模上曝光的图象；其次，要有粘 附性，要能和硅片表面的待刻层表面牢牢地粘在一起，这样才能进行电路版图 转移到感光胶以后的制造过程；第三，要均匀的分布在硅片表面，保证曝光后 电路图象能在感光胶上的清晰地显影，同时必须覆盖住硅片地整个表面，保护 没有电路版图图象的地方不受影响；第四，这层感光胶不能太厚，否则会影响 曝光、显影后其他生产过程的质量，般感光胶的厚度在o 1 - 0 2 u m 之间。 p m n ih t 4 嗲越时蘑 曩畸豳畸圈 2 2 2 前烘 图2 2 光刻过程示意图 涂好的光刻胶要经过适当的前烘。前烘最主要的作用是除去溶剂，增大光 引发剂在光刻胶中的比例。前烘条件的选取，对光刻胶的溶剂挥发量和光刻胶 的粘附特性、曝光特性、显影特性以及线宽的精确控制都有较大的影响。前烘 温度越高、时间越长，溶剂的挥发量越多，胶膜的粘性越小。但是，对于一定 的温度，当前烘时间超过定值后，溶剂的挥发量将趋于饱和。充分的前烘还 浙江大学硕士学位论文 第= 章集成电路的光刻制造工艺 可以改善光刻胶与衬底的粘附性，以防止显影时出现浮胶与钻蚀。 2 2 3 对准和曝光 对准和曝光是光刻工艺中最关键的工序，它直接关系到光刻的分辨率和线 宽控制。曝光前在叠对的过程必须确保当前层次和上一层次的对准值在一个可 容许的规格内，否则将严重影响曝光效果。曝光的目的是用尽可能短的时间使 光刻胶充分感光，在显影后获得尽可能高的留膜率、近似于垂直的光刻胶侧壁 和可控的线宽。常用的曝光光源是高压泵灯产生的紫外光，其中对光刻胶起感 光作用的主要是3 6 5 姗( i 线) 、4 0 4 7 1 1 i i l ( h 线) 、4 3 5 8 姗( g 线) 三条谱线。因此， 对于不同的光刻胶，应选用具有与之对应谱线的紫外光源。此外，光源应为平 行光，而且要求与掩模及胶膜表面垂直。 2 2 4 显影 显影是在硅片表面光刻胶中产生图形的关键步骤。曝光之后要尽快进行显 影。经曝光并发生化学反应的胶在显影液中的溶解度发生变化，如负胶溶解度 减小，正胶则相反，光刻胶上的可溶解区域被化学显影剂溶解，将可见的岛或 者窗口图形留在硅片表面。显影结束后，一般都要对基片进行漂洗和干燥，以 去除基片表面的溶剂残液( 内含少量溶解的光刻胶) 。 2 2 5 蚀刻 显影压的硅片要经过适当的加热，去除残留溶剂，是薄膜变硬，保证胶与 s i 0 2 层的粘附质量( 通常称为后烘) 。将后烘好的硅片，利用化学药物或者可 反应气体有选择的去除s i 0 2 薄膜层不需要的地方，称为蚀刻。蚀刻一般有两种： 一种为湿法蚀刻，用溶液洗去氧化物丽不是光刻胶或底下的硅，大多数湿法蚀 刻的溶液是氢氟酸，因为它不会腐蚀硅或有机光刻胶。另一种是干法蚀刻，用 反应式等离子，或者化学蒸气去除氧化物。蚀刻设备把这些离子以高速向下注 入硅片。由于干法蚀刻的速度快，能更好的控制线宽，在现代工艺中，更多的 采用反应式等离子蚀刻的干蚀刻技术。 浙江大学硕士学位论文第二章集成电路的光刻制造工艺 2 3 光刻成像系统 光刻过程是集成电路制造的核心部分，是集成电路版图从掩模版到硅片转 移的开始。光刻成像系统在整个产品制造中是重要的经济影响因子，光刻成本 占据了整个制造成本的3 5 。光刻成像系统主要由光刻机系统与掩模、光刻胶 构成，而光刻机系统的主要组成部分是光刻光源和光学透镜系统。图2 3 是当 今投影式光刻机系统的基本原理示意图。 图2 3 投影式光刻机系统基本原理图 光刻胶表面的曝光光强被称为“空间像”( a 商a li l i l a g e ) ，光刻胶表面的成 像过程实际上就是统计光学的成像过程。通常在研究过程中，把光刻机系统分 为照明光源( 1 1 1 u m i n a t j o n ) 、掩模( m a s k ) 、光学透镜系统( p u p i l ) 以及涂在硅 片表面的光刻胶( r e s i s t ) 四个部分。其中前三个子系统构成了光刻成像系统中 的光学系统部分，光刻胶及其后处理可以看作是光学成像系统中的工艺部分。 2 3 1 光刻机 光刻机是半导体制造过程中的最重要的设备。如图2 4 所示，该系统是一 个m ：l 的缩影系统，每次曝光的光场面积约几个平方厘米。为了完全曝光目 前主流的2 0 0 或3 0 0 毫米直径硅片，需要有非常精确的机械步进系统。一台主 流光刻机的造价在千万美元量级，每小时可以完成数十片硅片的曝光。光刻机 按其曝光方式可分为步进一重复式( s t e p - 趾d - r e p e a t ) ，或简称步进式( s t e p p e r ) 浙江大学硕士学位论文 第二章集成电路的光刻制造t 艺 和步进一扫描式( s t 印a n d - s c a l l ) ，或简称扫描式( s c a l l n e r ) 二种。 2 3 2 照明光源 图2 4 典型光刻机示意图 对于光刻光源的特性，一般可以用光源的波长、光源的部分相干系数、光 源的形状和透镜的数值孔径等参数来描述u 。6 耐彻。光刻光源都是具有同一波长 的单色光，可采用4 3 6 衄和3 6 5 m 的紫外线( u vu l t r a - o l e t ) ，2 4 8 吣和1 9 3 咖 的深紫外线( d u v ，d e e pu v ) ，以及1 3 n m 以下的极紫外线( e u ve x t r e m eu v ) 。 生产工艺中产生这些光刻光源的主要手段有，在紫外线范围内采用高压汞灯象 波长为u v 4 3 6 m ，u v 3 6 5 l l l l l 的光源，其他则采用短波长下的准分子激光象波 长为d u v 2 4 8 m 和d u v l 9 3 n m 的光源。光刻分辨率( 能够清晰光刻的最小尺 寸) 是描述光刻效果的参数，一般采用汞灯的g 线( u v 4 3 6 姗) 可以得到o 8 啪 的分辨率，采用i 线的可达到o 3 6 5 i l i l l 的分辨率，而采用d u v 2 4 8 m 一下的准 分子激光光刻光源可以获得o 2 5 啪以下的分辨率。在未来的生产工艺中，从 1 3 0 n m 到3 2 n m 节点都将采用波长为1 9 3 砌的a 打准分予激光光源。 2 3 3 透镜组 通常的光学透镜组包含两个部分，聚合透镜组( c o n d e n s e rl e n s ) 和成像透 镜组( p r o j e c t i o nl e n s ) 。聚合透镜组的功能就是将光源发出的光线形成平面波， 1 4 浙江大学硕+ 学位论文 第二章集成电路的光刻制造工艺 即将光源放在聚光镜的焦平面上，这就是所谓的科勒照明( k 6 h l e ri l l u m i n a t i o n ) 。 通过聚合透镜组发出的平行光，可以均匀的照亮掩模。除了考虑照射剂量要均 匀，光刻过程还必须保证光照方向上的一致性，这样当掩模上同样的图形被复 制时，可以不考虑它们的方向而使刻出的图形基本一致。 2 3 4 掩模 掩模是光刻成像系统的设计信息源。掩模一般以石英等透明硅化物覆盖以 铬( c h m m e ) 制成。根据掩模外场是否透明，可以分为亮场( c l e a rf i e l d ) 和暗场 ( d a r kf i e l d ) 两类。亮场掩模上的图形不透明，而暗场掩模上图形透明，具体选 用哪种形式，根据配合的光刻胶的正负极性等，在设计工艺时确定。目前工业 上常见的情况是制造集成电路不同的层次可以选用完全不同的种类。掩模一般 由电子束( e b e a m ) 刻写成，采用实际硅片上图形尺寸的4 倍或5 倍大小，再经 投影缩小成像。目前掩模刻写( m a s kw r i 血曲数据量巨大，速度慢，刻写和修复 的成本均极高。9 0 i 】m 工艺下一层关键掩模的制造成本达数万美元，而生产一 种9 0 n m 集成电路需要关键、非关键掩模在3 0 层左右，因此总成本可能接近百 万美元【1 t r s 0 3 1 。 2 3 5 光刻胶 集成电路制造就是通过光刻过程把集成电路版图制作到硅片表面的过程， 这个过程需要很多特殊材料的支持，光刻胶是光刻过程必须材料之一。光刻胶 是覆盖在硅片表面电路待刻层表面的，在光刻过程中接受掩模图象曝光的，一 层用特殊的感光材料制作的薄膜。 光刻胶一般由树脂( r c s i l l ) 、感光剂( p a c ) 及溶剂( s 0 1 v e n t ) 等不同的 材料混合而成。其中，树脂是粘合剂，它主要决定光刻胶的机械化学特性如沾 附率、抗蚀刻能力等。感光荆是一种光活性极强的化合物，在经光照后可以改 变整个光刻胶的溶解特性。感光剂在光刻胶内的含量与树脂相当，两者同时溶 解在溶剂中，以液态形式保存。 当前，先进光刻工艺中所使用的d u v 光刻胶基本材料在快速发展变化， 新推出使用的光刻胶应用技术种类繁多，诸如对比度增强层( c o n 仃a s t 浙江大学硕士学位论文第二章集成电路的光刻制造工艺 e i l l l a n c e m e n tl a y e r ) 、防反射防散射涂层( a n t i r e n e c t i v ea n da n t i s c a t t e r i n g c o a t i n g ) 、多层次光刻胶( m u l t i l a y c rr e s i s ts y s t e m s ) 以及化学放大光刻胶 ( c h e m i c a l l y a m p l i f i e dr e s i s t s ，c a r ) 等工程技术。未来的光刻设备可能采用 e u v ( e x t r e m eu l t r a v i o l e t ) 、x 光、电子束、离子束等方式进行曝光。 2 4 光刻技术的发展趋势 随着i c 特征尺寸越来越小，对光刻技术和光刻机系统的要求也越来越高。 为了适应技术革新的挑战，人们提出了下一代光刻技术( n g l ) ，主要包括： 极紫外光刻，x 射线光刻，离子束光刻，电子束光刻等等。 极紫外光刻( e u v l e x t r e m eu l 廿a 一o l e tl i m o 掣a p h y ) 被业界认为是下一 代芯片工艺的核心技术。极紫外光刻技术是以波长为1 0 1 4 纳米的极紫外光作 为光源。虽然该技术最初被称为软x 射线光刻，但本质上与光学光刻十分相似， 只是在材料的强烈吸收中存在差异，极紫外光刻技术的光学系统必须采用反射 形式。极紫外线光刻系统主要由四部分构成，包括有极端紫外光源、反射投影 系统、光刻模板( m a s k ) 以及能够用于极端紫外的光刻涂层( p h o t o r e s i s t ) 。但是， 由于不能跟目前的光学光刻机械兼容，所以无论是哪个部分，传统的光刻工艺 都需要重新设计。由于极紫外线光源非常难设计，所发出的1 3 纳米的波长太短， 它几乎会被绝大多数的材料吸收，包括空气、传统的光刻透射投影设备等，使 得研制捕获这种光的装置十分困难。反射镜光学表面为非球面，表面形貌及粗 糙度小于一个原子；所有光学元件表面涂有达4 0 层的多层反射层，每层厚约九 4 ，控制在o 1 埃精度；e u v 光刻采取新的环境控制，来抑制沾污；短波长， 无缺陷掩模制作难度极大；样机采用纳米级精度无摩擦的磁悬浮工作台。 与光学光刻相比，x 射线光刻可支持多代芯片直至纳米结构的生产。由于 x 射线穿透力强，x 射线光刻可用于大纵横比结构的制作，在微机械，微系统 的制作中具有广阔的应用前景。此外，x 射线光刻的高分辨率、大面积、高生 产率的特性，也满足了大生产的所有要求。x 射线光刻，采用无投影光学系统 的接近式曝光方式，曝光光源有同步辐射源和激光诱导等离子体发光点源两种 形式。同步辐射曝光光源技术已经比较成熟，因此在高性能的x 射线曝光系 统均以同步辐射源作为曝光光源。目前影响其在主流产品制造技术中应用的主 1 6 浙江大学硕士学位论文第二章集成电路的光刻制造t 艺 要障碍有两个方面：一个是成本问题，主要是掩膜版的制备和使用成本；一个 是工业界的传统习惯问题，工业界一般更愿意选择与传统技术相兼容的技术， 除非新技术不得不采用或具有巨大的经济利益。 离子束投影光刻有高分辨率、大焦深、无邻近效应及效率高等优点：但是 曝光能量偏大时会产生衬底损伤，需发展表面感光光刻胶。离子投影曝光( i p l ) 就是由气体( 氢或氦) 离子源发出的离子通过多极静电离子透镜投照于掩膜并将 图像缩小后聚焦于涂有抗蚀剂的片子上，进行曝光和步进重复操作。i p l 具有 分