（电路与系统专业论文）低压低功耗集成电路中电压自举电路的分析与设计.pdf

摘要 摘要 电压自举电路是利用电容的储能作用、使用开关技术实现电荷的存储和转移， 从而达到提升电压的一种电路。它在现代集成电路中有着广泛应用，比如在存储 器电路中用来产生高压实现对悬浮栅器件的擦写操作；在模拟电路中用来产生高 压驱动模拟开关等。但是随着电源电压的不断降低，m o s 管阈值电压对电压自举 电路的电压提升能力的影响越来越明显，因此传统电压自举电路将面临许多问题。 本文的主要目标就是分析低压集成电路中，传统电压自举电路所面临的问题， 包括阈值损失和工艺兼容等。并针对存在的问题，提出相应的解决办法。同时， 还对电压自举电路的关键性能指标进行了详细分析，包括电压增益、功耗、效率、 驱动能力、纹波特性和芯片面积等。 通过研究电路的拓扑结构，本文从电路结构上对传统电路进行了改进，通过 采用新的电路拓扑结构，增加了电压的提升能力，减小了m o s 管阈值电压对电压 增益的影响。在新的电路结构基础上，实现了两个电压自举电路。两个电路均采 用级联结构，其中一个使用改进的交叉耦合自举电路作为基本单元，能有效抑制 级间的反向电流，减小了电荷泄漏等不利因素，提升了电压增益和效率。另一个 是将c t s 电路和交叉耦合自举电路巧妙地结合，构成了混合结构的电压自举电路， 能有效减小c t s 电路输出级的阈值电压损失，从而使得电路的电压输出能力得到 提升，能更好地工作在低电压电路中。在c a d e n c e 集成设计环境中，采用m0 1 8 微米工艺模型和s p e c t r e 仿真器对设计的电路进行了仿真分析。结果表明，四级级 联的改进型交叉耦合电路在输入电压为1 8 伏时，输出电压为8 2 伏，时钟工作频 率高达1 4 5 m h z 。当负载电阻为1 0 k 欧姆时，电路的输出功率为4 4 m w 。混合结 构的电路采用三级电荷转移开关电路和一个交叉耦合电路，在输入电压为1 8 v 时， 输出电压达7 v 。设计的电路能有效克服m o s 管阈值电压损失，提升了电路的电 压输出能力和电路效率。 本文设计的电压自举电路具有电压增益高、阈值损失小等特点，能够工作在 低至0 9 v 的电源电压下，因此特别适合使用在低电源电压电路中，在低功耗得 到满足的同时，也使电路的性能得到了充分发挥。 关键词：电压自举，电压增益，d i c k s o n 电路，c t s 电路，倍压器 a b s t r a c t a bs t r a c t v o l t a g eb o o t s t r a pc i r c u i ti sak i n do fc i r c u i tt og e n e r a t eah i g h e rv o l t a g et h a nt h e s u p p l yv o l t a g eb yu s i n gb o o tc a p a c i t o r sa n ds w i t c h e s i ti sw i d e l yu s e di nm o d e r n i n t e g r a t e dc i r c u i t s ，s u c ha si nt h em e m o r yc i r c u i t , t h ev o l t a g eb o o t s t r a pc i r c u i ti s i m p l e m e n t e dt og e n e r a t eh i 曲v o l t a g et ow r i t ea n de r a s et h ef l o a t i n g g a t ed e v i c e ；i n a n a l o gc i r c u i t , i ti su s e dt og e n e r a t eh i 曲v o l t a g et od r i v ea n a l o g s w i t c h e s h o w e v e r ， w i t ht h es c a l i n gd o w no fs u p p l yv o l t a g e ，m o st h r e s h o l dv o l t a g ec o n s i d e r a t i o nb e c o m e s m o r ea n dm o r ei m p o r t a n t ，t r a d i t i o n a lb o o t s t r a pc i r c u i tw i l lf a c em a n yp r o b l e m s t i l i st h e s i sa n a l y z e st h et r a d i t i o n a lv o l t a g eb o o t s t r a pc i r c u i t sa n df i n do u tt h e p r o b l e m st h e yf a c ei nl o wv o l t a g ei n t e g r a t e dc i r c u i t ，i n c l u d i n gt h et h r e s h o l dv o l t a g e i m p a c ta n dp r o c e s sc o m p a t i b i l i t ya n ds oo n t h e ns o m es o l u t i o n sw i l lb eg i v e nt os o l v e t h ec o r r e s p o n d i n gp r o b l e m s b e s i d e s ，s o m ec r i t i c a lp r o p e r t i e so ft h ev o l t a g eb o o t s t r a p c i r c u i ta r ea n a l y z e di nd e t a i l ，i n c l u d i n gt h ev o l t a g eg a i n , p o w e r , e f f i c i e n c y , d r i v i n g c a p a b i l i t y , r i p p l ev o l t a g ea n dc h i pa r e a t w ov o l t a g eb o o t s t r a pc i r c u i t sa r ed e s i g n e di nt h i st h e s i s o n ei sc o m p o s e do ff o u r c a s c a d e di m p r o v e dv o l t a g ed o u b l e r s 1 1 1 ec i r c u i to p e r a t e sa taf r e q u e n c yo f14 5 m h z ， a n dg e n e r a t e sa l lo u t p u tv o l t a g eo f8 2 vw h e nt h ei n p u ti s1 8 v w h e na10 ko h m r e s i s t o rl o a di sc o n n e c t e da tt h eo u t p u t ，t h eo u t p u tp o w e ri s4 4 m w a n o t h e rc o m b i n e s t h r e es t a g e si m p r o v e dc t sc i r c u i ta n dac r o s s - c o u p l e dv o l t a g ed o u b l e rs k i l l f u l l y t h i s c i r c u i tc a l lg i v ea7 vo u t p u tw h e nt h ei n p u ti s1 8 va n dc a nd e l i v e rap o w e ro f2 2 m w t ot h el o a dc i r c u i tw h e nl o a dr e s i s t o ri s10 ko h m a l lt h ed e s i g n e dc i r c u i t sa r es i m u l a t e d i nc a d e n c ew i t hm mo 18 p mm o d e lf i l e s s i m u l a t i o nr e s u l t ss h o wt h a tt h ed e s i g n e d c i r c u i tc a ne f f e c t i v e l y o v e r c o m et h em o st h r e s h o l dv o l t a g ep r o b l e m sa n di m p r o v et h e c i r c u i t sv o l t a g eo u t p u tc a p a c i t ya n dt h ed r i v ec a p a b i l i t y t h ed e s i g n e dv o l t a g eb o o t s t r a pc i r c u i t sh a v eh i g hv o l t a g eg a i na n dl e s st h r e s h o l d v o l t a g ea f f e c t i o n ，t h e yc a l lw o r kd o w nt oo 9 vp o w e rs u p p l yv o l t a g e t h e r e f o r et h e ya r e v e r ys u i t a b l ef o rl o wv o l t a g ea p p l i c a t i o n k e y w o r d s ：v o l t a g eb o o t s t r a p ，v o l t a g eg a i n , d i c k s o n ，c t s ，v o l t a g ed o u b l e r i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：二勤型 一 日期：矽f o 年乡月弓日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：蚌 导师签名：倒蝎眈 日期：o 年亏月l 了e t 第一章绪论 第一章绪论 本章将简要阐述本课题的研究背景、电压自举电路的研究内容和应用场合， 回顾电压自举电路的发展概况和现状，并简述本文研究的重点- f 氐压低功耗自 举电路的性能分析和设计改进。最后提出本课题的主要研究任务和目标，同时给 出本文的主要工作和结构安排。 1 1课题背景 当今社会，信息技术的发展突飞猛进，以集成电路为核心的电子信息产业成 为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。根据 s i a ( s e m i c o n d u c t o ri n d u s 仃ya s s o c i a t i o n ) 的预测，2 0 1 0 年全球集成电路的销售额将 达到2 4 2 1 亿美元，而集成电路的发展将带动以集成电路为核心的电子信息产业的 蓬勃发展，从而带动了g d p 的增长。目前，发达国家国民经济生产总值增长部分 的6 5 与集成电路相关；美国国防预算中的电子产业含量已占据了半壁江山。预 计未来几年内，世界集成电路销售额仍将以年平均1 0 左右的速度增长。作为当 今世界经济竞争的焦点，拥有自主知识产权的集成电路已日益成为国民经济发展 的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。在我国，集成电 路技术起步相对晚些，加之与之相关的基础产业薄弱，使得我国在集成电路技术 上与国外还存在不小差距，特别是在模拟集成电路方面。但近几年来，不少中国 企业在集成电路设计方面取得了显著的成就，带动了国内i c 产业的发展。 集成电路站在电子技术行业的最前沿，发展迅速，技术更新快。根据摩尔定 律，集成电路的集成度和产品性能每1 8 个月增加一倍，集成电路的特征尺寸也不 断缩小、功耗增大、互连线层数增多。目前，国际上以4 5 纳米c m o s 数字集成电 路的主流微电子技术已经进入量产阶段，在未来几年里，最小特征尺寸将低至2 2 纳米乃至1 6 纳米。随着晶体管特征尺寸的减小，芯片的集成度越高，同时电路的 工作频率也越来越高，因此功耗将问题将会越来越突出。随着m o s f e t 的尺寸不断 缩小、产品低功耗的要求以及栅电介质可靠性的要求，电源供电电压也必须不断 降低。目前，已有部分芯片的工作电压在1 v 以下【2 】。根据i t r s ( i n t e r n a t i o n a l 电子科技大学硕士学位论文 t e c h n o l o g yr o a d m a pf o rs e m i c o n d u c t o r s ) 的预测，进几年集成电路电源电压的变化 趋势如表卜1 所示。 表1 1p o w e rs u p p l y - 一- n e a r - t e r my e a r s ( i t r s2 0 0 7 ) y e ：a ro fp r o d u c t i o n 2 0 0 72 0 0 82 0 0 9 2 0 1 02 0 1 12 0 1 2 2 0 1 3 2 0 1 4 2 0 1 5 v d d 1 1 v1 0 v 1 o v1 o v0 9 5 v0 9 vo 9 v0 9 vo 8 v ( h i g h - p e r f o r m a n c e ) v d d ( l o wo p e r a t i n g p o w e r , h i g hv d d o 8 v0 8 v0 8 vo 7 v o 7 v o 7 v o 6 v0 6 vo 6 v t r a n s i s t o r s ) 从表中我们可以看出，到2 0 1 5 年，低功耗应用的供电电压将低至0 6 v 。供电 电压的不断降低是为了降低电路功耗和提升电路的稳定性。因此随着半导体技术 的不断发展，电源电压不断降低将是一个必然趋势。但是随着电源电压的降低， 电路的一些性能将会受到影响，因此需要采用电压自举电路技术来解决这些问题。 1 2电压自举电路的研究内容 电源电压不断降低，虽然在一定程度上满足了低功耗的要求，但是同时给电 路设计带来不少问题。 首先，随着电源电压的不断下降，给模拟设计带来了的巨大挑战，其主要原 因之一就是降低了晶体管的驱动能力。电源电压的下降给模拟电路带来的最直接 影响就是电路内部信号摆幅的下降。在模拟电路中，信号的摆幅决定了电路的动 态范围。且对于b j t 而言，其基极电压太低将不能正常工作。因为在b j t 的b 、e 结之间，存在固定的压降约0 6 v 。因此，既要满足b j t 的正常工作，又要使信号 有足够的摆幅，那么对低电压电路设计就是一个严峻的考验。鉴于此，电路工程 师们采用了电压自举技术，将较低的供电电压提升到一个较高的电平，来驱动b j t 的正常工作。在c m o s 电路中，电源电压的降低直接导致开关速度变慢，信号驱 动能力变弱。因为m o s f e t 的漏极电流会随着电源电压的下降而减少，这就意味着 对输出电容需要更长的充电时间，从而增加了信号的上升时间和下降时间，而降 低了逻辑门的开关速度。 其次，电源电压降低后，一些特殊的电路模块中仍然需要较高的电压才能正 常工作。在e e p r o m 和f l a s h 存储器中，需要较高的读写电压来实现对存贮单元的 读写操作h 3 ；在m e m s 中，也需要一些高压来驱动开关或滤波器的工作；在l e d 2 第一章绪论 电路中，同样需要高压来驱动【5 】；在新兴的空间太阳能应用中，也需要较高的电压 来启动内部电路模块工作。 此外，由于电源电压的降低，同时兼顾功耗的考虑，多电压操作的情况越来 越多嘲。在大规模集成电路和s o c 设计中，多电压操作越来越普遍。在电路运行 时，对于非关键的单元，我们采用较低的电压以节省功耗；对于关键的执行电路， 我们采用较高的工作电压来获得较好的性能。 为了解决电源电压不断降低所带来的问题，我们采用电压自举技术来提升栅 极电压，从而增强门的驱动能力；采用电压自举技术产生高于电源电压的电压， 使某些电路模块仍然工作在较高的电压，以维持电路的性能。 因此，对于电压自举电路，我们研究的内容主要包括：电路的结构、电压提 升能力、驱动能力、功耗和效率、占用的芯片面积以及工艺特性等。下面简单的 介绍这些内容。 l 电路的结构 在电路设计中，电路所采用的结构决定了电路的性能。巧妙的电路结构不仅 会带来好的性能，而且会比较直观，便于实现，同时会节约电路成本。对于电压 自举电路，目前已有好几种经典的结构【7 】，这些结构各有利弊，主要看应用在什么 场合，然后对各种结构的特性进行权衡和取舍。对于设计者来说，在设计或改进 电路结构的时候，主要考虑如何使得性能提升的同时，尽可能的使电路结构简洁 明了。 2 电压提升能力 电压提升能力是电压自举电路的核心能力，也可以称之为电压增益。电压提 升能力的好坏，一方面与电路结构有着密切关系，另一方面与选取合适的电路设 计参数密不可分。因此要增加电压提升能力，一方面要选取好的电路结构，另一 方面就是在选定了电路结构后，需要对电路进行详细设计，确定最适合的电路参 数，以达到最好的电压增益。 3 驱动能力 电路的驱动能力主要是考虑对下级电路的驱动或对负载的驱动，它主要由输 出电压或输出电流决定。电压自举电路一般输出都接到负载，设计者需要针对不 同的负载来进行设计。比如有的负载需要的电压高、电流小，有的需要的电流大。 那么需要根据实际情况，来选择电路结构和电路参数，来实现预期的目标。 除此之外，多级电压自举电路内部本身也涉及到级与级之间的自我驱动问题。 因此除了考虑负载外，在多级电压自举电路中，还需要考虑每级对前级的影响和 3 电子科技大学硕士学位论文 对后级的驱动问题。 4 功耗和效率 对于电路设计者来说，功耗和效率是个比较重要的问题，这两者之前其实具 有一定的一致性。也即是说，电路功耗越低，其效率就越高。对于电压自举电路 来说，效率的高低直接决定了电路的性能，因为电路本身就是用于能量传递的， 如果效率太低，不仅不能有效的提升电压，同时还会产生大量的热量，影响其它 电路的性能。要提高电压自举电路的效率，就必须找到能量损失的原因，然后对 症下药，通过电路结构的改进或工艺的改进来减少这种损失，从而达到提升效率 的目的。 5 占用的芯片面积 在集成电路设计者，面积就是金钱，就是成本，如何最小化设计是电路设计 者们不断探索的问题。设计占用的芯片面积小，不仅可以降低成本，还可以减小 芯片体积，这是目前电子行业便携式设计的目标之一。 在电压自举电路设计中，对电路占用芯片面积是一种很重要的问题。因为在 电压自举电路中，会用到很多电容，而电容在工艺实现时会占用大量的芯片面积。 因此，如何设计电路的结构，使电路尽量使用较少的电容是电压自举电路研究的 重要问题之一。当然，除了电容之外，还需要用到很多m o s 开关。m o s 开关虽 然在占用面积上比较小，但如果使用太多，也会大大增加芯片的面积。那么就需 要对不同的电路结构进行对比分析，来简化设计，缩减芯片面积。 6t 艺特性 对于芯片来说，电路设计只是其中的一方面，设计完的产品最终性能如何， 在很大程度上还依赖于所采用的生产工艺。因为物理设计不是理想的，现实的产 品会涉及到很多物理特性。在电压自举电路中，需要研究和考虑物理效应对电路 性能的影响。比如体效应、电荷泄露等【8 】，它们会直接影响电路的性能。 1 3电压自举电路的现状和趋势 电压自举技术是随着半导体技术的发展而发展的，早在上世纪八十年代，人 们就开始了对电压自举技术的研究。在9 0 年代期间，国外电压自举技术的研究得 到空前发展，涌现了一大批优秀的论文和著作，主要讨论了在低电压下电路的驱 动能力和全摆幅问题饽1 。其中一种是对b i c m o s 电路的研究，另一种就是对c m o s 电路的研究。在称谓上，一种名为b o o t s t r a p 的自举电路，包括传统的b o o t s t r a p 技 4 第一章绪论 术和后来的d i r e c tb o o t s t r a p 技术n 们；另一种就是基于c h a r g ep u m p 的电压自举电路。 对于自举型b i c m o s 电路，至今为止已有多种对传统b i c m o s 电路设计的改进 措施，早期的方法都是为了使工作在3 3 v 电源电压以下的b i c m o s 电路能够实现 令人满意的性能。后来，针对2 5 v 、1 5 v 、1 1 v 电源电压的研究也取得了进展。 文献n 1 1 提出了一种b o o t s t r a p p e db i c m o s ( b s b i c m o s ) 反相器，该电路利用电压自 举技术来抬高输出电压至v d d ，同时又采用了瞬时饱和技术使输出电位可以下拉至 接地电压。该电路工作在1 5 v 的电压电压下，能提供1 1 v 的瞬时逻辑摆幅。为 了消除b s b i c m o s 反相器存在的不足，研究人员又设计出了两种工作在1 2 v 到 3 3 v 范围内全摆幅自举电路( b f b i c m o s ) n 幻。在b f b i c m o s 的基础上，又设计 出了b f b i n m o s 电路，它的下拉电路部分仅采用了一个n m o s 晶体管。虽然 b f b i c m o s 和b f b i n m o s 电路在低电源电压条件下可以实现高速全摆幅工作， 但是这两种电路采用的元件数目相对较大，并且还同时具有很大的固有电容输出 负载。为了能够支持甚至加强b i c m o s 电路速度和摆幅的性能，研究人员设计出 了一种能够工作在低至1 1 v 的双自举b i c m o s ( d b b i c m o s ) 反相器n 朝。这种电路 的交叉电容要比b f b i c m o s 和b f b i n m o s 电路低出近5 0 。2 0 0 1 年，k s y e o 教授再次提出了一种专门用于单电池工作的新型b i n m o s 逻辑门电路n 钔。通过使 用两个电容，电路在预充电和自举工作环节中可以实现高速和全摆幅。实践证明， 这种电路在速度和功耗等方面均超越了c m o s 、b f b i n m o s 和b s b i n m o s 电路， 并且在整个b i n m o s 家族中具有最小的面积。在最近几年，b i c m o s 自举电路的 研究有所停滞，主要是电源电压已低至零点几伏，由于b j t 本省的压降损失偏大， 采用b i c m o s 电路面临很多困难。 对c m o s 自举电路来说，其研究不断取得新的进展。从最基本的c m o s 自举 电路，到c m o s 动态自举逻辑电路和c m o s 静态自举逻辑电路n 5 1 。其设计的共同 目标就是针对在较低电压下，如何保持c m o s 电路的速度和性能，同时如何优化 电路的功耗和效率。文献明给出一种基本的采用电压自举技术的c m o s 大负载驱 动电路，其目的就是要以非常高的开关速度并且在低电源电压条件下驱动大扇出。 这种电路可以在电源电压为1 5 v 时实现全摆幅工作，且在低至1 v 这样的低压下， 该电路仍然存在优于c m o s 反相器的优势。文献的设计可以使电路工作在1 v 以下，并且具有很好的速度和功耗性能，是对c m o s 自举电路的一大发展。文献 n 8 1 提出的全新的d i r e c tb o o t s t r a p ( d b ) 技术直接对输出节点升压，该电路是传统 i n d i r e c tb o o t s t r a p 电路工作速度的3 倍，且更有更大的驱动负载的能力，其工作电 压可以在1 v 以下。此后，应用d b 技术的逻辑电路也相继出现。最近三年，对 5 电子科技大学硕士学位论文 c m o s 自举电路的研究仍在继续，主要集中在如何改善电路的性能和功耗上。文 献乜给出了一种单自举电容的高效驱动电路，该电路不仅提升了电路的性能，而 且降低了电路的功耗。文献乜妇采用e f f i d c n tc o n d i t i o n a lb o o t s t r a p p i n g 技术进一步降 低了电路的功耗、提升了电路的开关性能。 除了b o o t s t r a p 电压自举技术外，还有很重要的一种c m o s 电压自举电路，就是 基于电荷泵的电压自举电路，这是电压自举电路中持续研究的热点和重点。从早 期的d i c k s o nc h a r g ep u m p ，到后来的改进型d i c k s o nc h a r g ep u m p 、基于交叉耦合 倍压器的电荷泵、基于电荷转移开关( c t s ) 以及基于m a k o w s k i 电荷泵的电压自举 电路，这种电压自举电路结构众多、特点各异，在研究和应用上有很大的改进空 间。对于不同的应用，可以对比其各自的优缺点，选择合适的结构。 尽管电压自举电路在结构和实现技术上存在多样性，但它们的研究趋势都基 本相同，概括起来，电压自举电路的研究热点主要集中在以下几个方面： ( 1 )提升电压增益； ( 2 )提高效率、降低功耗； ( 3 )扩大输入电压范围； ( 4 )减小芯片面积。 1 4本文的主要工作和论文结构 本文的主要工作是研究电压自举电路的实现结构，分析影响电压自举电路性 能的主要因素，着重讨论在低电源电压和深亚微米工艺条件下的电压自举电路。 设计了两个低压自举电路，并对其进行仿真分析和验证。 本文的主要内容安排如下： 第二章介绍了电压自举电路的基本原理和几种常见的电压自举电路的结构， 并分析各种结构的优点和不足。 第三章是本文的重点之一，主要分析了电压自举电路的主要性能参数，找出 了影响这些性能参数的主要原因，并提出了改进这些参数的可行办法。对一些关 键参数，通过仿真描述了其变化趋势以及对电路性能的影响趋势。 第四章是本文的重点之二，设计了一个1 8 v 到8 2 v 的五级电压自举电路。 设计对传统电压自举电路进行了改进，使之能工作在低电压和深亚微米条件下。 本章详细阐述了电路的设计过程和工作原理，并通过仿真分析对设计的电路进行 了验证和对比。 6 第一章绪论 第五章是本文的重点之三，通过巧妙的将现有不同电压自举电路结构进行有 机结合，设计了混合型的电压自举电路，有效解决了传统电荷转移开关电路中输 出级m o s 管的阈值电压损失问题。 第六章总结全文。 7 电子科技大学硕士学位论文 第二章电压自举电路基本原理 电压自举，顾名思义，就是利用电路自身，将电路某点的电位升高。对电压 自举电路的研究历史可以追溯到一百多年前。自从电学发展以来，人们就在不断 寻求由低压产生高压的方法。早在1 8 3 1 年，法拉第( m i c h a e lf a r a d a y ) 就发明了“感 应线圈”，开启了人类利用变压器从低压获得高压的时代【8 】。再后来，为了研究原 子物理，需要给粒子加速器施以高压来制造高能粒子，这就加剧了对高压的需求。 1 9 3 2 年，考克饶夫( j o h nd o u g l a sc o c k e r o f t ) 和瓦尔顿( e r n e s tt h o m a ss i n t o nw a l t o n ) 采用分立二极管和电容的独特连接方法产生了极高的电压【2 2 1 ，他们也因此获得了 诺贝尔奖。19 7 6 年，这种技术被d i c k s o n ( j o h nf d i c k s o n ) 采用到现代集成电路中， 他提出了最早的理想电荷泵模型f 2 3 】，他的这种模型被广泛的运用到电压自举电路 中。目前，d i c k s o n 模型仍在不断地研究和改进之中。随着集成电路技术的飞速发 展，在上世纪9 0 年代，涌现出了一批新型的电压自举电路结构，这其中包括 b o o t s t r a p 技术【2 4 1 ，v o l t a g ed o u b l e r 倍压器 2 5 】，c t s 电路【2 6 】，m a k o w s k i 电路【2 7 1 ，等。 这些电路针对极大地推动了电压自举电路的发展。 本章将介绍电压自举电路的基本原理，并对几种经典的电压自举电路进行详 细描述，分析每种结构的优缺点，为设计更优的电压自举电路提供理论依据。 2 1双倍电压自举电路基本原理 电压自举，顾名思义，就是利用电路自身产生比输入电压更高的电压。从早 期的变压器到后来的电感储能式d c d c 变换器，再到现在的纯电容储能的电压变 换器，都是为了提供比输入电压多样的电压值。在现在的集成电路中，更倾向于 采用纯电容储能的电路结构来实现电压自举，因为在集成电路工艺中，电容比电 感更易于实现，且占更小的芯片面积。基于电容储能的电压自举电路通常是利用 电容对电荷的存储作用来实现电荷的转移，从而实现电压的提升。图2 一l 给出了 双倍压电压自举电路的基本原理。其中和矛是互为反相的不交叠时钟信号，用来 控制开关s 、最和最。d 是输入电压，圪叫是输出电压。为了解释电压自举的基 本原理，在此假设所有开关均为理想开关，电容为理想电容，也就是说，开关和 电容本身不消耗能量。那么当时钟处在相位时，开关墨和最闭合，此时，电容c 8 第二章电压自举电路基本原理 通过电源使其电压达到。然后相位切换到多，开关墨和墨断开，是闭合，电源 电压直接接到c 的低压端，此时电容c 上仍然保持有前一个相位存储的电荷 c 。那么，在相位多阶段， 也即 电容c 上的电荷量不能突变，因此有 ( 圪山) c = xc 圪埘= 2 矽 ， 圪眦 l ，lr 广o i 多l 辽 ( 2 - 1 ) ( 2 2 ) i i _ 图2 1 电压自举电路示意图 因此，在没有直流负载的情况下，通过图2 1 所示的电路，输出理想情况下可 达到输入电压的两倍。 在实际情况下，输出端都要接负载，如果在输出端接容性负载，负载电容为 c o u t ，如图2 2 所示。 s 二 图2 - 2 带负载的电压自举电路示意图 在不考虑阻性负载r l 的情况下，当时钟处在相位时，开关s 和& 闭合，此 时，电容c 通过电源使其电压达到d 。然后相位切换到多，开关墨和最断开，最 闭合，此时负载电容c o u t 将分享c 上的电荷，输出端v o u t 将是由输入v o d 加上c 上的电荷产生的压降来决定。当时钟再次切换到时，电容c o u t 上的电荷保持不 变，c 被再次充电，当时钟再次切换到孑时，c o u t 再次分享c 上的电荷，使得输 9 电子科技大学硕士学位论文 出电压更高。如此多次反复，输出电压越来越高。 现假设第n 1 个时钟周期候，输出电压为u l ，那么在第n 个时钟周期后，考 虑c 和c o u t 之间的电荷分配情况，有 c + c 0 k 一。= c ( 圪一) + 气圪 ( 2 - 3 ) 圪= 口k 一。+ ( 2 - 4 ) 肌2 瓦g o u t2 写1 ，2 瓦2 c2 忑2 c o 埘 c 假设输出电压v o u t 的初始值为o v ，那么经过n 个时钟周期后，输出端的电压 k = 普砂- 2 ( 1 纠) ( 2 - s ) 因0 圪 ( 2 - 1 7 ) 但是随着电源电压的降低，圪和a v 也会降低，各级的电压增益也减小了，当 a v 小到圪的时候，电路就丧失了电压提升能力。 2 3 2 电荷转移开关( c t s ) 型电压自举电路 静态c t s ( c h a r g e t r a n s f e fs w i t c h ) 电压自举电路就是针对d i c k s o n 型电压自举 电路在低电压情况下不能很好工作的问题，对原有电路进行了改进，使用动态开 第二章电压自举电路基本原理 z 矗n ：一” 图2 6 基于c t s 的四级电压自举电路( n c p - 1 ) 在图2 4 中，如果忽略c t s 开关管m s l 到m s 5 ，剩下的部分就是一个四级 d i c k s o n 电路，各个充电节点的初始电压和d i c k s o n 电路相同。加入c t s 开关管的 基本思想就是利用每个节点已经确立的高电压来控制前一级的开关管，利用开关 管而不是二极管导通，从而避免了二极管上的压降损失。此时第一级和第二级间 的电压增益 g = 砭- v , = a v( 2 1 8 ) 15 电子科技大学硕士学位论文 与2 1 7 相比，可见n c p 1 更适合低压电路。 而另一方面，当为低为高的时候，节点1 处的电压时k ，节点2 处的电 压是k ，而此时开关管m s 2 应该关断。此时m s 2 的栅源电压仍是2 a v ，因此有 2a v 圪 ( 2 - 2 1 ) 那么m p 2 打开使m s 2 受节点3 的电压作用而打开，这时m n 2 因而其栅源电压为 0 而关断。此处圪为p m o s 的阈值电压。 1 6 第二章电压自举电路基本原理 另一方面，当为低为高的时候，节点1 的电压为k ，节点2 和节点3 的 电压均在2 a v 之上，如果满足 2 a v 圪( 2 2 2 ) 则m n 2 导通m s 2 完全关断，此时m p 2 也关断使m s 2 不受节点3 的电压控 制。可见，n c p 2 在电压增益和效率方面都具有更大的优势。 2 3 3交叉耦合型电压自举电路 交叉耦合型电压自举电路是比较常见的一种电压自举电路，基本单元是一个 倍压器，它由两个交叉耦合的n m o s 管和两个电容组成，如图2 8 所示【2 9 1 。 v 亡i k 图2 8 交叉耦合电压自举电路基本单元 图中，v d d 为电源电压，v c l k 和v c l k n 是两相不交叠的时钟信号，其幅度和 电源电压相当，m 1 和m 2 为两个n m o s 管，v o u t l 和v o u t 2 为输出端。这种交叉 耦合的电压自举电路能够使输出高电压达到输入电压的两倍，在低压低功耗电路 中具有更高的工作效率。图中，两个n m o s 交叉相连，使得电路具有更快的速度， 因为n m o s 中电子的流动速度比空穴快，同时交叉连接交替工作使得管子自动偏 置。该电路可以看做是两个晶体管轮流交替工作，其具体的工作过程为：当v 。】( 为 高电平的时候，晶体管m 1 截止，m 2 导通，自举电容c 2 充电至v d d ；当v c l l 【为 低电平，v c 岫为高电平的时候，m 1 导通，m 2 截止，电容c 1 充电至v d d 。此时 c 2 由于在上一个时钟周期被充电之v d d ，由于电容上的电压不能突变，因此当其 低端电压为高电平时，其高端电压v o u t 2 则变为2v d d ，此时，v o u t l 被充电至v d d ； 同样，当v 。l k 为高电平的时候，v o u t l 为2 v 衄，v o u t 2 为v 硼。各工作点的波形图如 图2 9 所示。 将图2 8 中电路进行级联，则可以构成多倍压电路，但是当级数增多时，加在 1 7 电子科技大学硕士学位论文 晶体管栅极和衬底上的电压增加，这会导致晶体管击穿。为了避免这种现象， r o b e r t op e l l i e o n i 对原有电路进行了改进，将衬底直接与漏极相连【3 0 1 ，改进后的电 路如图2 1 0 所示。 v 02 0 a 4 0 a t i m eq i n ) c r i m p - ) 图2 9 交叉耦合倍压器波形图 图2 1 0 改进后的交叉耦合倍压器 图中v l 表示低压输入端，v h 表示高压输出端，各晶体管衬底与漏极相连， 避免了击穿效应。同时在图2 8 的基础上加入了两个p m o s ，使得输出端近似直流 输出，纹波电压也减小了。图2 1 1 给出了这种电路的波形图。 1 8 2 5 i m 0 窖| ， 轴 v 1_r1 a v 口 m 卯 讹 第二章电压自举电路基本原理 v c l 2 。l 1 8 1 6 1 4 1 2 1 钿 1 0 0 n i n q i n ) 锄e 1 图2 1l 改进后的交叉耦合倍压器波形图 2 3 4m a k o w s k i 型电压自举电路 m a k o w s k i 型电压自举电路【2 8 1 又被称为f i b o n a c c i 电路，因为对于一个n 级 m a k o w s k i 电路，其第n 级的电压增益倍数就是第n + 1 个f i b o n a c c i 数列的值。 f i b o n a e c i 数列 n l ，n 2 ，n 3 ，n 4 ，n 5 ，n 6 ) = 1 ，1 ，2 ，3 ，5 ，8 ) ，即数列中后一个数是前 面相邻两个数的和。图2 1 2 是一个四阶的m a k o w s k i 电路示意图。其中v m 为输 入电压，和是两相不交叠时钟。 图2 1 2 四阶m a k o w s k i 电路示意图 当痧为高电平时，由矽控制的所有开关导通，输入电压对电容c 1 和c 2 、c 3 串连电容进行充电，电容储存电荷，c 1 被充至v m ，c 2 和c 3 上的电压之和为v m ， 1 9 电子科技大学硕士学位论文 当万为高电平时，c 3 和负载电容c 4 串连，c 1 对c 2 和c 3 、c 4 的串连电容充电， c 2 、c 3 、c 4 中储存的电荷数量增加，输出电压上升。当电路达到稳定状态后，所 有电容上储存的电荷数量相对稳定。当矽为高电平时，c l 上的电压被充至v i n ， 即v c l = n ；当万为高电平时，c 2 上的电压v c 2 = i l + v c l - 2 n ；当再次变为 高电平后，c 3 上的电压v c 3 = v c l + v c 2 = 3 n ；当万再次变为高电平后， v o u t = v c 4 = v c 2 + v c 3 = 5 v i n 。由此递推，可知n 阶电路的输出 圪叫( ，z ) = v a n + 1 ) = 屹( 咒一1 ) + 圪( ，z ) = 圪埘( 刀一2 ) + 吃，( 刀一1 ) ( 2 - 2 3 ) 可见，m a k o w s k i 电压自举电路的输出电压构成的数列是f i b o n a c e i 数列。 在级数相同的情况下， 鼢& o w s k i 电压自举电路比d i c k s o n 电路和交叉耦合电 路具有更高的电压增益【3 。 2 4本章小结 本章第一节和第二节中，主要阐述了双倍电压自举电路和多倍电压自举电路 的基本原理，给出了其工作模型。双倍电压自举电路的是电压自举电路中的基本 单元，很多多倍电压自举电路都是使用这种模型作为基本单元。因此，理解双倍 电压自举电路的基本原理至关重要。 本章第三节中，主要介绍了常见的几种电压自举电路，包括d i c k s o n 电压自举 电路、c t s 电压自举电路、交叉耦合电压自举电路和m a k o w s k i 电压自举电路，对 它们的结构和特点进行了阐述。通过对这几种常见电路的认知，为后续的工作打 下了坚实的基础。 2 0 第三章电压自举电路性能分析 第三章电压自举电路性能分析 在电压自举电路设计中，电路的最终性能因实际要求不同而不同，因此不能 概括的说什么样的指标好。比如在需要高压去控制的开关的应用中，不需要很大 的电流驱动能力，因此此时设计者最关心的就是电压增益；当输出接阻性负载时， 那么电路的电流输出能力也就成为衡量电路性能的一个重要指标。当然，电路的 最终输出无外乎电压、电流，因此这是电路的两个重要性能指标，所以设计都需 要围绕这两个因素展开。影响电路输出性能的因素很多，电路的拓扑结构、输入 电压、驱动电路的开关频率、自举电容的太小以及负载的属性和大小等多种因素 都会影响到电路的性能。 本章从常见电压自举电路的共性出发，分析电压自举电路的关键性能指标以 及影响这些性能的主要因素。通过对这些因素的分析，使得在后续的电路设计中 能找到更有利的设计方法和手段，设计出具有更优性能的电压自举电路来。 3 1电压增益 在电压自举电路中，电压增益是是电路的输出电压和输入电压之比，它是衡 量电路电压提升能力的重要指标。 影响电路电压增益的因素很多，概况起来有以下几个方面： ( 1 ) 单级电路的电压增益：在多级电路中，每级的电压增益； ( 2 ) 电路的级数：在多级电路中，级数增加，电压增益也增加； ( 3 ) 电路结构：电路是否存在阈值损失，通过减小阈值损