（电子科学与技术专业论文）半定制全定制混合设计流程中验证方法研究.pdf

国防科学技术大学研究生院学位论文 a b s t r a c t a si ci n t e g r i t ya n dc o m p l e x i t yc o n t i n u et oi n c r e a s e ，t h ef u n c t i o no fs y s t e m - o n c h i ph a s b e c o m em o r ec o m p l e xa n dp e r f o r m a n c eh a sb e c o m eh i g h e r a tt h es a m et i m et h ew o r k l o a do f v e r i f i c a t i o nh a sa l s oi n c r e a s e db ye x p o n e n t i no r d e rt om a k es u r et h a tt h ec h i pc a l lw o r kw e l l i n s h o r tt i m e - t o - m a r k e t , w en e e dc o m b i n ev a r i o u sv e r i f i c a t i o nt e c h n i q u e st ov e r i f yt h ew h o l e s y s t e ms u f j f i c i e n t l y 1 1 1 ex p r o c e s s o ri sa6 4 b i t sh i g hp e r f o r m a n c ep r o c e s s o rf o rs t r e a ma p p l i c a t i o n w eu s ea s e m i c u s t o ma n d 触1 c u s t o mm i x e dd e s i g nm e t h o dt oe n h a n c ei t sp e r f o r m a n c e ，r e d u c ed e s i g n c y c l ea n dc o s t i nt h ed e s i g nw eo p t i m i z et h er t l 1 e v e lc o d ea n di m p l e m e n tt h es t r e a mr e g i s t e r f i l ea sw e l la sc r i t i c a ld a t a - p a t h so ft h ec l u s t e rw i t haf u l l - c u s t o md e s i g nm e t h o d i ti sab i g c h a l l e n g et ov e r i f yt h ec h i pu n d e r t h em i x e dd e s i g np a t t e r n i nt h i sd i s s e r t a t i o n ，w i t ha nu n d e r s t a n d i n go ft h ec h a r a c t e r i s t i c so fs e m i - c u s t o ma n d 伽1 c u s t o mm i x e dd e s i g nm e t h o d w ep r o p o s eav e r i f i c a t i o nf l o wf o rs e m i - c u s t o ma n d 砌1 c u s t o mm i x e dd e s i g na n dp r o v i d eac o m p l e t es o l u t i o nf o rc l u s t e rv e r i f i c a t i o n w ed i s c u s s t h ev e r i f i c a t i o nm e t h o di nt h ef o l l o w i n gt h r e ea s p e c t s ：f u n c t i o n a lv e r i f i c a t i o n , t i m i n gv e r i f i c a t i o n a n dp h y s i c a lv e r i f i c a t i o n i nf u n c t i o n a lv e r i f i c a t i o n ，w ec o m b i n et h ec o n e - b a s e de q u i v a l e n c e c h e c k s y m b o l i cs i m u l a t i o nb a s e de q u i v a l e n c ec h e c ka n dd y n a m i ce q u i v a l e n c ec h e c k t op r o v i d e a ne q u i v a l e n c ev e r i f i c a t i o nf l o wf o rt h ec l u s t e r i nt i m i n gv e r i f i c a t i o n , w ea n a l y s i sas e to f v a r i o u st i m i n gm o d e l sa n dp r o v i d ef i v et i m i n gm o d e l i n gm e t h o d sf o r 廿1 em i x e dd e s i g np a t t e r n w ea l s op r o p o s ead y n a m i cp r o g r a m m i n gb a s e dc o m p r e s sa r i t h m e t i cf o r l ec h a r a c t e r i z a t i o n p a r a m e t e rt a b l e ，n l ee x p e r i m e n t a lr e s u l t ss h o wt h a tt h ec o m p r e s s e ds u b - t a b l ec a nd e n o t et h e o r i g i n a lt a b l ew i t hl i t t l ep r e c i s i o nl o s s i np h y s i c a lv e r i f i c a t i o n ，w ep r o v i d et h ep h y s i c a l v e r i f i c a t i o nf l o wi nd e e ps u b m i c r o nt e c h n o l o g ya n da n a l y s i sc r o s s t a l ke f f e c ta n ds i g n a li n t e g r i t y b a s e ds t a t i ct i m i n ga n a l y s i s w eu s et h ev e r i f i c a t i o nm e t h o d sd i s c u s s e da b o v et ov e r i f yt h e c l u s t e r w h i c hi sp r o v e dt ob eas o l u t i o nt h a tc 趾a c h i e v eb e t t e rr e s u l t s ，r e d u c ev e r i f i c a t i o nc y c l e a n de n h a n c ev e r i f i c a t i o ne f f i c i e n c y k e yw o r d s ：s e m i - c u s t o m f u l l - c u s t o m e q u i v a l e n c ev e r i f i c a t i o n ，t i m i n gv e r i f i c a t i o n ， p h y s i c a lv e r i f i c a t i o n m i x e d d e s i g n 。f u n c t i o n a lv e r i f i c a t i o n ， t i m i n gm o d e l ，s t a t i ct i m i n ga n a l y s i s ， 第i i 页 国防科学技术大学研究生院学位论文 表目录 表1 1 基于模拟的验证与形式验证对比。3 表3 1 运算群部件形式等价检验结果2 0 表3 2d s q 部件直接输出结果的边界情况。2 4 表3 3d s q 部件各模块验证覆盖率2 6 表4 1 压缩后子表平均误差5 2 表5 1 串扰对延时的影响结果6 2 第1 i i 页 国防科学技术大学研究生院学位论文 图目录 图1 1 半定制全定制设计与验证流程对比2 图1 2 设计流程中的静态时序分析3 图2 1 半定制全定制混合设计与验证流程8 图2 2 运算群部件结构1 0 图2 3 运算群部件验证平台1 2 图2 4 运算器部件系统级验证框架1 3 图3 1 运算群部件等价性验证1 5 图3 2 二选一多路选择器代码对应r o b d d l 1 6 图3 3 二选一多路选择器实现结构及其r o b d d 2 1 7 图3 4 电路模块的逻辑锥1 7 图3 5 站间逻辑调整对等价性检验的影响1 8 图3 6 等价性检验的流水线再定时处理。1 8 图3 7 基于符号模拟的等价检验流程1 9 图3 8 动态反相器功能模型2 0 图3 9 全定制层次化验证2 1 图3 1 0 动态与非门功能模型2 2 图3 1 l 三种等价性验证方法对比。2 2 图3 1 2 覆盖率驱动的模拟验证流程2 3 图3 13i e e e 7 5 4 双精度浮点数格式2 4 图3 1 4 随机操作数产生代码2 5 图3 1 5 断言示例代码2 7 图3 1 6 无效指令检测断言2 7 图3 1 7 信号不定值检测断言2 7 图3 1 8 存储器读写控制信号互斥检测断言2 8 图3 1 9 信号越界检测断言2 8 图4 1 运算群部件时序验证流程3 0 图4 2s o c 芯片的典型组成31 图4 3 时序图的化简3 3 图4 4 查表法计算延时3 4 图4 5 传播延时与跳变延时3 5 图4 6 输入引脚电容提取原理3 6 图4 7 混合验证中的时序建模方法3 7 第1 v 页 国防科学技术大学研究生院学位论文 图4 8 标准单元时序建模流程3 7 图4 9 快速时序模型建模示例3 8 图4 1 0 快速时序模型时序图3 9 图4 1 1 接口逻辑模型4 0 图4 1 2 时序弧基本信息4 l 图4 13r e c o v e r y 与r e m o v a l 时间4 2 图4 1 4 与或非门时序图4 3 图4 1 5 寄存器时序图4 3 图4 1 6 二分搜索法测量建立时间4 4 图4 17 二输入动态与门电路4 4 图4 1 8 动态电路时序分析图4 5 图4 1 9 按位限定法定义的延迟弧4 6 图4 2 0 非等价定义的延迟弧4 6 图4 2 l 等价限定法定义的延迟弧4 6 图4 2 25 3 位移位器时序图4 7 图4 2 35 3 位移位器s t a m p 模型定义4 7 图4 2 4 电压控制的电压源模型4 8 图4 2 5n x n 的查找表5 0 图4 2 6 二维表最短路径示意5 0 图4 2 7 压缩算法伪码5 1 图4 2 8 压缩算法执行步骤示意图5 2 图4 2 9 原参数表与压缩后参数表曲面图5 3 图4 3 0 全定制静态时序分析流程5 4 图4 3l4 位进位选择加法器电路5 5 图4 3 2 加法器互连线寄生参数反标结果5 6 图4 3 3 加法器时序分析关键路径5 7 图4 3 4 加法器s p i c e 模拟关键路径延时5 8 图5 1 物理验证流程6 0 图5 2 串扰导致功能错误的电路一6 1 图5 3 串扰分析电路6 1 图5 4 串扰对延时的影响6 l 图5 5 驱动器尺寸对延时的影响6 2 图5 6 四种噪声类型6 4 图5 7 带耦合电容的加法器互连线寄生参数反标结果6 4 第v 页 国防科学技术大学研究生院学位论文 图5 8 加法器基于串扰的静态时序分析关键路径6 5 图5 9 加法器静态噪声分析结果6 5 第v i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下述行的研究工作及】r 僻的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表和撰写过的研究成果，也不包含勾获f ； 国防科学 术大学或其它教商机构的学 位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何最献均已在论文 中作了明确的说明并表示谢意。 学位论文题目： 主生剑全童剑i 显佥遮i 士遣堡生墅垂塑造盟蕉 学雠文作者签名：主刍超丝 日期：2 口护留年m 多日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索， 可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文题目：坐塞剑z 全塞剑显佥遮盐逾焦主验适虚洼盈究 学位论文作者签名：盈超丝日期： 爻。罗年月多日 作者指导教师签名：垄墨芝：坠日期：搋8 年j 月弓日 国防科学技术火学研究生院学位论文 第一章绪论 微电子技术高速发展所取得的巨大成就和人们对信息产品的大量需求，使得现代集成 电路系统的规模和复杂度日趋提高，出现了在单片上集成上亿个晶体管的片上系统芯片 ( s o c ) 。进入s o c 时代，既带来了各方面的机遇，也为设计带来了诸多挑战。要在包含数 以亿计的晶体管电路中避免出现设计错误，是一项非常艰巨的任务，要求设计环节的每一 步都需要经过缜密而严格的验证。在一个设计团队中，专门的验证小组和验证部门已经成 为芯片设计团队的主要组成部分，验证的工作量已占到整个设计流程的7 0 t 1 1 。如何高效 完备的对系统芯片进行验证，是验证工程师和设计人员面临的共同挑战。 1 1 课题研究背景 随着集成电路工艺的不断进步，现代数字系统对性能的要求越来越高，时钟频率己达 到g h z 以上，如i b m 公司于今年5 月推出的p o w e r 6 处理器的性能已达到4 7 g h z t 2 1 。提 升芯片性能的手段可以从两个方面考虑，一方面，在体系结构级采用先进的技术，如e p i c 、 多线程等来提高指令级、线程级并行；另一方面，可以通过增加流水线深度来提高频率。 然而，在一个给定的工艺下采用基于标准单元的半定制设计方法提升芯片性能的空间已十 分狭小，而采用全定制设计，电路中每个晶体管的尺寸、形状及其在芯片中的位置都是经 过精心考虑而设计的，因此可以获得非常紧凑的版图面积和最佳的电路性能，从而在不增 加流水线深度的条件下提高工作频率。但是，全定制设计工作完全由手工完成，设计自动 化程度低，设计周期长，对于包含成千上万个晶体管的系统芯片来说，完全采用全定制设 计是不合实际的。全定制设计适合于那些对性能、功耗要求比较高的部件，如运算器、存 储器。 因此，半定n 全定制混合设计方法应运而生，该设计方法在半定制设计的基础上，对 关键路径上对性能、功耗要求较高的部件采用全定制设计，这样既可以有效提升系统的性 能，又能缩短开发时间，降低开发成本。但是，由于全定制设计的特殊性使其与半定制设 计在验证流程及方法上有很大的不同，如何将二者有机结合形成一套完整的验证流程，给 验证工作提出了很大的挑战。 传统的a s i c 芯片设计采用自顶向下的半定制设计方法【3 l 。如图1 1 ( a ) 所示，图中灰框 表示设计流程中相应的验证工作。整个验证流程包括：从系统规范出发，制定验证计划， 设计流程中每一步验证工作均按照计划进行。系统级验证的目的是验证系统设计建立的行 为级模型是否满足功能规范，功能模拟验证r t l 级设计的功能正确性，等价性检验用于验 证r t l 级设计与综合后门级网表的功能等价性，物理设计阶段进行门级模拟进一步确保功 能正确，并通过静态时序分析验证系统是否满足时序要求，对芯片物理验证确保所实现的 第1 页 国防科学技术大学研究生院学位论文 设计对象没有违反物理设计规范。 与半定制设计不同的是，全定制设计是在晶体管级进行。如图1 1 ( b ) 所示，设计与验 证流程主要包括：电路设计阶段采用特定的电路结构实现指定的功能，需要通过s p i c e 模 拟验证电路是否满足功能规范及性能指标；版图设计阶段手工绘制对应电路结构的版图， 并需要进行设计规则检查、电气规则检查以及版图与原理图对照检查；版图设计完成后， 提取带寄生参数的网表进行版图后模拟，验证版图设计是否达到性能指标。 可以看出，全定制验证与半定制验证在验证方法及所使用的e d a 工具上都有很大的 不同，如何将二者相结合以保证整个芯片功能正确并且达到性能指标，是验证工作的一个 难点。 ( a ) 半定制设计与验证流程( b ) 全定制设计与验证流程 图1 1 半定制，全定制设计与验证流程对比 目前，作者所在课题组研制的一款微处理器( 后文中统称x 处理器) 是一款面向流应 用的6 4 位高性能专用微处理器。采用半定n 全定制混合设计的方法，在基于标准单元综 合的基础上，对芯片中的寄存器文件、运算群部件中的性能瓶颈部分采用全定制设计。因 此，研究在半定制全定制混合设计模式下的验证流程及方法，对我们设计的成功起着至关 重要的作用。 1 2 微处理器相关验证技术 为了确保一款微处理器芯片投片后能正常工作，需要从功能验证、时序验证以及物理 验证三个方面对芯片进行充分验证。 功能验证的目的是检验一个设计是否实现了预定的功能。目前，功能验证的方法可以 分为两大类：基于模拟的验证和形式化验证【4 】。基于模拟的验证是将输入激励施加到待测 第2 页 国防科学技术大学研究生院学位论文 设计上，通过观察待测设计的输出响应来验证设计是否实现预期的功能。基于模拟的验证 技术主要有基于事件的模拟、基于周期的模拟以及硬件仿真【5 1 。形式化验证使用数学方法 表示系统的规范或性质，并根据数学理论证明设计是否满足系统规范或性质，主要技术有 模型检验、等价性检验和定理证明【5 1 。 形式化验证与基于模拟的验证最大的差别在于不需要生成测试向量。基于模拟的验证 可以说是输入驱动的，在模拟之前需要给出输入激励，而形式化验证是输出驱动的，验证 之前需要给出设计预期的输出行为，然后通过形式验证工具去证明或反驳。表1 1 给出了 基于模拟的验证与形式验证的对比。 表1 1 基于模拟的验证与形式验证对比 瑟基于模拟的验证形式验证臻 测试向量 验证规模 运行速度 完备性 需要 较大 慢 不能保证 不需要 适中 快 完备 时序验证的目的是确保芯片达到性能指标。随着超大规模集成电路集成度和频率的提 高，要使整个芯片最终达到时序收敛，需要在设计过程从综合以后的每一个阶段都进行时 序分析以评价系统的性能，并以此为依据进行优化调整。通常有两种方法用于时序分析： 动态模拟和静态时序分析 6 1 。设计复杂性及规模的增加，使得动态模拟的方法需要花费大 量的运行时间，并且模拟结果与输入激励有关。与动态模拟相比，静态时序分析与输入激 励无关，能够根据电路的拓扑结构遍历所有可能的路径，通过分析各路径最长、最短延时， 计算电路中所有结点的到达时间、需要的到达时间以及余量( s l a c k s ) ，完成整个电路的时序 分析。从设计流程中的综合、布局规划到布局布线都需要进行静态时序分析，如图1 2 所 示，根据分析结果对不满足时序约束的部分进行优化改进。 图1 2 设计流程中的静态时序分析 集成电路进入深亚微米时代，芯片的物理验证除了要对全芯片的版图进行设计规则检 查、电气规则检查以及版图与原理图对照检查外，还需要考虑各种电气效应对芯片正常工 第3 页 国防科学技术大学研究生院学位论文 作的影响，主要验证方法有电路模拟中的串扰毛刺分析、布局布线后的i r 电压降、电迁 移分析以及基于串扰的静态时序分析。 以上概述了微处理器验证的基本技术。事实上，每一款微处理器根据其设计模式、设 计特点的不同，所采用的验证策略和验证技术也有所区别。以下介绍国内外几款有代表性 的微处理器所采用的验证策略。 i b m p o w e r 4 p o w e r 4 的验证采用一种层次化的方法，验证开始于抽象的、高级设计阶段，经过模块 级单元级、多单元级，最后进行多芯片系统级验证。在抽象级设计阶段，即h d l 编码前 就开始对处理器进行早期验证；单元级阶段的验证确保微结构组件的正确性；多单元级的 验证在存储器、i o 部件以及处理器上进行，验证芯片及各子系统中每一个组件的正确性； 系统级验证测试多处理器一致性以及系统级功能正确性，包括验证处理器到i o 的通信以 及多个硬件配置的正确性i 刀。 d e c a l p h a 2 1 2 6 4 a l p h a 2 1 2 6 4 是一款多发射、乱序执行的超标量处理器。其验证主要采用基于模拟的验 证方法，通过伪随机测试生成改善验证质量和效率。在验证时，从不同的抽象层次对处理 器进行建模，这些模型包括：性能模型、r t l 行为模型、门级模型和三态模拟模型。验证 中利用了多种技术达到芯片的全功能验证，其中主要使用了伪随机测试生成与覆盖率分析 相结合的验证技术。生成的伪随机指令序列分别在r t l 级模型和指令集参考模型上执行， 比较二者的执行结果。同时还使用了断言检查、存储器一致性检查等机制确保功能正确 8 1 。 i n t e li t a n i u m 2 i t a n i u m 2 的时序验证使用层次化的静态时序分析，设计被划分为两个基本层次：模块 级和全芯片级。时序分析中需要使用每一个层次设计对象精确的寄生参数网表，在寄生参 数网表中保留了信号之间的所有电容耦合信息，用于时序分析和噪声分析。在全芯片时序 分析中，一个动态耦合因子应用到每一个信号上。在最大延迟分析中，仅考虑顶层干扰信 号反向翻转时对受扰信号延迟的影响。此外，在信号完整性分析中，使用与时序分析相同 的层次化方法。在模块级，信号完整性分析工具使用一套复杂的算法将逻辑门提取成等价 的简单电路模型，所有的线网都通过电迁移验证，而所有的晶体管门都通过热电子效应验 证【9 】。 i b mc e l l c e l l 的验证使用一种自顶向下规范自底向上实现的策略。验证过程是层次化的，底层 使用的所有验证环境也用于验证高层设计。测试计划基于覆盖率制定，确保达到1 0 0 的 覆盖率。对于全定制电路，使用等价性检验工具验证电路网表和行为级v h d l 代码之间的 等价性。在全芯片的时序验证中，全定制宏单元、阵列以及基于标准单元综合的随机逻辑 都使用了晶体管级静态时序分析，快速确定电路的关键路径和延时。此外，晶体管级静态 时序分析中采用统一的时序模型确保分析结果一致【1 0 1 。 第4 页 国防科学技术大学研究生院学位论文 龙芯2 号 在龙芯2 号的设计验证中使用了模拟仿真和形式化验证两种方法。其中在系统级功能 验证中主要使用的是模拟仿真的方法，而在模块级的验证中形式化方法使用的较多。形式 化验证主要应用的是等价性检验和模型检验两种方法。模拟仿真的测试向量采用了手工测 试生成以及可配置的随机指令测试生成【l 。 为了能够快速高效地验证一款复杂的微处理器芯片，e d a 产商也推出了相应的验证平 台，为复杂系统芯片的验证提供一套完整的验证解决方案。目前比较成熟的验证平台主要 有：s y n o p s y sd i s c o v e r y 验证平台和c a d e n c ei n c i s i v e 验证平台。 s y n o p s y sd i s c o v e r y 验证平台 s y n o p s y sd i s c o v e r y 验证平台集成了系统级验证、r t l 级验证、等价性检验以及混合 信号验证的解决方案，该平台具备极高性能并可以在多种技术之间进行高效的交互使用。 这些技术包括混合h d l 模拟、混合信号模拟、系统级验证、基于断言的验证、可验证p 、 代码覆盖分析、功能覆盖分析、测试向量产生以及形式化验证。d i s c o v e r y 验证平台组件支 持v e r i l o g 、v h d l 、混合h d l 、s y s t e m v e r i l o g 、s y s t e m c 以及模拟混合信号等多种设计。 d i s c o v e r y 验证平台将基于c 语言和基于硬件描述语言( h d l ) 硬件验证语言( h v l ) 的 方法相结合形成两种业界标准，即：s y s t e m c ，提供基于c 语言的系统级建模； s y s t e m v e r i l o g ，提供一种统一的语言进行r t l 设计与验证，使得s y s t e m c 模型可以进入 s y s t e m v e r i l o g 环境，进行协同模拟，形成从概念级到门级实现的无缝验证流【1 2 】。 c a d e n c ei n c i s i v e 验证平台 c a d e n c ei n c i s i v e 验证平台是世界上首个单内核验证平台，支持从系统设计到系统内设 计的一体化验证方法。该平台支持v e r i l o g 、v h d l 、s y s t e m c 、s c v 标准、p s l s u g a r 断言、 算法开发以及模拟混合信号验证。它包括一个通用的用户界面和调试环境，全事务级支持， 一体化测试生成以及按需加速。i n c i s i v e 平台提供的全事务级支持包括层次化说明、事务器 记录、覆盖率分析、覆盖数据库聚合、以及波形集成调试。使用按需加速，i n c i s i v e 平台通 过现场或者远程访问p a l l a d i u m 仿真器可以提供比基于模拟的验证高1 0 0 倍到1 0 0 0 0 倍的 性能。一体化测试生成支持s y s t e m c 验证标准和事务级建模，使得编写测试代码和生成带 约束的测试环境更快更容易【1 3 】。 1 3 课题研究的主要内容 本课题主要研究x 处理器运算群部件( c l u s t e r ) 在半定制全定制混合设计模式下的验证 方法及实践。研究的主要内容包括以下六个方面： 1 半定制全定制混合设计模式下的验证流程 x 处理器运算群部件采用半定制与全定制相结合的设计流程，现有的验证方法只针对 半定制或全定制单个方面，缺乏一套系统的关于混合验证的流程。因此，本文在对半定i t i 0 第5 页 国防科学技术大学研究生院学位论文 全定制混合设计模式的特点进行分析的基础上，提出了在该模式下的一套验证流程。 2 混合设计模式下的等价性验证解决方案 由于全定制设计方法的特殊性，使得其电路级与r t l 级之间的等价性验证与半定制方 法有很大不同。本文详细讨论了混合设计模式下的两种等价性验证方法：形式等价检验和 动态等价验证，将基于逻辑锥的等价检验、基于符号模拟的等价检验和动态等价验证三种 技术相结合，提供了混合设计模式下等价性验证问题的解决方案。 3 深亚微米工艺下单元参数提取与时序建模方法研究 针对x 处理器运算群部件设计中各模块在电路类型、规模方面的不同特点，本文采用 了五种时序建模方法，并结合设计实例进行详细阐述，提供了半定制全定制混合设计模式 下各种类型模块时序建模问题的解决方案。 4 针对时序模型中查找表，提出一种参数曲面压缩算法 在对单元提取逻辑参数进行时序建模时，为了能准确反映电路实际变化情况，往往选 取足够多的测试点，但是由于空间和时间的限制，只能选取一定数量的测试点最大程度地 表征参数曲面空间。本文基于动态规划算法，提出了一种参数曲面压缩算法，在尽量保证 精度的情况下，能够对一个较大的原始参数表进行压缩，使压缩后的子表能够较为精确地 表征原参数曲面，并足够简练。 5 全定制宏单元静态时序方法 对于全定制宏单元，本文采用静态时序分析的方法对其时序进行分析，优点是可以遍 历整个模块的所有路径，便于找出关键路径进行优化改进，解决了全定制宏单元采用s p i c e 模拟速度慢、分析不完备的问题。 6 深亚微米工艺下物理验证问题 阐述了深亚微米工艺下物理验证流程，并结合运算群部件设计实例重点讨论了串扰毛 刺分析及基于信号完整性的静态时序分析。 1 4 本文的结构 本文共分为六章，各章组织如下： 第一章绪论：分析了课题研究的背景及意义，介绍了微处理器相关验证技术，并阐 述了课题研究的主要内容及所做的工作。 第二章x 处理器运算群部件验证解决方案：结合x 处理器运算群部件的设计特点， 首先提出了一套针对半定n 全定制混合验证的流程并对每一步骤进行了详细阐述，然后针 对运算群部件验证中面临的问题，给出了一个基于计划收敛的验证平台，阐述了运算群部 件验证的解决方案。 第三章x 处理器运算群部件功能验证：讨论了半定制全定制混合验证中的等价性验 证，提供了基于逻辑锥的等价检验、基于符号模拟的等价检验和动态等价验证三种方法相 第6 页 国防科学技术大学研究生院学位论文 结合的一套等价性验证的完整解决方案。结合运算群部件中的浮点倒数平方根倒数部件的 验证讨论了覆盖率驱动的模拟验证方法与基于断言的验证方法。 第四章x 处理器运算群部件时序验证：主要讨论了半定制全定制混合验证中的时序 建模方法，给出了五种时序建模方法，为混合设计的时序建模提供了一套完整的解决方案。 针对时序建模中的参数提取，提出一种基于动态规划的参数表压缩算法。最后，讨论了全 定制宏单元的静态时序分析方法。 第五章x 处理器运算群部件物理验证：讨论了深亚微米工艺下物理验证的流程，并结 合实例对物理验证中的串扰分析及基于信号完整性的静态时序分析进行了详细阐述。 第六章总结与展望：总结了本文所做工作，并对将来工作做了进一步展望。 第7 页 国防科学技术大学研究生院学位论文 第二章x 处理器运算群部件验证解决方案 2 1 半定制全定制混合设计方法与验证流程 半定制全定制混合设计方法是一种时序驱动的设计方法，自r t l 级设计开始，设计 优化的目标主要是根据时序分析的结果。整个设计流程中的验证工作包括两方面：一方面 是确保设计满足功能规范中定义的功能需求，另一方面是保证设计达到要求的性能指标， 即时序收敛。如图2 1 所示为本文提出的一种半定制全定制混合设计与验证流程。图中灰 框所示为整个流程中需要进行的验证工作。 图2 1 半定制全定制混合设计与验证流程 该流程的主要步骤包括： 1 系统规范：为系统建立设计规约的同时就开始制定验证计划，系统规约决定了验 证所使用的策略。验证计划用来确定执行计划所需要的资源及芯片验证完成时的验收标 准。 第8 页 国防科学技术大学研究生院学位论文 2 系统设计：在系统设计中，根据设计规约对系统的行为进行建模，使用行为级模 拟测试平台对系统行为进行验证。行为级模拟测试平台的建立可以采用c c + + 语言、硬件 描述语言( v e d l o g 或v h d l ) 、或硬件验证语言( 如e 或v e r a ) 。 3 模块划分：确定系统中的各个模块，并分析哪些模块为系统的关键路径，需要采 用全定制设计。 4 详细设计：模块划分后，r t l 级设计描述与全定制模块设计可以同时开展。对r t l 级设计的功能验证采用基于断言的模拟方法，在模拟过程中可以通过断言监测错误；对全 定制电路的功能验证使用s p i c e 模拟，s p i c e 模拟保证功能正确的同时也验证了模块的时 序。需要注意的是，在r t l 级的模拟验证中需要为全定制模块建立功能模型，才能保证整 个系统功能正确。建立的功能模型可以通过r t l 级与电路版图级的等价性检验工具进行 等价性验证。 5 半定制部分的后续流程：对r t l 级代码进行综合优化，全定制部分在综合时可以 当作一个黑盒处理，不影响半定制部分的综合性能。综合后若不能满足性能目标，则要重 新对r t l 级进行改进设计，改进后的代码要与原r t l 级代码进行等价性验证，同时还要 进行模拟验证，以保证功能正确。经过反复迭代后达到性能目标，生成门级网表。将门级 网表与r t l 级描述进行等价性验证，确保r t l 级代码和门级网表在逻辑上等价。 6 全定制部分的验证：电路级的s p i c e 模拟保证电路功能正确，版图的设计规则检 查( d r c ) 、电气规则检查( e i ) 以及版图与原理图对照检查( l v s ) 确保版图满足设计规则并 与原理图一致，提取了寄生参数后对版图进行s p i c e 模拟，验证其是否能达到时序要求。 若不满足，则需要回到电路级或版图级进行修改，直至时序收敛。完成上述验证工作后， 需要产生全定制模块用于后端设计的各种视图，这些视图包括： 功能模型( v 格式) ：该视图实际在步骤4 中已生成，用硬件描述语言来描述全定制 模块的功能。 时序模型( 1 i b 格式) ：用于静态时序分析，描述了该全定制模块在特定操作条件下 的时序信息。 l e f 文件：用于后端物理布局布线，从全定制版图中提取，包含该全定制模块的 面积、形状，引脚大小、位置，禁止布线区信息，以及电源线、地线分布，金属层屏蔽等 关于布线层的约束。 7 硬件仿真验证：将设计对象映射到以阵列处理器或现场可编程逻辑门阵列( f p g a ) 构建的可重构硬件平台上进行仿真验证。硬件仿真验证的优点是速度快，能够实时仿真设 计对各种输入激励的真实响应，在硬件仿真器上实现的设计与最终设计在功能上具有一致 性，时序上也非常接近。 8 物理设计：将半定制部分的门级网表，全定制部分硬宏模块放到一起进行布局、 布线，布局布线后网表需要与综合后生成的门级网表进行等价性验证，并对整个芯片的版 第9 页 国防科学技术大学研究生院学位论文 图进行d r c 、e r c 和l v s ，对包含线延迟信息的整个芯片进行静态时序分析。若不满足 性能要求，则可能需要修改布局，甚至回到r t l 级或全定制电路版图设计进行优化改进。 该阶段还需要进行除设计检查外的物理验证，如i r 电压降分析、串扰分析以及基于信号 完整性的静态时序分析，确保芯片生产后能正常工作。 9 投片( t a p eo u t ) ：一旦认为设计已满足所有的设计目标和功能，就生成包含制造掩 模所需全部信息的二进制文件，送至厂家流片。 2 2x 处理器运算群部件验证中面临的问题及验证策略 2 2 1 运算群部件概述 x 处理器设置了4 个运算群( c l u s t e r ) ，在微控的控制下以单指令流多数据流( s i m d ) 方 式执行。单个c l u s t e r 的内部结构如图2 2 所示，可以分为功能部件f l u ) ，局部寄存器文件 ( l r f ，包括条件码寄存器文件c c r f ) 和计算群内交叉互连网络三部分。 l a t c i h 图2 2 运算群部件结构 功能部件完成不同的算术运算和其他操作，局部寄存器文件是功能部件的数据源和中 间结果暂存器，条件码寄存器文件存储比较指令产生的结果，用于数据通路选择和条件流 操作。功能部件之间的数据交换以及流寄存器文件( s r f ) 和功能部件之间的数据传输是通过 计算群内交叉互连网络开关完成的，所有的功能部件都是将输出结果发送到结果总线上， 而l r f 的输入端可以连接所有的结果总线，这样交叉互连开关就将所有的功能部件和l r f 之间形成一种全互连的结构。 运算群的功能部件可以分为两类：运算部件和非运算部件。运算部件执行整数和浮点 运算指令，包括四个浮点乘加部件( f m a c 0 ，f m a c if m a c 2 ，f m a c 3 ) 和一个浮点倒数平 方根倒数部件( d s q ) ；非运算部件支持条件流和数据移动操作，包括i o 单元，群间通信 单元( c o m m ) ，便笺寄存器单元( s p ) ，条件流控制单元( j a 和v a l ) 。 第1 0 页 国防科学技术大学研究生院学位论文 2 2 2 运算群部件验证中面临的问题 x 处理器采用完全基于标准单元的半定制设计方法能达到5 0 0 m h z 的性能。为达到 1 g h z 的性能目标，我们对x 处理器中的运算群部件和寄存器文件采用半定制全定制混合 设计方法。首先在r t l 级代码分析的基础上进行优化改进，对仍不能达到性能目标的关键 路径上的模块采用0 1 3 u m c m o s 工艺全定制设计。在混合设计方法下，如何保证优化后的 设计与原设计在功能上完全等价是功能验证需要解决的问题。在深亚微米工艺条件下，芯 片内互连线延迟已成为影响整个系统性能的重要因素，如何保证设计能够达到预期的性 能，则是时序验证需要解决的问题。为了保证制造出的芯片能正常工作，则还需要考虑物 理验证的问题，如串扰、佩电压降等因素的影响。 在半定n 全定制混合设计中，大部分设计仍为半定制设计，而全定制设计仅为关键路 径上的部件，并且目前半定制验证流程已较为成熟，如何将设计中的全定制部分融入半定 制验证流程中是验证的难点。具体体现在以下三个方面： 模块划分后，半定制设计与全定制设计同时展开。此时，需要在r t l 设计中为全 定制模块添加功能模型，才能确保整个系统功能模拟正确。如何保证全定制模块功能模型 与其电路网表的等价性是等价性验证需要解决的难点。 在对半定制设计的时序分析中，有工艺厂商提供的标准单元时序模型支持，而我 们自己设计的全定制模块则需要建立对应的时序模型。如何高效、准确地为全定制模块建 立时序模型是时序建模需要解决的难点。 虽然s p i c e 模拟可以