（信号与信息处理专业论文）嵌入式平台数据采集传输技术研究与实现.pdf

嵌入式平台数据采集传输技术研究与实现 摘要 声学定位系统在海洋资源开采、海洋科学研究等领域应用广泛，国内外已有了许多 成熟产品。某声学定位系统的主要任务，是对装有声信标或应答器的水下航行器进行跟 踪与定位，从而实现对水下航行器的定位和运动轨迹的测量。本文设计的数字信号处理 板在该定位系统中，完成对四路回波信号的实时数据采集、高速数据传输并实现对信标 的控制等工作。 本文的主要工作是在硬件平台上实现对四路回波信号的采集和高速数据传输，在嵌 入式芯片上设计相关程序。首先，本文研究了国内外在数据采集方面的研究近况，根据 系统要求，设计了基于d s p 和f p g a 的硬件总体架构，重点研究了基于t c p 协议和 u s b 协议传输方式的实现，并讨论了信号完整性问题，给出了p c b 设计过程中需要注 意的问题。其次，编写了基于嵌入式芯片的软件程序。f p g a 软件完成的主要功能：完 成前端a d 数据采集；完成采集数据的一级缓存；实现电路板整体逻辑控制。d s p 软件 完成的主要功能：完成采集数据的二级缓存；实现数据的网络传输和u s b 传输；完成 对g p s 、姿态仪、信标的串口通信功能。软件部分从实现数据采集、传输的功能需求出 发，详细介绍了软件编写流程和设计思路。最后，进行了信号采集处理板、上位机、信 标的系统联调，数据能够正确传输和显示，并完成了对信标的相关控制工作。 经多次实验表明，设计的数字信号采集处理板满足系统要求并能稳定工作，软、硬 件运行良好，为数据的后置处理提供了可靠的保障和支持。 关键词：数据采集；d s p ；f p g a ：t c p i p ；u s b 嵌入式平台数据采集传输技术研究与实现 a b s t r a c t i nt h em a r i n ed e v e l o p m e n t ，m a r i n er e s o u r c ee x p l o i t a t i o na r e a ，a c o u s t i cp o s i t i o n i n g s y s t e ma r ew i d e l yu s e da th o m ea n da b r o a d t op o s i t i o na n dt r a c kt h eu n d e r w a t e rv e h i c l e w h i c he q u i p p e dw i t ha c o u s t i cb e a c o n so rt r a n s p o n d e r si st h ea s s i g n m e n to ft h ea c q u i s t i c p o s i t i o n i n gs y s t e m ，t h u sc o m p l e t i n g t h em e a s u r e m e n to fa l r c r a r st r a j e c t o r y t h i sp a p e r d e s c r i b e sh o wt oc o m p l e t et h ef o u rg r o u pe c h os i g n a l si nr e a lt i m ed a t aa c q u i s i t i o na n d h i g h - s p e e dd a t at r a n s m i s s i o n t oc o m p l e t et h ef o u r g r o u p e c h os i g n a l s a c q u i s i t i o n a n dt h e h i g h s p e e d d a t a t r a n s m i s s i o na n dd e s i g nt h ec o r r e s p o n d i n gs o f t w a r ei nt h ee m b e d d e dc h i p si st h ea s s i g n m e n t o ft h i sp a p e r f i r s t ，t h ep a p e rs t u d i e st h ed a t aa c q u i s i t i o nt e c h n o l o g ya r o u n dt h eh o m ea n d a b r o a d ，a n dt h i sd e s i g nt a k e se m b e d d e dc h i pd s p 6 4 1 6a n df p g a a st h ec o r ep r o c e s s i n gc h i p a c c o r d i n gt ot h es y s t e md e s i g nr e q u i r e m e n t s ，t h i sp a p e rd e s i g n sh u n d r e dm i l l i o ns p e e d e t h e r n e tc o n n e c t i o n sa n dt h eu s bc o n n e c t i o n t h ep a p e ra l s od i s c u s s e st h es i g n a lc o m p l e t e i s s u e ，a n dg i v e st h es t a n d a r d sb a s e do nt h es i g n a lc o m p l e t ep c bd e s i g nc y c l e ；s e c o n d ， a c c o r d i n gt o t h es y s t e md e s i g nr e q u e s t ，t h i sp a p e rc o m p l e t e st h ef r o n tp a r ta dd a t a a c q u i s i t i o n ；c o m p l e t e st h ef l r s tc l a s sd a t as t r o a g e ；c o m p l e t e st h ew h o l e b r o a dl o g i cc o n t r 0 1 t h e s o f t w a r ed e s i g no fd s pc o m p l e t e st h es e c o n dc l a s sd a t as t o r a g e ；r e a l i z e st h ee t h e m e t c o n n e c t i o na n dt h eu s bc o n n e c t i o n ；c o m p l e t e st h ec o n t r o lo ft h eg p sa n dt h eu n d e r w a t e r b e a c o n s t h ep r e s e n tp a p e rr e s e a r c h e sd a t aa c q u i s i t i o na n dp r o c e s s i n gp l a t f o r mu s e di nt h e t r a j e c t o r yo ft h eu n d e r w a t e rv e h i c l em e a s u r e m e n t s ，t h ed i g i t a lp r o c e s s i n gb o a r da sad a t a c o l l e c t o rf o rt h es i m u l t a n e o u sp o s i t i o n i n gs y s t e mt op r o v i d er e l i a b l ed a t aa c q u i s i t i o n , a n dt o a c h i e v et h er e l a t e dc o n t r o lo fu n d e r w a t e rb e a c o n s m a n yt e s t ss h o wt h a tt h ed e s i g no ft h ed a t aa c q u i s i t i o np r o c e s s i n gb r o a dc o m p l e t et h e d e m a n do ft h ep o s i t i o n i n gs y s t e m ，t h es o f t w a r ea n dh a r d w a r eg ow e l l ，i tp r o v i d e st h er e l i a b l e s u p p o r tt ot h ed a t a sa f t e r w a r dp r o c e s s i n g k e yw o r d s ：d a t aa c q u i s i t i o n ；d s p ；f p g a ；t c p i p ；u s b 第1 章绪论 第1 章绪论 1 1 课题研究背景及意义 占地球总面积近百分之七十左右的海洋有着丰富的资源，开发海洋已成为世界各国 重要的战略规划，关系到各国的资源储备和国家安全，各国积极发展近海、远海、深海 的海洋科学，积极开发以海洋为背景的高科技技术，以争取未来几十年在海洋科技、海 洋资源开发、海洋国防建设等领域的自主知识产权。我国海洋面积广阔，海洋石油、天 然气、生物资源丰富，目前我国对海洋科学的研究还十分不足，海洋开发关系到我国的 能源储备和国家安全，对海洋的开发已上升到国家战略的高度，这也对我国的科技工作 者提出了更高的要求和挑战。 海洋环境受时间、温度、盐度、深度等外界因素影响很大，电磁波等传统媒介在海 水中传播的能力衰减很快，相比之下，声波可以在水中进行远距离传输，其信息载体在 传播中的损失很小甚至可以忽略不计。经过科学家的多年研究，目前对声波在海水中的 某些传播规律有了深刻的认识，如声散射、声辐射、声反射等，同时对水声信号处理等 二一 理论算法形成了较为完整的理论，因此声技术特别是水声技术是当前研究海洋科学的重 要手段。 随着海洋资源和环境开发的深入，水声设备得到了广泛应用，如在海洋或湖泊中需 要实现对水下物体，如水下潜器、鱼雷、水下生物等进行定位，可以采用水声定位系统， 例如超短基线水声定位系统。超短基线水声定位系统是以超短基线水声定位理论为背一 景，实现物体在水中定位的一种设备，基本原理是通过对目标回波信号到达各基阵基元 的时间差或相位差的测量，来解算目标相对于基阵基元位置的水声定位技术算法阁。其 他水声定位方式还有长基线定位和短基线定位算法等。 本文以某声定位系统的数据采集处理部分为背景，该定位系统的主要任务是对装载 有声信标或水声应答器的水下航行器进行跟踪与定位，并引导水下航行器完成指定操作 任务。本文设计的数字信号处理板以嵌入式器件d s p + f p g a 为核心处理器，实现了数 据的以太网和u s b 高速传输，是整个定位系统中的数据采集、传输部分。其设计性能 指标对整个定位系统的性能有很大的影响，主要体现在采集数据的实时性和传输的连续 性上。由于采集系统的数据采集实时性的要求，同时数据上传速度要求快速、准确，因 而要求能够快速处理大量数据，这就对平台的a d 前端采样率、数据处理速度、传输模 式选择等提出了较高的要求。 1 2 信号处理平台概述 嵌入式系统一般包括硬件和软件两部分。硬件部分包括微处理器、存储器、外设器 哈尔滨t 程大学硕士学位论文 件、图形控制器等。软件包括操作系统软件和应用程序编程。 在硬件芯片方面，器件类型主要有：a s i c 、f p g a 和d s p 等。a s i c 就是为某种专 门目的设计的电路，英文全称为a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t 。优点是专业性强、 软件可定制和体积尽可能小，缺点是通用性较差，在用量少的情况下，设计和制造专用 集成电路的成本很高，设计、制造的周期也比较长l 习。 现场可编程门阵列f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) 是一种触发器密集型元器 件，其内部有大量的触发器资源，集成度高，具有现场可编程能力，适合于组合逻辑和 时序逻辑电路的实现，常用于系统控制电路和时钟信号的生成。其缺点是由于其内部硬 件结构的物理构成，处理复杂的逻辑算法时实现难度比较大。 数字信号处理器件d s p ，其基于累加器和乘法器的硬件结构，此结构适合进行乘累 加运算，擅长处理卷积、傅里叶变换等数字信号处理算法，编程语言以汇编语言和c 语 言为主，外设资源丰富，作为m c u 和其他器件联合使用。缺点是功耗高、硬件结构固 定、软件可编程性相比于f p g a 较差。 考虑整个信号处理平台的技术指标，选择了d s p + f p g a 的器件组合实现数据处理 功能。这种结构的特点是：具备较强的数字信号处理能力，适于进行模块化开发，系统 易于调试、维护和升级。在控制与运算能力方面，d s p 在数字信号处理平台中起主要作 用，其丰富的外设支持不同协议的外部器件的访问，可以实现数据流的快速交互；f p g a 作为核心控制部分负责各个子模块之间的逻辑控制与数据交换，f p g a 也具有很强的数 据运算能力，作为协处理器辅助d s p 完成信号处理工作。 综上所述，从系统开发和应用角度，d s p + f p g a 的嵌入式器件信号处理平台在数据 采集、数据传输和信号处理能力上的优势明显，适合应用于本设计。 1 3 国内外发展现状 将模拟信号转换为数字信号，然后进行数据的采集、处理、传输、上传，最后通过 上位机显示并存储的系统，称为数据采集系统。随着科学技术的不断发展，对数据采集 系统的性能和指标要求越来越高，主要的指标：前端采样率、系统响应速度、数据传输 速率和数据的吞吐量等。最近几年，数据采集系统向高速a d 、高性能处理芯片、标准 总线和大数据率存储、用户友好界面等方向发展h 。 数据采集系统的模拟输入量，如电压、电流、温度、压力等，其特性要与采集系统 的技术指标相匹配，如匹配电压、通道数等。通道数是数据采集系统处理通道能力的标 志，通道类型有单端输入或差分输入之分；分辨率用来衡量数据采集系统区分模拟量最 小变化能力，如8 位的分辨率表明能够对输入信号范围的2 5 6 分之一进行识别。下面介 绍几种国内外的数据采集系统产品及其性能指标。 1 、美国p e n t e k 公司生产的r t s2 5 0 0 系统，可用于实时宽带的数据采集、信号处理、 2 第1 章绪论 波形显示和结果存储。r t s2 5 0 0 还具有波形播放功能，具有四个向上转换器的d a 通道， 并配置了具有图像用户接e i ( g u i ) 的数据存储系统，有利于用户使用。r t s2 5 0 0 还是一 款用户可编程的开发软件平台，可用于军事、民用电台和无线基站等收发器的数据采集 领域。 r t s 2 5 0 0 系统的每个采集卡通过两通道1 4 位a d c 模块接收模拟信号，采样速度高 达1 0 5 m h z ，通过数字向下转化模块将采集信号传输到v i r t e x i if p g a ，进而完成对信 号和数据的处理。该系统利用磁盘阵列存储原始的或经信号处理的数据，传输速度高达 1 6 0 m b p s ，它还通过前端面板的数据端口、r a c e + + 或g b e 数据端口发送数据。两个采 集通道均提供数字向上数据转换的双5 0 0 m h z 、1 6 位d a 转换器生成实时的、i q 的r f 信号，并以1 6 0 m b p s 传输速度从磁盘阵列提取采集后的数据。多片v i r t e x i if p g a 的架 构为输入输出通道提供强大的信号处理、格式化及其它相关数据操作p 1 。系统的硬件电 路结构和功能示意图，如图1 1 所示。 图1 1r t s2 5 0 0 的硬件结构图和系统框图 2 、北京中泰科技公司生产的e m 9 1 3 0 e m 9 1 3 0 n ，其模拟量输入模块适用于提供了 1 0 m 1 0 0 m 以太网r j 4 5 接口的计算机及其他系统设备，具有常规的热插拔、即插即用 ( p n p ) 等功能。采用t c p i p 协议与计算机通信。在硬件的安装上简单可靠，使用时只需 将e m 9 1 3 0 e m 9 1 3 0 n 的r j 4 5 网络接口与计算机内任何一个r j 4 5 接口相连接，脉冲输 入信号、输入输出信号均由电路板上的双排插针接头与外部信号源或外部网络设备连 接。 以太网指标：符合i e e e 协会的8 0 2 3 2 0 0 2 标准，在1 0 0 m b p s 1 0 m b p s 速率模式下 支持全双工半双工的工作方式，内嵌1 0 1 0 0 m b p s 物理层芯片p h y ，自动的m d i 交叉 检测。模拟量输入部分：输入通道数：单端1 6 路双端8 路，输入信号电压范围：0 , - 一5 v ， 0 1 0 v ，- - 5 v ，输入阻抗：= 1 0 m o ，a d 转换精度：1 2 位，a d 转换非线性误差：1 l s b 。 数字量部分：输入信号路数：1 6 路光耦隔离，5 v 1 2 v 2 4 v 数字量输入电平选择，出厂 3 哈尔滨一【：程人学硕士学位论文 初始值为2 4 v 。输出信号路数：1 6 路光隔，可以外接p s 0 0 2 继电器板，或驱动其它相 关设备。光耦隔离的输出信号采用o c 输出，驱动信号的电平取决于输出供电电压值。 该采集信号硬件电路板，如图1 2 所示。 图1 2e m 9 1 3 0 e m 9 1 3 0 n 的硬件电路板 3 、上海泰斯特电子公司生产的t s t 5 9 1 1 信号测试与分析系统，采用标准的全便携 式机箱，全电磁屏蔽机箱结构设计，提高了系统的抗干扰能力。各通道独立的1 6 位 s h a d 转换器和高性能浮点d s p ，实现实时的数字和模拟滤波，同时集成高性能的抗 混滤波器：采用d d s 高准确度频率合成技术，实现了所有通道的并行同步采集；支持 d m a 传输模式，实现了数据的实时传输、显示、分析和实时存盘；该系统还配置了多 种前端信号调理器( 如应变、电荷等) ，实现了多种类型信号的同步测量；单台上位机最 多可同步采集5 1 2 个通道，多台计算机通过以太网连接在局域网，可实现对4 0 9 6 个通 道的同步采集工作：单通道采样频率高达1 2 8 k h z ；整个机箱采用雷莫型插件，保证微 小信号的传输可靠性。系统外观示意图，如图1 3 所示。 图1 3t s t 5 9 1 1 动态信号采集分析系统外观示意图 系统指标：数据接口为u s b 2 0 ( 1 3 9 4 ) 高速数据传输；采用并行扩展方式；使用同步 4 第1 章绪论 时钟发生器实现同步功能；2 m b 一8 m b 单通道的暂态缓存；当8 通道同步采集时，最高 单通道采样频率为1 2 8 k h z ；共模抑制比( c m r ) 大于l o o d b ；小于1 0 v 的共模电压( a c 、 d c 峰值) ；前端1 4 位的a d 分辨率。 1 4 论文主要工作 本文主要工作是基于某声学定位系统的数据采集处理板的设计与实现，具体技术指 标是要完成对四路回波信号的实时采集( 信号中心频率为3 0 k h z - - 4 0 k h z ) ，采集数据经过 数字信号处理后上传至上位机采集器中，要求上传速度必须满足：四路a d 数据采集， 当采样率为2 5 0 k h z 时，每秒数据量为4 * 2 5 0 k * 1 6 = 1 6 m b i t ，同时还要采集r s 2 3 2 串口 数据，按照工程设计余量要求，数据传输速度要达到2 0 m b p s 以上，并保证数据的准确 性。 本文的主要内容安排如下： 1 、通过对国内外数据采集方面产品的学习了解，对信号处理平台d s p + f p g a 进行 简单介绍。 2 、在p r o t e ld x p 电路设计软件中，完成数字信号处理板的原理图和p c b 图设计； 根据定位系统对数据采集的要求，设计了比较详细的硬件解决方案，对前端a d 采集电 路、d s p 芯片、f p g a 芯片、u a r t 芯片、u s b 模式传输和t c p 疋模式传输的设计思 路都进行了介绍和说明，并针对硬件调试过程中遇到的问题，给出了处理方案。：7 3 、软件设计方面，本文分别以f p g a 和d s p 为核心，根据各个模块的设计思想和 实现过程，完成程序的编写。f p g a 软件设计中包括d s p 高速接口、a d 数据采集、同 步命令产生、传输模块接口等，要求实现逻辑控制功能和满足数据传输的速度要求；充 分发挥d s p 外设丰富的特点，实现数据的以太网传输和u s b 传输，同时还要求完成与 信标的串口通信等功能。 4 、协调系统软硬件，对整个系统进行联调，检验数据采集处理板工作的可靠性和 稳定性。分析实验结果，总结已完成的工作和不足。最后根据实验情况，对系统的软硬 件提出今后的改进意见。 5 哈尔滨t 程大学硕+ 学位论文 第2 章数字信号处理板硬件设计 数字信号处理板的硬件部分采用嵌入式器件架构和高速数据传输模式，实现实时数 据采集、实时传输等功能。基于嵌入式芯片d s p + f p g a 的硬件架构设计方案如图2 1 所示：接收板对前端模拟信号进行带通滤波、增益放大和电压抬升处理；f p g a 完成数 据采集部分并作为数据的一级缓存；采用d s p 的e d m a 通道作为与f p g a 的通信接口， 同时将d s p 作为二级缓存部分；将数据通过以太网或u s b 通信模式与上位机进行指令 和数据传输；3 个r s 2 3 2 接口分别用于与水下信标、g p s 、姿态仪进行u a r t 通信。 图2 1 数字信号处理板的硬件结构示意图 硬件电路板的原理图和p c b 图设计，本文采用的电路设计软件是p r o t e ld x p ，这是 澳大利亚a l t i u m 公司2 0 0 9 年推出一款设计软件。实现了电路的原理图设计、p c b 设计、 设计规则检查( d r c ) 、逻辑器件设计等功能，操作简单，功能强大，用户界面友好，可 以完成从理论设计到实物电路板的全部功能。 2 1a d 模块电路 根据采样与保持原理，a d 转换芯片需要有足够的转换精度；为了完成模数转换的 效率，a d 转换芯片还需要有合适的转换速度。转换精度和转换速度是衡量a d 转换芯 片性能的重要指标p 1 。 2 1 1a d 器件的选择 本设计中要求：对四个基元的四路回波信号进行数据采集嘲，信号中心频率为 3 0 k h z 一4 0 k h z 。根据采样定理，a d 芯片的采样率至少要大于8 0 k h z ，同时能够实现多 路采集和并行1 6 位数据传输。 根据上述要求，模数转换模块选取的芯片是a n a l o gd e v i c e s 公司的a d 7 6 5 5 ， 有4 个转换通道，数据总线宽度8 位或1 6 位，单独+ 5 v 电源供电，输入输出电压范围 6 第2 章数字信号处理板硬件设计 啦+ 5 v ，包含两个低噪声、高带宽的采样与保持电路，带有时钟和控制逻辑电路，最高 单通道采样率5 0 0 k h z ，通信模式串行和8 位或1 6 位并行聊。其内部硬件结构如图2 2 所示。 图2 2 a d 7 6 5 5 内部硬件结构 二 2 1 2 a d 采集电路的设计 由于采集四路信号相位一致性的要求，两片a d 7 6 5 5 并行排列，对四路模拟信号进 行采样。其中前端模拟输入采用射随电路搭建。 1 、前端射随电路设计 由于a d 7 6 5 5 输入信号电压范围( 0 一+ 5 与模拟板输出电平( 2 5 + 2 5 不匹配，需 要在两者之间添加匹配电路，本设计中，采用射随电路的模式将电压抬升，进而完成信 号的传递工作。实现方法是采用两个阻值相同的电阻串联，外加+ 5 v 电压，取中间阻值 即可完成+ 2 5 v 直流电平的抬升。电路设计图如图2 3 所示。 图2 3 a d 7 6 5 5 电压抬升电路 7 哈尔滨工程大学硕士学位论文 2 、a d 7 6 5 5 的工作模式与电路设计 根据接收板性能参数，a d 7 6 5 5 采样率设置为2 5 0 k h z 或5 0 0 k h z ，每片使用四通道 中的两通道i n a l 和i n b l ，对a 、b 通道数据交替采样输出，数据结构为1 6 位并行模 式。外部引脚的数据总线d 1 5 d o 与f p g a 的通用i o 引脚直接连接。功能选择引脚有： b v t e s w a p ( 并行模式选择引脚) ，a m ( 数据通道选择引脚) ，i m p u l s e ( 模式选择引脚) ， s e r p a r ( 串行并行模式选择) ，b u s y ( , 总线忙输出引脚) ，e o c ( 转换结束输出引脚) ， p d ( 能量节省引脚) 等。部分外部引脚配置如表2 1 所示。 表2 1a d 7 6 5 5 引脚配置表 引脚名称输入输出电平引脚名称输入输出 电平 b y t e s c a p 输入低b输入外部控制 i m p u l s e 输入低 c s 输入外部控制 s e i v p a r 输入低 r d 输入外部控制 p d输入低c o n v s t输入外部控制 b u s y 输出e o c输出 f p g a 对a d 7 6 5 5 进行逻辑控制，通过引脚c s 和r d 控制通信模式，当这两个引脚 至少有一个为逻辑高时，a d 7 6 5 5 输出高阻态。当引脚r d 低有效，模数转换结果在数 据总线上有效。引脚s e r p a r 为低电平时，a d 7 6 5 5 被配置为并行模式；s e r p a r 为 高电平时，为串行模式。本设计中，两片a d 7 6 5 5 工作在1 6 位并行模式，使用四路通 道中的两路进行数据采集。 在并行模式中，引脚b 用于选择读取a 通道或b 通道的输出，在一次转换结束 之后，或者另一个通道转换之中，数据都可以被读取，当为高电平时，a 通道的数据在 数据总线上被使能；当为低电平时，b 通道的数据在数据总线上被使能。引脚b y t e s w a p 为低时，数据线d e 7 ：0 输出低字节，数据线d 1 5 ：8 输出高字节。e o c 输出引脚为低时， 通知外部嵌入式器件模数转换结束，数据总线上的数据可以被读取。a d 7 6 5 5 工作在并 行模式时，各个信号的工作时序如图2 4 所示。 芒墨- 丽。矗 图2 4a d 7 6 5 5 并行模式下控制信号时序图 8 第2 章数字信号处理板硬件设计 2 2f p g a 模块电路 本设计中f p g a 模块主要功能有控制a d 7 6 5 5 进行数据采集、数据一级缓存、系统 同步信号产生、上位机指令译码执行和数字信号处理板的逻辑控制等。 2 2 1f p g a 器件的选择 本设计估计需要f p g a 芯片提供通用加管脚1 3 0 个左右，并且在f p g a 内部需要 构造一个f i f o 模块，大小为8 k w o r d s ，考虑到系统时钟和需要实现的逻辑控制、a d 采 集等功能，需要f p g a 提供大容量内存和高速度的工作频率。经过对比，选择芯片型号 为e p 2 c 8 q 2 0 8 的c y c l o n e h 系列f p g a 。 p q f p 封装的e p 2 c 8 q 2 0 8 共有2 0 8 个引脚，能提供多达1 3 8 个可编程i o ，其丰富 的i o 引脚可以满足系统设计，并方便软硬件调试；包含逻辑单元l e s 共8 2 5 6 个，r a m 大小1 6 5 8 8 8 b i t s ，可以用来完成对采集数据的缓存工作以及构造内部f i f o 模块；集成 锁相环p l l 两个，可以对外部时钟进行分频、倍频操作，其工作频率可高达i o o m h z ， 能够满足前端5 0 0 k h z 的采样率。该工作频率足以满足a d 6 4 5 5 前端a d 采集和后端的 e d m a 传输工作；乘法器1 8 个，可以快速进行乘累加运算，能够进行数字信号处理运 算。综上所述，e p 2 c 8 q 2 0 8 的技术指标能满足本设计要求。 ： 2 2 2f p g a 电路的设计 。 f p g a 在整个采集系统中，属于采集电路和一级缓存平台，其位置位于模拟前端和 d s p 二级缓存平台之间，与a d 采集电路的1 6 位地址总线采用无缝连接，几条控制线 也连接到两片a d 7 6 5 5 上，用于其工作模式的控制；与d s p 之间，把通用l o 引脚与 d s p 的e m i f a 外设直接连接，利用e d m a 通道将f p g a 内部f i f o 数据打包，传输到 d s p 的r a m 中。 作为处理板的逻辑控制单元，需要将通用i o 尽可能的与外部器件的控制引脚，如 片选( c s ) ，读使能( r d ) ，写使能( w r ) 等相连，还要使通用i 0 与d s p 的外部中断引脚 相连，并预留出测试引脚，便于软硬件调试。 f p g a 的程序加载，是将编译好的程序写到f p g a 中的外部配置r a m 中，并对相 关寄存器进行初始化操作的过程。e p 2 c 8 q 2 0 8 的程序烧写主要有三种方式：j t a g 、被 动串行、主动串行三种。j t a g 模式是i e e e l l 4 9 1 的标准接口，是常用的配置方式；被 动串行方式由配置芯片( e p c s 4 、e p c s 8 等) 发起控制配置过程，f p g a 处于完全被动状 态，在此方式下，程序运行时可以重新配置下载的程序；主动串行方式由f p g a 主动输 出控制和配置时钟给串行配置芯片( e p c s 4 、e p c s 8 等) ，当外部配置芯片收到命令时， 将程序数据代码发送到f p g a 。 9 哈尔滨工程大学硕士学位论文 ，。：善姜二善：。 图2 5e p 2 c 8 的主动串行下载方式和j t a g 下载方式 本设计中采用主动串行和j t a g 两种下载方式，使用外部配置器件e p c s 4 ，类型为 e e p r o m ，其容量5 1 2 k b y t e s ，如图2 5 所示。在q u a r t e r sm 软件中，用j t a g 方式下载 烧写文件宰j i c 到e p c s 芯片中，其流程图如图2 6 所示。 q u a r t e r sh 软件 通过选择 硬件描述语 编译，链接f p g a 型号和 通过下载电 生成_ s o f - 文配置芯片类 缆，j t a g 接 言源程序口下载到 件 型生成j i e e p c s 4 中 文件 图2 6j t a g 下载流程示意图 2 3d s p 模块电路 虽然f p g a 有其自身的优势，如可编程能力强、开发灵活等，但其数字信号处理能 力比较有限，只是作为协处理器完成部分功能，而数字信号处理芯片d s p 凭借其强大 的处理能力和丰富的外设接口，很适合对数字信号进行处理，因此本设计的二级缓存电 路使用d s p 芯片。 2 3 1d s p 器件的选择 根据数字信号处理板的硬件结构，包含u a r t 、u s b 、网口芯片、f p g a 等外部器 件，要求d s p 芯片包含外设e d m a 、e m i f 、高速时钟、m c b s p 等外设，同时要求主 频高和内存空间充裕。结合课题组实际经验和项目要求，决定采用t m s 3 2 0 c 6 4 1 6 作为 信号处理芯片，其主要作用是：将前端f p g a 采集数据在其内部中做二级缓存和处理， 对外围芯片进行功能配置和访问，并完成数据的上传功能。 t m s 3 2 0 c 6 4 1 6 是t i 公司的一款定点型高性能d s p ，其主频最高可达1 g h z ，c p u 内核有通用寄存器6 4 个，集成算术逻辑单元6 个，乘法器( m c u ) 2 个，包含8 m b i t s 的 l 2r a m ；支持4 个外部中断，共有6 4 个e d m a 通道，包含两套外部存储器接口 1 0 第2 章数字信号处理板硬件设计 e m i f a ( 6 4 位) 和e m i f b ( 1 6 位) ，集成3 个定时器以及若干g p i o 引脚u 5 1 。 2 3 2d s p 电路的设计 t m s 3 2 0 c 6 4 1 6 的硬件电路设计主要有以下几个方面：内部锁相环模式( p l l ) 的选择， 两套e m i f 接口时钟的选择，数据存储格式的选择( b i ge n d i a n l i t t l ee n d i a n ) ，程序烧写 配置模式的选择等。 本设计中，设置锁相环模式为1 2 倍频模式，数据存储模式为小端模式， b o o t l o a d e r 模式为8 位r o m 自启动，e m i f 接口时钟频率为c p u 4 模式，对于p c i 、 u t o p i a 等外设均不使能。 c 6 4 1 6 的e m i f 接口所处理的总线请求方式主要有以下四种：( 1 ) 片内程序总线请求 占用总线的申请；( 2 ) 片内数据总线请求占用总线的申请：( 3 ) 外部器件或存储器请求占 用总线的申请；( 4 ) 当执行d m a 操作时，d m a 总线请求占用总线的申请。 aare a a w e 二 a e a 3 ：i 卜 d s p 1 a e d 7 ：0 k d a t a w 5 3 0 0 l 卜 上位机 6 4 1 6 l s p l 5 8 l a e a g 迢】 c s f l ：0 1、 i n t 6 u s bi n t f p g a 1 e t h e r n t tn 呵t 1 图2 7e m i f a 端口硬件电路设计 b a r e 。 b a w e b e a 3 ：i 卜7 5 4 a a d s p b e d 7 ：o 】 | c ，嚣i l 物理层矿l 物理层 t r p t p 再犀馗j趔o s i 七层模i 图2 1 4t c p i p 与o s l 分层对比示意图 2 5 2 t c 聊p 芯片的选择 对于网络通信功能的实现一般使用内嵌t c p i p 协议栈的微处理器或专用的网口芯 片实现。前一种方式有1 r i 公司高端d s p 芯片6 4 5 5 等，后一种方式有内嵌t c p i p 协议 栈的专用芯片，如w i z n e t 公司的w 5 3 0 0 等。本设计中的网络通信方案，采用后一种方 哈尔滨工程大学硕士学位论文 式实现，即d s p 6 4 1 6 + w 5 3 0 0 。此方案的优点是对微处理器的性能要求不高，实现简单。 其内部结构示意图如图2 1 5 所示。 网口芯片w 5 3 0 0 的主要特点阁：内嵌支持t c p 口协议，包含t c p ，u d p 等主要协 议：支持8 个端1 2 同时读写工作；能实现高速的网络数据传输，速率高达5 0 m b p s ：用 于数据通信的内部存储器达1 2 8 k 字节；支持d m a 操作；内部包含百兆和千兆的物理 层介质；时钟工作频率：2 5 m h z ( 百兆网速) 或2 5 m h z ( 十兆网速) ；支持全双工半双工握 手通信功能；支持多种l e d 指示显示功能：支持外部p h y 芯片操作；支持