（电路与系统专业论文）200mbps+lvds收发电路设计.pdf

摘要 本文设计了一种低功耗l v d s ( l o wv o l t a g ed i f f e r e n t i a ls i g n a l i n g ) 收发集成电路。对 比于传统的发送电路，本次设计了片内集成的共模反馈控制和逻辑使能控制，同时为了提 高该电路的工作速度，还设计了一个电流补偿电路来改善输出的时延特性，使得其最高工 作速率能达到6 2 2 m b s 。而在接收电路方面，该设计解决了传统l v d s 接收电路在共模信 号输入增大时性能不能满足要求的问题。另外，该接收电路还支持失效保护( f a i l s a f e ) 功 能和三态输出功能。h s p i c e 仿真表明该l v d s 接收电路在宽的共模输入电压范围 ( o 1 2 4 v ) 及低达1 0 0 m v 的差模输入信号条件下均能稳定工作。在4 0 0 m b s 的最高工作 频率下，静态工作电流仅为1 2 m a 。该收发电路的各项设计指标参照了部分商业芯片的数 据手册，并且在各种工艺、温度、电源电压的变化下均能稳定工作，仿真性能接近并部分 超过一些商用芯片。目前该收发一体芯片已经通过华润上华科技有限公司( c s m c ) 0 s u m c m o s 多项目晶圆( m p w ) 模式的流片。并经过严格测试，各项性能指标基本达到了预期的 要求。 关键词：l v l ) s ；收发电路；低功耗；c m o s 东南大学硕士学位论文 a b s t r a c t an o v e ll o wp o w e rl v d st r a n s c e i v e ri c ( i n t e g r a t e dc i r c u i t ) w a sd e s i g n e di nt h i sp a p e r c o m p a r e dw i t ht h ec o n v e n t i o n a ll v d sl r a n s m i t t e r , t h i sd e s i g ni n t e g r a t e sac o m m o n - m o d e f e e d b a c ka n dl o g i c a lc o n t r o lu n i tw i t h o u ta n ye x t e r n a lc o m p o n e n t s f u r t h e r m o r e ，t oi m p r o v et h e s w i t c h i n gc h a r a c t e r i s t i c s ，i tp r o v i d e sac u r r e n tc o m p e n s a t i o nf u n c t i o n f o rt h er e c e i v e rd e s i g n i t s o l v e dt h ep e r f o r m a n c ed e g r a d a t i o nw h e nh a n d l m gl a r g e ri n p u tc o i i m o nm o d ev o l t a g e so ft h e c o n v e n t i o n a ll v d sr e c e i v e r s i ta l s os u p p o r t sf a i l s a f ef u n c t i o nw h i c hu s u a l l yu s e di nc o m m e r c i a l p r o d u c t s h s p i c es i m u l a t i o n sp r o v e dt h a tt h er e c e i v e rc a nw o r kp r o p e r l yw i t hal a r g ei 咧 c o m n 3 0 nm o d ev o l t a g er a n g ef o 1 vt o2 4 v ) a n dad i f f e r e n t i a li n p u ts i g n a lo f l o w e rt h a nl o o m v t h ep o w e rc o n s u m p t i o ni s o n l y1 2 m aa tt h eh i g h e s tb i tr a t eo f4 0 0 m b s r e f e rt os o h 3 e c o m m e r c i a tp r o d u c t s d a t a s h e t , w es e to u rd e s i g nt a r g e t sa n dt h i sc i r c u i th a ss t a b l ep e r f o r m a n c e o v e rp r o c e s s ，t e m p e r a t u r ea n ds u p p l y v o l t a g ev a r i a t i o n s t h es i m u l a t i o n ss h o w e dt h a tt h e p e r f o r m a n c ea p p r o a c h e sa n df f v c ne x c e e d ss o m ec o m m e r c i a lp r o d u c t s i np r e s e n t ，t h ed e s i g nh a s b e e nr e a l i z e di nc s m c so s u mc m o sp r o c e s st h r o u g ht h em p w - m o d ea p p r o a c ha n dp a s ta s t r i c tt e s t m o s to f t h et e s tr e s u l t sm e e to u rd e s i g nt a r g e t s k e y w o r d s ：l v d s ；t r a n s c e i v e r ；l o wp o w e r ；c m o s l i 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或 撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材 料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了 谢意。 研究生签名：遍鱼日期：q 2 ：! ：拍 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复 印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和 纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查蠲和借阅，可以公布 ( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研究生院办 理。 研究生签名：曼垒导师签名：日期：o ) ；l 6 第l 章引言 第1 章引言 随着人们对信息量要求的不断提高，通信系统的传输速率日益提高。现在芯片内部已 经可以达到g b s 以上的传输速率，而芯片之间或芯片和p c b 板之间的数据传输，则成为 了制约速率提高的瓶颈。l v d s 的出现可以很好的解决这一难题。 l 、，d s 即低电压差分信号，又称r s 6 4 4 总线接口【l 】，是2 0 世纪9 0 年代才出现的一种数据 传输和接口技术。它是一种小振幅差分信号技术，使用非常低的信号幅度( 约3 5 0 m v ) 通 过一对差分p c b 走线或平衡电缆传输数据。它允许单个信道传输速率达到数百兆比特每秒。 l 、，d s 具有以下的优势： ( 1 ) 差分传输。l v d s 使用差分方式传输信息。其好处是以共模抑制的方式提高了噪声容限， 因而具有较强的抗干扰能力。因为提高了信号的噪声抑制能力，所以信号摆幅可以降 至只有几百毫伏。 ( 2 ) 低摆幅。小的信号摆幅可以实现更快的数据传输速率，因为信号的边沿时间要短得多， 同时使其信号噪声和e m i 都大为减少。t i a e i a 标准推荐的最高数据速率为6 5 5m b s ( 在一组假设的限制基础上) 和1 9 2 3 g b s 的无失真通道上的理论极限速率【2 】。 ( 3 ) 低功耗，高集成度。l v d s 用恒流源电流驱动，把输出电流限制到约3 5m a ，与e c l ， c m l 等其他几种常用于高速传输的竞争技术相比，l v d s 在提供高数据速率时的功耗 却小很多。这允许集成电路密度的进一步提高，提高了p c b 板的效能，降低了成本 3 】。 另外，它还有很多其他优势，包括：低电压电源的兼容性、可靠的信号传输等优良特 性。 l v d s 技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆传输应用 中，驱动器、接收器、并串转换器串并转换器以及其他l v d s 器件的应用正日益广泛。接 口芯片供应商正推进l v d s 作为下一代基础设施的基本构造模块，以支持手机基站、中心 局交换设备以及网络主机和计算机、工作站之间的互连。 本论文对l v d s 的基本原理进行了探讨。指出了传统的方案的不足之处，同时给出了 改进的设计方案。论文的第二章介绍了l v d s 接口的特点、总线配置方式以及与p e c l 和 c m l 接口的比较，并在这一章最后给出了一些主流商用芯片的各项电学参数和时延参数的 设计指标。第三章提出了改进的l v d s 发送电路设计以及仿真结果。第四章提出了改进的 东南大学硕士学位论文 l v d s 接收电路设计以及仿真结果。第五章是版图设计，将本次设计的发送和接收电路集 成到一个芯片上。第六章是后仿真验证结果。第七章是芯片的测试结果。最后第八章是总 结。 ， 第2 章l v d s 接口简介 第2 章l v d s 接口简介 2 1l v d s 接口的工作方式及特点 v 图2 - 1典型的l 、，d s 传输系统 而产生有效的“1 ”或者0 逻辑状态 4 】。 图2 - 2l v d s 驱动电路 l v d s 信号采用差分线传输，对共模噪声有良好 的抑制作用，因此可以用很小的摆幅传输信号，从 而带来了低摆幅传输的诸多优点，如低电压供电、 低噪声、高的噪声抑制能力、健壮的信号完整性以 及可以集成到系统级i c 。一个典型的啪s 传输系 统如图2 1 所示。驱动器输出高速切换方向的电流， 接收器有着极高的输入阻抗，因此大部分驱动电流 流过1 0 0 f 2 的端接电阻，在接收器的输入端产生约 3 5 0 i n v 的电压，并随着驱动输出电流方向的切换 o u t + o u t - 图2 3l v d s 接收电路 最基本的l v d s 接口就是l v d s 驱动电路和接收电路。驱动电路的典型结构如图2 2 ，正 常工作时，n m o s 开关m 1 和m 4 以及m 2 和m 3 在c m o s 信号的作用下轮流导通和截止，在输 出端产生士3 5 m a 的回路电流。l v d s 接收器具有很高的输入阻抗，因此绝大部分驱动电流 3 东南大学硕士学位论文 将流经跨接在o u tp 和o u tn 两端的1 0 0 f ! 的电阻上，并在接收器输入端产生大约3 5 0m v 的压降。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生了一个有效o 或“1 ”的逻辑状态，从而把一个c m o s 信号转换成了l v d s 信号。 l v d s 接收电路如图2 3 ，它的作用是把接收到的l v d s 信号还原成为c m o s t t l 信号。 大多数接收电路的设计都是基于迟滞电路。接收电路的迟滞电压对于消除不确定的输入振 荡有很重要的意义。这种输入的不确定性表现在接收电路从总线上断开、驱动电路断电以 及输入线上的噪声等等。实际上，接收电路起到一个比较器的作用。它接收驱动电路输出 的差分电压，如果差分电压为正，则输出一个高电平，否则输出低电平。如图所示的典型 的接收电路中，m 1 m 6 组成了一个施密特触发器，。一个全摆幅电压( o 5 v ) 的c m o s 电压 通过输出反相器( m 7 和m 8 ) 得到。 2 2 总线配置结构 l v d s 的总线配置有三种结构：点对点( p o i n t t o p o i n t ) ；多分支结构( m u l t i d r o p ) ；多 点结构( m u l t i p o i n t ) 5 。 2 2 1 点对点结构 p o i n t t o p o i n t 是最简单的总线配置，见图2 - 4 。这种结构具有最高的传输速率，比较容 易达到g b s 以上的速率。由于这种总线是单向传输的( s i m p l e x ) ，如果要实现双工的话需 要另外一条通道。 图2 - 4 点对点总线结构 第2 章l v d s 接口简介 2 2 2 多分支结构 多分支结构见图2 - 5 。驱动位于总线的一端，终端负载位于总线最远处。这种结构可以 有多个接收器。这些接收器和总线之间的连接称为短截线( s t u b ) 。短截线的长度尽量短， 以避免不必要的传输线效应。这种结构的最大传输速率为4 0 0 m b s 8 0 0 m b s ，取决于短截线 和负载的数量。 图2 - 5 多分支总线结构 2 2 3 多点结构 这是最灵活的总线结构，见图2 - 6 。信息源可以来自总线上的任何节点( 但同一时间只 能有一个来源) 。因为信息可以来自任何方向，故在每个终端需要终端负载。这种结构的优 点是减小了连接密度，因为所有的节点公用了总线。不足之处在于需要一个控制方案或上 层协议来控制总线的活动。如果每个节点都有重要的信息在同一时间内发送，就不可避免 的发生延迟。因为这个原因，多点结构多用于主从结构或测试维护总线。 图2 - 6 多点总线结构 - 5 一 东南大学硕士学位论文 2 3l v d s 接口与( p ) e c l 和c m l 接口的比较优势 l v d s 的微功耗特性体现在三个方面：负载功耗小、c m o s 工艺、电流模驱动设计。 1 、消耗在终端负载( 1 0 0 f 2 ) 上的功耗很小，仅仅约1 2 r o w ( 3 5m a x 3 5 0m y ) 。图2 - 7 是几种 不同的接口在终端负载上的功耗。 p 暑c l 薹 t s 盅 萎一 1 2 j 黧圈一 圜s 卜j 图2 7 各种接口电路负载功耗比较 2 、l v d s 采用c m 0 s 工艺，具有很小的静态功耗。其驱动器和接收器所需的功耗仅为 p e c l e c l 设备的约1 0 。 3 、恒流源模式驱动设计降低系统功耗，并极大地降低了k 的高频成分对功耗的影响。相比 之下，t t l c m o s 收发器的动态功耗相对频率呈指数上升。 e c l 电路的最大特点是其基本门电路工作在非饱和状态，因此e c l 又称为非饱和性逻 辑。也正因为如此，e c l 电路的最大优点是具有相当高的速度。这种电路的平均延迟时间 可达几个r i g 数量级甚至更少。e c l 电路是由一个差分对管和一对射极跟随器组成的，所以 输入阻抗大，输出阻抗小，驱动能力强，信号检测能力高，差分输出，抗共模干扰能力强； 但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以电路的 功耗较大。 p e c l ( p o s i t i v e r e f e r e n c e de m i t t e r - c o u p l e d l o g i c ) 源自e c l 但是使用了一个正的电源供 电。p e c l 信号相对较小的摆幅使得这种逻辑适合于高速串行和并行数据传输。p e c l 标准 首先由m o t o r o l a 提出后在行业中普及开来。输出和输入结构见图2 8 。 第2 章l v d s 接口简介 图2 - 8p e e l , 驱动，接收器 c m l 电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外 围器件，适合于更高频段工作。输出、输入结构如图2 - 9 。c m l 常用来做串行数据的传输， 数据速率为2 5 g b s 或1 0 g b s 。c m l 接口典型的输出电路是一个差分对形式。该差分对的 集电极电阻为5 0q ，输出信号的高低电平切换是靠共发极差分对的开关控制的。差分对的 发射极到地的恒流源典型值为1 6 m a 。 但它也有些不足，即由于自身驱动能力有限，c m l 更适于芯片问较短距离的连接，而 且c m l 接口实现方式不同用户间差异较大，所以现有器件提供c m l 接口的数目还不是非 常多。 图2 - 9 c m l 驱动，接收器 l v d s 、p e c l 和c m l 三种电路有各自的优点。从表2 1 可以看出，l v d s 可以应用于 多种总线配置方案，其最大优势是小的逻辑摆幅带来的低功耗。这是其他两者接口无法达 到的。 7 东南大学硕士学位论文 表2 - 1l v d s 、( p ) e c l 和c i v i l 接口比较 2 4 设计目标及要求 2 4 1 电学特性指标( e l e c t r i c a lc h a r a c t e r i s t i c s ) 本次设计的发送电路的主要电学特性指标是输出的差分摆幅，片内的共模偏置电压以 及无负载的供电电流。具体见表2 - 2 ，实际仿真与测试的原理图如图2 一l o 所示 6 】。 表2 - 2 发送电路电学特性指标 参数符号测试条件单位最小典型最大 差分输出摆幅1 i r l - - - - 1 0 0 f 2 m v2 5 03 5 04 5 0 偏置电压 。 v11 01 2 51 3 5 无负载d i s a b l e d 如z e n = g n d i n p u t s = v c c 矗g n d m a0 61 2 供电电流 注l ：除非另外说明，本论文中所有的测试的典型值全部是在：v c c = + 5 o r , t a = + 2 5 。c 情况下测量。 测试环境条件：v c c = + 5 0 v 士1 0 ，t a = 4 0 。ct o + 8 5 。c o 菇 搴辩 。_ t 幽2 1 0v o d v o s 仿真电路原理幽 本次设计的接收电路的主要电学特性指标是输入信号的灵敏度，以及无负载的供电电 流，具体见表2 - 3 ，实际仿真与测试的原理图如图2 - 1 1 所示【7 】。 第2 章l v d s 接口简介 表2 - 3 接收电路电学特性指标 图2 1 1 接收电路的仿真与测试电路原理图 2 4 2 开关时延特性指标( s w i t c h i n gc h a r a c t e r i s t i c s ) 本次设计的开关时延特性指标主要有以下五个，分别为高电平至低电平的传播延迟， 低电平到高电平的传播延迟，这两个参数的差( s k e w ) 以及上升沿和下降沿时间，具体见 表2 4 和表2 5 ，图2 1 2 给出了相应的波形图说明。 表2 4 发送电路开关时延特性指标 9 东南大学硕士学位论文 表2 - 5 接收电路开关时延特性指标 注1 ：所有的仿真输入波形条件为：r i i ：f = 1 m h z ，z o = 5 岫，t t l h t t h l ( 0 。t 卜- 1 0 0 ) 1n s ；e n t t l h ，t t h l 6r l $ 注3 ：时延特性参数说明： 图2 1 2 时延参数说明 1 0 + - 3 v v v o h v 。l 第3 章改进的l v i ) $ 发送电路设计 第3 章改进的l v d s 发送电路设计 3 1 电路设计 3 1 1 单端输入一差分输出转换电路 由于典型的t t i , c m o s 输入信号为单端信号，而l v d s 驱动输出级电路需要差分 c m o s 电平驱动，所以需要一个单端输入转差分输出的转换电路。图3 1 即为一个简单的 转换电路，它由多级反相器和传输门构成，d 一通路通过一个传输门来保证和d + 通路有相等 的时延。通过优化设计得到很好的驱动能力和差分输出性能。 d - 阢 图3 - 1 单端一差分转换电路 3 1 2 驱动输出电路 典型的l v d s 驱动电路表现为一个能高速切换电流方向的电流源。输出电流在负载电 阻两端建立正确的差分输出电压摆幅。如图3 2 右半部分所示，本文实现的驱动器由m u 和m l 两个电流源提供输出电流尽s ，随着输入电平的切换，负载电阻吼上的电流方向也 随之改变，这样就在电阻两端建立正确的输出电压。为了控制电流切换，本文使用了由四 个n m o s 管构成的桥接开关式( b r i d g e d s w i t c h e s ) 结构。 图3 - 2 驱动电路，包括驱动输出( 右半部分) 和共模反馈电路( 左半部分) - 1 1 东南大学硕士学位论文 n + 和n 为一对差分c m o s 电平输入信号。当n + 输入为高电平，n _ 输入为低电平时， m 1 和m 3 导通，m 2 和m 4 截止，输出电流风从a 端流向b 端，在负载电阻凰两端形成 的电压v , b = s s r l 。当7 7 + 输入为低电平，n 输入为高电平时，m 1 和m 3 截止，m 2 和m 4 导通，输出电流尽s 从b 端流向a 端，在负载电阻胤两端形成的电压铋s 吼，即输出 电压极性得到了反转。这样就把输入的c m o s 信号转换成了l 、d s 信号输出。 驱动电路输出端典型的负载电阻皿为l o o f 2 ，输出电压的摆幅k 在不同的工艺角，电 源电压及温度下都应在l v d s 标准规定的范围之内： 2 4 7 m v v d _ 1 0 0 m v 的输入信号，增益太小将导致下级的比较器无法正常工作，输出正确的 c m o s 信号。同时，增益也不能太大，因为还要保证在最差情况下4 5 0 m v 的输入摆幅时， 仍能正常输出，如果这一级的增益太大，那么被放大的差分电压会造成下级比较器的输入 差分对管设计困难，出现差分对管进入线性区的情况，影响性能。 共源共栅级的输出共模电压对下级比较器的工作状态有影响，若过高或者过 低，会造成比较器输入差分对管进入线性区，故需要通过电阻进行合理调节： v c m = - + 矗 3 】 需要说明的是，这里的电阻对共模电平和增益均会产生影响，并且通过失配分析( 详 见本章第8 节) 看出该电阻的阻值变化会对时延特性产生较大的变化，故在版图设计时， 需采用较高精度的电阻模型，并进行严格的对称性设计。 根据下级比较器的要求，一般设定圪。在3 _ 4 v 之问。 该级对带宽影响不大，经仿真约1 g h z 。 该级最终设计参数如下： 第4 章改进的l v d $ 接收电路设计 表4 - l 共源共栅电路参数 参数单位仿真值 输出共模电压( v m )v 3 9 0 共模漂移( ) m v3 6 工作电流( k ) m a0 4 7 增益( 瓜)一1 6 带宽( b a n d w i d t h )m h z 9 6 0 4 3 比较器设计 迟滞比较器可以看成是一个判决电路。如果比较器的正输入端k 与比较器负输入端儿 的电压差大于门限值，则比较器的输出为逻辑高电平；相反的情况输出低电平。采用迟滞 比较器能有效的防止噪声引起的误判。 ， 确 图4 - 3 迟滞比较器工作原理 图4 - 4 是一个高性能的迟滞比较器的电路图。该比较器由三部分组成：输入预放大级， 判决电路和输出级。 - 1 9 东南大学硕士学位论文 l n + i n 4 3 1 输入预放大级 图4 4 迟滞比较器原理图 预放大级的作用主要是增强比较器的敏感性( 如增强判决电路对最小输入电压的要 求) 。m 1 和m 2 的大小决定了差分放大器的跨导和输入电容。跨导决定了这一级的增益。 在这里主要考虑了速度的要求，故输入差分对管选取了最小的栅长尺寸o 5 u m ，以减小输 入电容。 该级尾管电流的大小对速度和功耗产生影响，折中考虑，在典型情况下，设计值为 3 5 0 u a 。 4 3 2 判决电路 判决电路是比较器的核心，实际为一个正反馈电路，由m 5 和m 6 栅极的交叉互联来 实现。具体电路如图4 5 。 第4 章改进的l v d s 接收电路设计 叫 图4 - 5 判决电路 我们假设l 远大于4 ，因此m 4 和m 6 导通，m 3 和m 5 截止。如果m 3 和m 4 有局= 函i 艮， m ，和蝣岛蝴，肌卢= 半 在这种情况下，o u t + 约为v d d ( s v ) ， 删p 挎也i 【4 】 随着“的渐渐增大和i - 的减小，当m 6 的魄达到了m 5 的阈值电压时，电路的输出状 态将发生转换。m 5 开始抽取原来通过m 4 的电流，使得m 4 的漏源电压减小，导致了m 6 的截止。 发生翻转的时刻为： 。= - - 譬- ( v _ - v t h ) 2 _ 鲁吲 发生转换后，m 6 截止，m 5 导通，如果以邓b ，则f + 等于i - 的时候翻转，即迟滞电 压为0 。通过口的不同比例可以调节迟滞电压的大小，可以得到迟滞电压( v 。p h ) 大小为： 铲咿啦詈善 在典型情况( 指t t 2 5 。c 5 v r e s t y p ) 下，设计迟滞宽度为7 0 m v 。 4 3 3 输出放大级 4 _ 6 。 该级的主要作用是做输出缓冲，把双端的信号o u t + 和o u t 变成单端信号输出，见图 2 1 东南大学硕士学位论文 t 图4 - 6 输出放大级电路 当o u t + 为高电平、o u t - 为低电平时，m 8 截止，m i o 导通，o u t 输出高电平； 当o u t + 为低电平、o u t - 为高电平时，m 8 导通，m i o 截止，o u t 输出低电平。 经设计，该比较器的延迟时间可以保证在2 n s 左右，静态电流约o 4 m a ，达到了比较 好的效果。 在工艺。电压和温度变化情况下，比较器的迟滞宽度变化为4 0 9 0 m v 之间，可以满足 l v d s 最小1 0 0 m v 摆幅的信号经过共源共栅级放大后的要求。 表4 2p v t 变化下的迟滞宽度 各种p v t 变化迟滞宽度( r r l v ) t t 2 5 5 r e s t y p ( 典型情况) 7 0 s s 1 2 5 4 5 r e s s l o w9 0 l 包4 岛t s 。5 r e s s l o w s s - 4 0 55 r e s s l o w 4 4 偏置电路设计 共源共栅级和比较器均需要偏置电流和偏置电压。为保证电路在v c c 在4 5 v 和5 5 v 之1 1 日j 变化，环境温度在= - 4 0 。c 到8 5 。c 之间变化的情况下能f 常工作，在本次设计中采 用了新志光电集成电路有限公司的p t a t ( p r o p o r t i o n a lt oa b s o l u t et e m p e r a t u r e ) 电流和电压 i p 模块 8 】。其中- 和2 是提供给共源共栅级的偏置电压，厶。提供共源共栅级差分输入 第4 章改进的l v d s 接收电路设计 的尾电流；五。是提供给比较器差分输入的尾电流，见图4 _ 7 。 偏置值设计如下： 表4 3 p t a t 偏置点 直流偏置点单位前仿真 玩l v1 1 5 v1 9 8 k u a 1 0 6 k l l a3 5 0 2 3 东南大学硕士学位论文 4 5 三态逻辑电路设计 图4 8 三态逻辑电路 该逻辑电路( 见图4 8 ) 可以提供高电平使能，当e n 为高电平时，电路正常输出：当 e n 为低电平时，p 管的栅级输入为高电平，n 管的栅级输入为低电平，两管均进入截止状 态，电路输出变为高阻态。具体的真值表见表4 - 4 。这个功能使得该芯片可以使用在总线复 用的场合下，用户可以根据自己的需要选择接收正确的输入信号。 表4 - 4 三态逻辑电路真值表 4 6 失效保护( f a i l s a f e ) 电路 大多数l v d s 接收器有内部失效保护电路 9 】【1 0 】 1 l 】 1 2 】，在不确定的情况下强制输出 一个高电平。使得功耗和开关噪声最小化。这种不确定的情况包括无输入、浮动、短路： 1 ) 无输入( o p e n ) ：如果l v d s 芯片有多个接收器的端口，未使用的接收器输入端应该保持 悬空。输出为稳定的高电平。 2 ) 输入浮动( f l o a t ) ：如果l v d s 驱动器处于高阻态、断电或者链路断路，l v s d 接收器将 输出一个高电平。 3 ) 输入短路( s h o r t e d ) ：两条平行的l v d s 传输线短接在一起。 电路的失效保护功能是非正常输入时对电路的一种保护措施，强制电路输出为高电平。 第4 章改进的l v d $ 接收电路设计 典型的失效保护电路结构如图4 9 。 3 3 v 图4 - 9 典型的失效保护电路 在这种结构中，两个额外的电阻串接在输入端的引脚上，使得输入电压产生一个小的 偏置，这个偏置电压( 。胁) 将追使输出保持在高电平。偏置电压表达式如下： 1 0 0 v e e v 岬2 r i + r 2 + 1 0 0 【7 】 输入共模电压相应变为： v c m = 鬲石r 2 丽+ 5 0 v c 。 【8 】 r 1 + r 2 + 1 0 0 l 石j 若要产生一个5 0 m v 的偏置差分电压，可以选取r l - 4 1 7 0 q 和r 2 = 2 4 5 0 q 。假设噪声的 摆幅小于。胁，则接收器的输出为逻辑高电平。 这种f a i l s a f e 电路结构广泛应用于早期的l v d s 接收器电路中，该结构有两个主要的优点： 1 ) 它可以根据环境噪声的强度灵活地设置偏置电压； 2 ) 它为e s d 的放电回路提供了一个共模回路。 但是，这种结构的缺点也是显而易见的： 1 ) 这种结构需要两个额外的外接电阻，对于单路l v d s 不成问题，但是在多路结构中限制 了其应用 2 ) 现在对于高速l v d s 信号的传输，这个几十毫伏的偏置电压会造成信号占空比的变化及 产生信号抖动，影响信号完整性。 3 ) 因为。彘。不能过大，故它对噪声的抑制能力有限。 本次设计中，采用了一种新的失效保护电路，结构如下： 2 5 东南大学硕士学位论文 图4 1 0 并行失效保护电路 当电路正常工作时，输入信号的共模电压约在1 2 v 上下，通过电阻网络，比较器的正 输入端加约1 6 v 的电压，小于接在比较器负输入端的参考电压( f ) ，故比较器输出低电 平，加入到或门的一个输入端，对整个接收器的输出不产生影响。 当电路的输入端处于三种不正常的工作状态时( o p e n f l o a t s h o r t ) ，通过电阻网络比较 器的正输入端电压升高，超过参考电压，故使得比较器输出高电平，迫使得整个接收器的 输出稳定在高电平，达到保护的目的。 这种结构称为并行失效保护电路结构，它克服了过去的失效保护结构中的一些不足： 1 、它对共模噪声和差模噪声有着更好的抑制作用 2 、这种并行的结构不会对信号占空比产生影响，不会产生额外的抖动。 由上述分析，可以得到图4 一1 1 所示的l v d s 接收器总电路图。 第4 章改进的l v d $ 接收电路设计 4 7 电路参数仿真 图4 - 1 1l v d $ 接收器电路 仿真测试将在极限温度( - 4 0 。c 、2 5 。c 、8 5 。c ) 、电源电压波动( 4 5 v 、5 v 、5 5 v ) 、5 种晶体管工艺角( t t s s f f s f f s ) 、3 种电阻工艺角( t f s ) 、3 种输入共模电平( o i v 、1 2 v 、 2 4 v ) 条件下进行交叉仿真，得到在s s r e s s l o w 4 5 v 8 5 0 1 v 情况下时延性能恶化最严重， 但仍然可以满足设计要求。 2 7 东南大学硕士学位论文 4 7 1 开关时延特性 由表禾5 可以看出，前仿真的结果还是比较理想的，各项参数均优于设计指标，给 将来的后仿真和测试留有一定的余地。同时图4 1 2 给出相应的瞬态波形作为各项参数的仿 真说明。 表4 - 5 开关时延特性对比 设计指标设计指标 符号单位仿真值仿真值 ( 典型值)( 最差值) t p h l dn s3 4 03 0 06 o5 4 5 t p u 【dm 3 4 83 0 36 05 6 4 t s k d p s 8 02 61 2 0 02 1 2 t t l hz l so 5o 5 32 51 1 7 t t h l n s0 50 4 62 50 8 7 图4 - 1 2 延迟参数t p l h d 和t p t l l d 4 7 2 无负载供电电流 考虑到速率和功耗的折中，各级供电电流设计如表4 6 ，满足了设计指标。 第4 章改进的l v d s 接收电路设计 4 7 3 速率 表4 - 6 各级无负载供电电流 各级电流单位设计指标仿真值 共源共栅级 m a0 4 7 比较器 i l i a0 3 5 p i a t m a 0 0 9 f a i l s a f em a0 1 0 逻辑电路 m a 共计k m a 1 21 0 1 图4 1 3 至3 1 5 是分别在1 5 5 5 m b s 、4 0 0 m b s 、8 0 0 m b s 的l v d s 输入信号下的输出波 形。可以看出，电路可以稳定地工作在4 0 0 m b s 的速率下。在8 0 0 m b s 的数率下，输出高 电平为4 4 v ，是由于最后一级输出驱动能力不足造成的。加大最后一级的反相器的尺寸可 以提高驱动能力从而明显改善输出电压，见图4 - 1 6 。 4 v o v 4 v 图4 1 3 输入信号1 5 5 5 m b s 下的输出波形 图4 - 1 4 输入信号4 0 0 m b s 下的输出波形 2 9 东南大学硕士学位论文 图4 - 1 5 输入信号8 0 0 m b s 下的输出波形 4 8 输出眼图 2 2 a s2 6 n s 嘲e 图4 - 1 6 改善后输入信号8 0 0 m b s 下的输出波形 图4 - 1 7 和图4 1 8 分别是1 5 5 5 m b s 和4 0 0 m b s 速率下的输出眼图，可以看到，在本 次设计指标要求的1 5 5 5 m b s 速率下，眼图比较方正，交叉点没有明显的漂移，基本上处 于眼图的正中间。随着输入速率的提高，输出的上升沿开始变得平缓，这主要由于设计时 对于速率和功耗的折中，比较器的工作电流取值相对比较小，影响了双转单电路对输出波 形的整形，这一点在瞬态仿真中也有所体现。 l j l l 一j 燕l 女t 垃 图4 1 71 5 5 5 m b s 速率f 输出眼图 图4 1 84 0 0 m b s 速率下输出眼图 第4 章改进的l v d s 接收电路设计 4 9 失配分析 虽然c m o s 制造工艺取得了很大的进展，但是各方向上的差异性和模型精度等问题仍 然是无可避免的，为了了解电路中哪些结构的失配会带来不良的影响，故对共源共栅级和 比较器进行了失配分析。 通过失配分析，可以了解到哪些晶体管或电阻敏感，以便于在接下来的版图设计中对 其采用严格的对称性设计，减小其失配带来的影响。 4 9 1 共源共栅极失配分析 表4 71 0 的失配对时延特性的影响： 由上表可以看出，电阻( r d ) 和尾管( m 3 和m 4 ) 的失配会对时延特性，尤其是对t s k d 造成较大的影响。在版图设计中，将采用共心对称结构，并且在电阻和尾管周围增加了哑 元( d u m m y ) 器件，对其进行严格的对称性设计，以减小其失配带来的影响。 3 1 东南大学硕士学位论文 4 9 2 比较器失配分析 表4 - 81 0 的失配对时延特性的影响 比较器各个晶体管的失配对开关时延性能影响不大，对失配不敏感。 表4 - 91 0 失配对迟滞宽度的影响 各种情况 迟滞宽度( m 、，) m i m 2 m 9 m 1 0 m 1 1 m 1 2 1 1 0 m 9 m l o m l1 m 1 27 l 由表4 - 9 可以观察到，1 0 的失配对迟滞宽度有着较大的影响，故需要对比较判决电路 的四个p m o s ( m 9 - - m 1 2 ) 管需要较好的匹配。 第5 章版图设计 第5 章版图设计 本次设计采用c s m co 5 u mc m o s - v 艺模型，设计平台为c a d e n c e 下的v n t u o s o 。具 体工艺信息如下： 工序名称：6 s 0 5 d p n 重一s t 工艺：0 s u m ， 一 多晶硅层数：2 金属层数：3 工艺描述：硅o 5 u mc m o s 双阱2 层多晶硅3 层金属混合信号工艺 栅类型：多晶硅栅 电压类型：5 v 5 1 版图对称性设计原则 在生产过程中，晶片会在某个方向上存在差异性，这便导致了晶体管的差异，如图5 1 ： 图5 - 1 方向上的差异性示意图。 a 和b 两个晶体管只是位景有所变化，宽长比均为w l = 2 0 5 = 4 。假设在垂直方向的 差异为- o 0 5 ，则： 情况a ：w - 2 _ 1 9 5 ，l 瑚5 一o 5 ，w l = 3 9 情况b ：w = 2 - - 2 ，l = 0 5 _ o 4 5 ，w l = 4 4 4 4 a b = 0 8 7 7 5 。差异就这样产生了。 由失配分析可得，对于某些敏感的元件要采用严格的对称性设计以减小制造过程中的 失配带来的影响。 3 3 东南大学硕士学位论文 5 1 1 共中心结构 为了减小版图寄生参数对电路性能的影响，在设计中尽量采用对称性设计，以减小失 配，还可以抑制共模噪声和偶次非线性效应。中心对称有如下几种结构，见图5 2 。 曰固 固圈 回r 同 1 1u 匹 j 圈 回 图5 - 2 共中心版图 在本次p t a t 偏置电路的版图设计中，五个p m o s 管就采用了如下的对称性设计，见 图5 3 。达到了理想的效果。 日叵e 日嗍日日 日e 曰 5 1 2 哑元( d u m m y ) 图5 - 3p t a t 共中心版图布局 图5 4 中m 3 和m 4 管其实不完全对称，因为m 3 的源区右边是m 4 管，而m 4 管的源 区右边是场氧。同样，m 3 和m 4 左边结构也不一样。即m 3 和m 4 周围环境不一致。这种 不对称性可以通过在晶体管两边加两个“哑元”m o s 管( d u m m y ) 的方法加以改进，可以使 得m 3 和m 4 管周围环境几乎相同。 第5 章版图设计 m 3m 4 窜媾龋嘲 图5 - 4 增加m o s 哑元以提高对称性 在本次p t a t 偏置电路的版图设计中，电阻r 1 的版图设计如图5 5 ，在电阻上下各加 了一个哑元电阻以达到一致性的效果。 5 1 3 基准源设计 e 三三三兰 图5 - 5 增加虚拟电阻以提高对称性 r