（测试计量技术及仪器专业论文）60mhz数字存储示波器性能样机的研究与试制.pdf

6 0 m h z 数字存储示波器性能样机研究与试制 摘要 本课题是研制带宽6 0 m h z 的数字宽带示波器，通过研制，达到 1 0 m h z 的采样率，分辨率为8 b i t ，l 3 d b = 6 0 m h z 。本课题也是 1 0 0 m h z 数字带宽示波器的预研，为较高采样频率的数字示波器的开 发和应用奠定基础，具有广阔的生产应用前景。 本课题采用了随机采样的原理，用低速a d 转换器及控制器进行 模数转换和控制，实现了对高频率的重复信号进行测量，有利于降 低成本。数字示波器的逻辑控制部分采用c p l d 可编程器件实现，减 少元件数目，布线简单方便，设备体积小，有利于制作便携式示波 器。 关键词：数字宽带示波器，随机采样变换，数字时基，c p l d 设计 双斜率积分时间扩展器 塑墨 a b s t r a c t t h et a s ki st o d e v e l o pa n dm a n u f a c t u r et h ed i g i t i z i n gw i d eb a n d o s c i l l o s c o p e ， w h i c hb a n d w i d t hi s 6 0 m h z ，s a m p l i n gf r e q u e n c y i s 10 0 m h z ，r e s o l u t i o nis 8 b i t s ，a n dt h ef r e q u e n c yi sm o r et h a n6 0 m h za t 3 d b t h i si t e m a p p l i e s t o r e s e a r c ht h e d i g i t i z i n g w i d eb a n d o s c i l l o s c o p e w h i c hb a n d w i d t his1 0 0 m h za n d s e t t l e sab a s ef o r d e v e l o p i n gt h eh i g h e rf r e q u e n c yd i g i t i z i n g o s c i l l o s c o p e s oi th a sa w i d ea p p l i c a t i o nf o r e g r o u n d a c c o r d i n gt h ep r i n c i p l eo fr a n d o ms a m p l i n g ，w eh a v er e a l i z e dt o m e a s u r e h i g hf r e q u e n c yr e p e a t e ds i g n a lb y l o w e r f r e q u e n c y a d c o n v e r t e ra n dl o g i cc o n t r o l l e r t h ep a r to ft h el o g i cc o n t r o l l e rh a su s e d t h e p r o g r a m m i n g d e v i c e c p l d ，w h i c h c a nr e d u c et h en u m b e ro f c o m p o n e n t sa n dd e v i c e s ，m a k i n gt h el a y o u tb o a r dc o n v e n i e n c ea n d s i m p l e ，d e c r e a s i n g t h ed e v i c e sv o l u m et h isi s p r o p i t i o u s t om a k e p o r t a b l eo s c i l l o s c o p e k e y w o r d s ：d i g i t i z i n g w i d eb a n d c o n v e r t ，d i g i t a l t i m e i n t e g r a la m p l i f i e r o s c i l l o s c o p e ，r a n d o ms a m p l e a n d b a s e ，c p l dd e s i g n ，d o u b l e s l o p e l i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名：垄! 鲨塑日期：绰? 月y 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：参z $ 文 导师签名：卫匝 日期：渺年多月夕日 6 0 m h z 数字存储示波器性能样机研究与试制 第1 章前言 在现代电子测量、仪器仪表等领域，示波器是电子信号测量的 常用仪器之一，其基本原理是将被测信号通过变换和比较，再显示 出来。根据这个原理，产生了模拟示波器和数字示波器。由于数字 示波器的许多优点得到了高速发展。诸如，观察低频波形时具有存 贮记忆功能，从而实现慢扫描：利用数字滤波技术进行波形处理， 准确观测原始的电信号；利用c p u 或d s p 的强大的数据处理能力， 进行参数分析，简化人工劳动，提高效益：远距离传输测量的数据， 共享数据。 1 1 数字存储示波器的特点 数字存储示波器( d i g i t i z i n gs t o r a g eo s c i l l o s c o p e 简称为d s o ) ， 与记忆示波器一样，都具有记录功能，但其工作原理却截然不同。 d s o 采用数字电路，将输入摸拟信号用a d 变换器，变换成数字 信息，存储于存储器中。待需要读出时，通过d a 变换器，将数字 信息变换成摸拟波形显示在示波管上，或者利用光栅扫描方式显示 在l c d 上。数字存储示波器既适用于重复信号的检测，也适用于单 次瞬态信号的测量；与记忆示波器相比，数字存储示波器具有存储 时间长，能捕捉触发点前的信号，可通过接口与计算机相连接等特 点。正是由于数字存储示波器引入数字处理技术，并与计算机一起 构成联机系统，使其对于复杂的单次瞬变信号的记录存储及分析研 究非常有效，在各行各业( 包括电子、机械、纺织、水力以及军事 应用领域等) 都有着广阔的发展天地。 1 2 数字存储示波器的分类 取样就是从连续信号中抽取出数据作为“样品”，用来表达原信 前言 号的部分特性或全部特性。取样把连续信号转换为离散信号，保证 两信号的值在同一时刻相等或成比例；取样时可以一个周期内取许 多点或者一个点；取样间隔可以相等，也可以不等。取样方式大致 有两种：实时取样、非实时取样。 实时取样：取样脉冲频率高于信号频率，在信号的一个周期内 同时取出信号的多点瞬时值，用其包络反映原波形。实时取样时， 信号周期内要求取点数n 大于或等于5 ，当n = 1 0 时，波形完全再现 信号；当n = 5 时，波形有失真，但本质特性未损失；当n = 3 时，波 形呈明显的调制波。 非实时取样：每个信号周期取样一次，取样信号每次延迟t ， 完成一个被测信号1 个周期取样后，离散信号的包络反映原信号的 波形情况，但这个包络的周期与原信号的周期相比低得多。这种固 定延迟时间的取样也称为“顺序取样”。另一种非实时取样也是每个 信号周期取样一次，但每次取样相对于原信号不是固定a t 时间，而 是有一定的随机性，它要求取样时同时把x 轴，y 轴的坐标定出， 这样取样后也能重现原信号波形。这种取样称为“随机取样”。 根据取样的方法不同，数字示波器可以分为实时取样数字存储示 波器、随机取样数字宽带示波器、顺序取样数字取样示波器。 以上三种示波器各有优缺点，实时取样示波器可以观测非周期信 号，非实时取样示波器可以比较容易得到很宽频带，但不能观测非 周期信号。 数字存储示波器用实时取样方式观察重复信号时，由于触发信 号与取样时钟是不同步的，它们间无固定的时间关系，故触发信号 与下一个取样时钟间的时间是随机的，其值在0 到1 个取样周期内 变化。所以在观察重复信号时，波形晃动与一个信号周期中的取样 点成反比，随着信号频率增高，晃动变大。 在数字存储示波器中采用随机取样方式来观察重复信号。图1 1 为随机取样原理图，在随机取样方式工作时，每个获取周期取得一 组取样值。第一个获取周期获得一组数据，第二个获取周期又获得 一组数据，以次类推，第n 个获取周期又获得一组数据。每个取样 6 0 m h z 数字存储示波器性能样机研究与试制 点的y 值由a d 转换器提供，而x 值由下式给出。t 。= t 。i + n t式 中，t 为取样周期，n = 0 、l 、2 、3 ，t 。是触发点与下一个取样时 钟间的时间，在每批取样时，t 是随机的。然后微处理机按照时间 t 的大小将数据重新排列，写入显示存储器正确的地址单元中。 综上所述，随机取样实质上是以触发点为参考基准进行取样存储 和再现信号。 图1 ，l 随机取样原理图 1 3 数字示波器的发展现状 数字存储示波器的发展依赖于新的数据采样技术的发展。实时 采样技术由一般数字电路构成的a d 变换器发展到使用c c d ( c h a r g ec o u p l e dd e v i c e s ) 技术，变换速率大大提高。 与此同时，非实时采样技术也逐步得到发展，近来，有两种重 复取样技术一一顺序取样( s e q u e n t i a ls a m p l i n g ) 和随机取样( r a n d o m s a m p l i n g ) 获得应用。非实时采样技术对观测和存储重复性的周期信 号足极为有利的，可大大提高其频带宽度。美国t e k 公司的2 4 3 0 型 数字存储示渡器，采用“实时取样”和“顺序取样”相结合的方法， 达到l 5 0 m h z 的带宽和1 0 0 m s a s 的采样速度。荷兰p h i l i p s 公司研 制出新型的p 4 c c d ( 电荷耦合器件) ，提高了变换速率，可存储3 0 m h z 的单次瞬变信号( p m 3 3 1l 型) 。h p 公司的5 4 1 0 0 型采用了“随机取 样”技术，使有效带宽达到l g h z 。 前言 1 2 世纪9 0 年代以来，基于实时取样量化技术的高速瞬态存储 示波器的研制与生产得到飞速的发展。各大公司不断推出采样率高、 带宽的产品。例如：h p 公司推出的基于w i n d o w s 9 5 界面的i n f i n i i u m 数字示波器数字化速率高达8 g s a s ，带宽5 0 0 m 1 5 g h z ：t e k 公 司推出的t d s 7 8 4 数字示波器能同时在4 个通道上实现数字化速率 1 0 g s a s ，带宽1 g h z 。 近来，国内数字存储示波器技术研究取得了很大的成果。电子 科大进行的“八五”预研项目实时数字化速率可达i g s a s ，采集存 储速率已达05 g s a s ( 4k b c h ) ，“九五”的研究与开发使数字 存储示波器数字化速率高达2 g s a s ，打破国外在高速数字化存储示 波器的技术的垄断，为我国电子仪器与测试的发展开创了新的技术 领域，为国防军用领域高新技术的研究与开发提供现代化的检测、 分析、处理的强有力工具。 1 4 课题的主要工作 本课题为“6 0 m h z 1 0 m s p s ”数字宽带示波器设计与试验研究， 是科研项目的预先研究样机，包括数据采集( d a t aa c q ) 和控制器 ( a c qc o n t r o l l e r ) 两部分电路。 1 数据采集模块 数据采集模块组成如图1 2 示，包括被测信号的调理( 通道c h l 和c h 2 ) 、信号波形数字化和信号特定区段的数据捕获存储、数字时 基、触发系统组成。 6 0 m h z 数字存储示波器性能样机研究与试制 曲1 兰塑竺! u p - c h f 1 信号调理2 u p c t r l 0 m p a d c 9 2 8 8 s c l k c q r a m i1 “。d b d c 9 2 8 8 o m h 2 | 1 0 m ( e p m 3 2 5 6 ) 广 y s t r i u t o s c a c q r a m 2 前 滞后 读控制 间内插 u p d b u p c - u p d b 2 a c qc o n t r o l t e r p o w e r 该模块完成采集控制、处理、显示和通信功能。采集控制器的实 现可以有两科，方案选择：选择i s a 总线c p u 板或者自制单片机系统。 从经济出发，选择自制单片机系统。 电路的工作原理如下：被测量的信号经过信号调理，一方面送 a d c 电路转换为数字信号，另一方面产生触发脉冲，经主触发器变 换产生系统触发脉冲，以确定波形触发参考点。数字时基包含“时 钟发生器”、“超前滞后控制”和“时间内插器”等，为波形数字 化提供校准时间基准，控制a d 转换的数据存入r a m 中和从r a m 中读取数据，进行显示。这里主触发器受到数字时基提供的触发使 能( t r i e n ) 控制。 为了观测方便，系统中设计了“时间自动定标t i m ea u t o s c a u ” 电路，保证1 个显示时窗内自动显示2 3 个波形。 采集控制器通过接口电路连接数据采集模块，控制数据交换。 本次课题设计的非实时示波器，采用实随机取样技术，对于高频 重复信号采用随机取样，对于低频信号采用实时取样，充分利用实 前言 时和非实时取样的优点。 本次设计中，我负责的主要任务是设计a d 采集模块，包括： 信号调理、数字时基、时间内插、a d 转换数据存储等，其中数字时 基、时间内插等逻辑控制部件应用了c p l d 器件。 本次设计的示波器期望达到主要的技术特性： 6 0m h z 重复信号带宽 c h 灵敏度：1 0 m v 一5 v d i v 扫时5 n s 一1s d i v a u t o s c a n 实时样品率1 0 m s p s 时间分辨率2 0 0 p s l c d 显示 6 6 0 m h z 数字存储示波器性能样机研究与试制 第2 章模拟信号调理和触发整形电路 通道调理电路由高阻衰减电路、阻抗变换、主信号放大和触发 信号的前置放大组成。 本章重点阐述模拟信号调理电路及其工作原理。 2 1 信号的调理 设计的示波器有两个通道c h l 、c h 2 和一个外触发通道e x t ， 前两个通道c h l 、c h 2 完全一样，外触发通道的工作原理于基本一 样。为此，本章就只介绍c h l 通道。 2 1 1 衰减器及阻抗变换 示波器的测量范围是有限的，特别是数字示波器，它采用了a d 转换器，a d 转换器的输入信号要求v p p 为l 伏。所以前级的放大器 的输入和放大器的放大倍数都要所限制。本次设计的示波器的输入 最大幅度值为4 0 伏，而最小幅度值为8 0 m v 。所以必须在信号调理级 将信号放大或衰减。电路中设计了两级衰减器，当信号太大时进行 衰减，当信号较小时，信号直通。衰减器两级分压电阻组成。图2 1 中第一级r a l r a 2 = 9 ：1 ，衰减比为1 0 ：l 。第二级r a 4 r a 5 = 9 ：1 ， 衰减比为1 0 ：l ，信号衰减与否，由继电器控制。当两级衰减网络都 衰减时，衰减比为1 0 0 倍。 模拟信号调理和触发整形电路 图2 1 信号衰减网络 图2 1 中的电容c b 2 、c b 5 、c b 3 的为补偿电容。其中r b 2 与c b 5 并联，r b 5 与c b 3 3 并联，形成阻容分压。假设输入信号为v ( t ) = s i n ( 2 7 t f t ) ，调节电容c b 5 ，满足 r b 2 r b 5 = r b 2 - j 【1 ( 2 n f c b s ) 】) r b 50r b 4 + r b 7 - j 【l ( 2 n f c b 3 ) 】 就可以实现高频信号补偿作用。上式中f 的范围为0 - - - 6 0 m h z ，无论 如何调节电容c b 5 ，也不可能使f 在0 - - - 6 0 m h z 都满足等式。实际调 节时，只能考虑高频端的补偿，使高频端幅值满足要求即可。 电路中设计了阻抗变换级，如图2 ，2 所示。电路将1 兆欧姆的输 入阻抗进行变换。电路中q b 3 为场效应管，设计其输入阻抗为l 兆 欧姆，q b 3 的输出经过射随器q b 2 缓冲，变换成低阻抗输出。 6 0 m h z 数字存储示波器性能样机研究与试制 q b 3 j f e t 2 n 5 8 5 4 2 12 信号主放大级 图2 - 2 阻抗变换器 信号放大是信调理电路的重要组成部分。其作用是将输入的小 信号放大，要求电路的带宽内的失真小，增益稳定。我们选择了高 增益的视频集成运算放大器a d 5 5 3 9 来完成信号的前置放大。如图 2 3 示。 a d 5 5 3 9 的性能特点： 增益带宽为1 4 g h z c m r r ：7 0 d b m i n p s r r ：1 0 0 9 v vt y p e 模拟信号调理和触发整形电路 图2 - 3 主放大器电路图 电路中v r b 4 提供偏置电压，调节后置级输出偏置电压，可以使 后置级输出直流电压达到v o d c = 10 0 0 v ，正好等于a d 9 2 8 8 a d c 输入 中心电压值。 a d 5 5 3 9 的12 脚和1 4 脚之间接了电容c b l o = l o p f ，形成负反馈， 用来补偿脉冲波形的上升沿( 下降沿) 变化的陡度，有利于带宽内 增益稳定。电容c b l 0 用来调整放大电路带宽，其公式如下： 3 卿g 孵门纠2 丽1 该电路增益取决于：彳v z ( 1 + 赢r b 2 3 ) ，实际实验测试中调r b 2 3 和 c b l 0 值，测得该级放大器的增益带宽数据。当r b 2 3 2 7 k q ， c b l 0 = 10 p f 时，数据如表2 1 示。 1 0 6 0 m h z 数字存储示波器性能样机研究与试制 实测数据表2 1 输入信号频率a d 55 3 9 输出电压a v = v o u t v i n ( v i n = 10 0 m y ) r o u t ( n l v ) 5 m h z8 8 088 l o m h z7 6 07 6 15 m h z6 0 0 6 2 0 m h z6 0 06 2 5 m h z6 4 064 3 0 m h z6 4 06 4 3 5 m h z6 4 06 4 4 0 m h z6 4 06 4 4 5 m h z6 3 06 3 5 0 m h z6 0 06 5 5 m h z6 0 06 6 0 m h z6 0 06 6 5 m h z6 0 06 7 0 m h z6 4 06 4 7 5 m h z6 0 06 0 f8 0 m h z6 0 06 0 l8 5 m h z5 8 058 经过前置放大器a d 5 5 3 9 的放大后，信号送入1 、2 、5 衰减器， 这一级电路的设计是为了观察波形方便，提高读数的精确度。其中 衰减比例设置为l 、2 、5 ，完全依靠分压电阻来实现。电路如图2 - 4 所 刁o 模拟信号调理和触发整形电路 r a 2 8 。咖。声 r a l 3 = 2 u a 2 匮 d 】 u 2 d 3 d 4 1 h 5 3 5 2 a t l s a t l s 3 a 1 l s 4 闺2 - 41 、2 、5 衰减器电路图 电路由衰减比例网络和多路选择电路两部分构成。多路选择器采 用了i h 55 3 2 。i h 5 5 3 2 的控制信号来源于微机。 2 1 3 后置放大器 1 、2 、5 衰减器输出的信号送到后置放大器，后置放大器采用 a d 8 2 8 。其功能是为了进一步提高信号的增益。如图2 5 所示： a d 8 2 8 的特点：a d 8 2 8 是低廉的双通道的视频放大器，增益和 相位误差为00 0 1 和o 0 0 5 度，增益为2 时，3 d b 带宽为1 3 0 m h z ， 良好的d c 特性，2 m v 的输入偏置电压。应用于要求2 倍增益且要求 高驱动能力的电路。较适合用于驱动a d c 。( 每通道驱动电流最小为 5 0 m a 的) 。 后置放大器的放大倍数为r a 4 2 比r a 4 l ，工作原理如主放大级， 这里不在重述。 1 2 u 儿m洲童| 肺m 6 0 m h z 数字存储示波器性能样机研究与试制 图2 5 后置放大器原理图 2 2 触发信号的产生、整形、和选择 2 2 1 通道的触发信号的产生与选择 为了减轻a d 8 2 8 的负载，避免影响a d 8 2 8 输出的去a d 转换器 的信号，从而提高精度。a d 8 2 8 的第一级输出再次输入到第二级放 大器进行放大，第二级放大器输出作为触发信号，这样作同时保证 了触发信号有足够的幅度。见原理图2 5 所示。 电路中c a 2 2 的作用是补偿脉冲信号的响应特性。具体原理于与 a d 5 5 3 9 处的反馈电容相同。 触发源有多路。如c h l 、c h 2 、e x t 、a c 等，通过多路器选择 其中一路，触发源选择信号来源于接口电路( 见第六章) 。选择的触 模拟信号调理和触发牲形电路 发信号由通过比较器比较整形，输出上升沿、下降沿的触发信号。 上升沿、下降沿的触发信号、自动触发信号、电视上升沿、下降沿 触发信号再次通过多路选择器选择，选取其中一路作为系统触发信 号。见图2 - 6 ： 多 号信导 路 信号 。 选 ! 信号 择 学信导浩柽。 器 告信导 靠柽 号信导洗择。 信号诜柽 2 2 2 触发比较器 图2 - 6 系统触发信号产生电路框图 经过多路选择器i h 5 3 5 2 输出的触发信号送到a d 9 6 9 8 进行比较 整形，见电路图2 7 所示。 a d 9 6 9 8 是高速t t l 电平兼容的比较器，其特点入下： + 5 v 供电或5 v 差模输入为2 2v _ 一3 7 v ( 5 v 供电) 4 5 n s 传播延迟 2 0 0 p s 的传输延迟误差 双比较器 应用于峰值检测、高速触发、超高速脉冲宽度鉴别器 1 4 6 0 m h z 数字存储示波器性能样机研究与试制 图2 7 触发比较电路 这里，触发信号送a d 9 6 9 8 p in 7 “+ ”端，触发比较参考电平t r l e v 送a d 9 6 9 8 p i n 8 “一”端，调节触发t r l e v 值可以选择需要的信号触 发参考点，使系统得到稳定的参考点。 设计中要在a d 9 6 9 8 输入端( 含“+ ”，“”端) 上的信号噪声尽 可能低，否则，将造成触发晃动。如图2 - 8 示。 v ( t 1 晃动时刨 、 | _ 一 l v p s i n ( 2nf t l 千；v 纨士 上 一夕过零点触发 图2 - 8 噪声引起的触发晃动 模拟信号调理和触发整形电路 设信号为v ( 1 ) = s i n ( 2 h f i ) ，噪声为v ，触发晃动时间为 v ( ，) = v p s i n ( 2 彬) 鲁= 2 杪一s ( 2 了d v l m a x ：竽：2 h vf v v f 万lm 8 一下2 a vvt 。2 而2 百。万 ny , j s n r - 2 0 l g 如果s n r 2 2 0 “j 夏1 西1 叱t d j 肛去= 1 舭 1 02 0 。 。+ 。 当f _ 1 0 0 m h z ，t d j = 1 5 9 p s 。 当f = l m h z ，t d j = 1 5 9 n s 。 如果s n r _ 4 0 时l d j 2 去去帆td j 1 2 丽1 = 。1 6 1 02 0 。 当f 2 1 0 0 m h z ，| d j 2 1 5 9 p s 。 当f - l m h z ，t a j 2 1 5 9 n s 。 1 6 6 0 m h z 数字存储示波器性能样机研究与试制 第3 章采集时钟电路的设计 时基电路是数字存储示波器控制电路的主要部分，为a d 转换 器提供了采样时钟、也为s r a m 提供了读写控制信号。数字示波器 的扫描时问概念与模拟示波器的扫描概念不同，它将模拟信号经过 a d 转化后存入存储器，然后再从存储器中读出，故数据的写入存储 器的速度与扫描速度快慢有关，即与“t d i v ”的设置有关。而从存储 器中读出的速度无关，即与显示速度无关。所有数字示波器中，都 有一个准确度商，稳定性好的晶体震荡器，经过分频组合，产生符 合“t d i v ”开关要求的写脉冲，去控制a d 变换器和存储器的写入。 本样机的时基电路由时钟产生电路、分频电路、超前滞后控制电路 三大部分主成。本章阐述时钟电路、时钟分频电路以及a d 转换后的 数据存储电路。 3 1 时钟分频电路设计的思想及要求 根据要求a d 选用了1 0 m h z 工作频率的a d 9 2 8 8 芯片，所以晶 体选用4 0 m h z 。经过四分频得到a d 的工作时钟。由于显示时，每 屏为1 0 格，每格为2 5 个点，每格对应的时间： ，d i v ：2 5 1 _ ，；i n 。 当w c l k = 1 0 m h z ，对应的“t d i v ”为2 5 u s 。由于要求时钟分 频电路将1 0 m h z 时钟分频为多种频率，设定“t d i v ”档位分为多个， 具体见表3 1 示： 频 1 052515 0 02 5 0t 0 05 02 5 l o25 窒 m h z m h zm h zm h zk h z k h zk h z k h z k h zk h zk h zk h z t d l v1051 02 55 0o1o2 50512551o u su su su su sm sm s1 t i sm sm sm sl n s 采集时钟电路的设计 续表3 1 频1 k h z5 0 0 h z2 5 0 h z1 0 0 h z5 0 h z2 5 h z1 2 5 z5 h z2 5 h z 率 t d i v2 5 m s5 0 ms0 1so2 5s05sls25 s5s1 0 s 上述“档位”为实时取样变换方式，5 ns 1u s d i v 为随机取样变 换方式，对应内插时间分辨率( 等效取样周期) 为2 0 0 p s 一4 0 n s ， 或者说等效取样变换速率为5 g s p s 2 5 m s p s 。 3 2 时钟分频电路的原理 时钟分频由三部分组成：四分频电路、计数器分频电路、时钟选 择电路。如图3 一l 示： 4 0 m h z 四分频l 1 0 m h ll - 时 1o m h z 5 h - 一 钟 1 分频电路u 选 l l 择 3 21 四分频电路 图3 1 四分频电路 四分频电路十分简单，由两个d 触发器组成，产生1 0 m h z 时钟， 相位分别为1 0 m 0 、1 0 m 1 、1 0 m 2 、1 0 m 3 。由于我们设计a d 转换器 选择固定的工作时钟，选择了1 0 m 0 为a i d 转换器的工作时钟。1 0 m 3 也作为下一章的超前滞后计数器的同步时钟，1 0 m 1 输入给计数器分 频电路进行再分频。 6 0 m h z 数字存储示波器性能样机研究与试制 3 2 2 计数器分频 图3 - 2 四分频电路 计数器分频电路由移位寄存器、锁存器、计数器组成。负责产 生5 m h z 5 h z 的分频系数，分别对应5 u s d i v 5s d i v 的扫描档位。 如图3 - 3 所示。 1 移位寄存器 c p u 首先发出串行时钟，将串行数据打入移位寄存器中。移位 寄存器设计为3 3 位，分别为超前滞后计数器或分频计数器设置初始 值。 采集时钟电路的设计 图3 3 计数分频电路 其中，q 2 1 q o 共2 2 位用于计数器分频，q 2 0 q 0 用于设置分 频系数，q 2 l 用于设置是否分频。当q 2 l = 0 时，不分频，r a m 的写 入时钟为1 0m h z ，当q 2 1 = l 时，进行分频。q 3 1 用于分频计数器的 加载( 与其它信号组合) ，q 3 l = “0 ”时，不加载；q 3 1 = “l ”，可以 对分频计数器加载。其中，q 3 2 用于超前滞后计数器的加载( 与数 据信号组合) ，q 3 2 = 0时，不加载；q 3 2 - “l ”，可以对超前滞后 计数器加载。q 3 2 与q 3 1 不能同时为“1 ”。 2 锁存器 锁存器将移位寄存器输出的并行数据q 2 4 q 0 进行锁存，经过 锁存器输出的q 2 4 v q 0 中的2 5 位数据。 3 分频计数器 分频器的分频系数按照5 h z对应的分频值 = 1 0 m h z 5 h z = 2 0 0 0 0 0 0 = 0 x 1 e 8 4 8 0 ，即2 的2 1 次方，故需要2 l 位计 数器。计数器设计为具有同步加载的同步计数器，共2 2 位，q 2 1 固 定接“0 ”，计满后相当于2 1 位计数器计满后所计数值+ l 。这样设计 啷雨 6 0 m h z 数字存储示波器性能样机研究与试制 是为了增加可靠性。 首先，c p u 将分频的数据通过移位寄存器锁存在锁存器中，其 中分频允许信号s t b q ( q 2 1 ) ；1 ，将1 0 m 1 的时钟开放，使得计 数器的时钟c l o c k 为1 0 m 1 ，计数器工作，计满后输出信号t b f q - 。l ”， 此信号又两个作用，一是用于再次给分频计数器自动加载分频初始 值；二是用于1 0 m h z 时钟和分频后的时钟选择。s t b q ( q 2 1 ) = “0 ”， 将1 0 m l 的时钟关闭，使得计数器没有时钟，不工作，计数器的输出 s t b q 始终为0 。 3 2 3 时钟输出选择电路 经过前面的电路产生的采样存储的时钟分为1 0 m h z 时钟和分频 后产生的5 m h z 5 h z 各种频率的时钟，如何将上述两个时钟信号 用一根信号线输出呢? 这里设计是时钟输出选择电路产生a d 转换 器的采集时钟和存储器r a m 的写时钟。这两个信号是时钟电路中十 分重要的信号。如图3 2 所示：其中7 4 7 4 是个d 触发器，用来同步 分频时钟t b f q 信号。当s t b q = 0 ，关断d 触发器的输出信号l q ； s t b q = 0 反向后为“1 ”，放开1 0 m h z ，采集存储信号a c q c l k 输出为 1 0 m h z 。当s t b q 一1 ，放开d 触发器的输出信号1 q ；s t b q = l 反向 后为“0 ”，关断1 0 m h z ，采集存储信号a c q c l k 输出为分频时钟t b f q 信号。电路还产生了r a m w c l k 信号，用于存储器写时钟，这是时 钟电路中十分重要的信号。它与a c q e n 信号相或，只有在a c q e n 为低时才能产生写信号r a m w c l k 。 经过上述电路产生的各种时钟，分别为a d 转换器、r a m 读写、 超前滞后计数器提供了时钟。 3 3 a d 数字化及数据存储控制 在数字示波器电路中，将模拟量数字化的三个过程，“取样”、“量 化”、及“编码”，是由a d 变换器来完成的。模拟数字转换器将一 采集时钟电路的设计 个未知的连续模拟信号( 通常为电压) 转换为离散的数字信号，进 一步用于处理、显示、记录和传输。它是数字在示波器的核心，决 定着示波器存储带宽、分辨率等主要指标。 在数字示波器中，涉及对宽带信号进行数据采集和存储。高速 数据采集技术是宽带模拟信号数据采集的关键技术， 3 3 1a d 9 2 8 8 的性能特点 本系统中，a d 转换器选用了a d 9 2 8 8 ，a d 9 2 8 8 是8 b i t 双通道 含有采样保持电路的单片集成的模数转换器，具有低功耗、体积小、 动态特性好、易于实用的特点。其性能入下： 双8 b i t s 、4 0 m s p s ： 低功耗( 工作在1 0 0 m h z 时，每个通道9 0 m w ) ； 每个通道4 7 5 m h z 的模拟带宽； s n r = 4 7 d b ( 在4 】m h z 时) ； 1 每个通道的模拟输入范围1 v p p ，中心电平v i n 0 = v d = 1 0 0 0 v ； j 30 v 模拟供电( 27 v 3 6 v ) ； 输出方式和偶合可编码、电平兼容t t l c m o s ； 模拟输入： a d 9 2 8 8 的模拟输入具有不同缓冲，为了保证动态范围，a i n 和 a i n 的输入应匹配，输入电压为】0 2 4 v p p 。中心电压为v d + 0 3 ( v d 为模拟供电电压) 。a d 9 2 8 8 有两种参考电压，内参考电压和外参考 电压，内参考电压为1 2 5 伏。当r e f o u t 管脚接到r e f i n 时，芯片使 用内部参考电压。 时钟输入： 高速a d 转换器对时钟十分敏感，任何噪声失真、或者时钟抖 动都将叠加到a d 的输出上。因此，用户要特别考虑时钟的质量。 数据的输出： a d 9 2 8 8 提供数据锁存，四个时钟延迟后输出。数据在时钟上升 6 0 m h z 数字存储示波器性能样机研究与试制 沿以后经过t p a 延迟输出。a d 9 28 8 的时钟不得低于1 m h z ，否则，动 态性无法得到保证。 a d 9 2 8 8 有s l 和s 2 两个管脚用来选择工作模式。我们选择s l = 1 ， s 2 = o 方式，a 通道和b 通道都接同一个时钟，两个通道同时输出数 据。具体见图3 4 。 图3 4a d 9 2 8 8 工作模式选择电路 3 3 2 数据采集的工作原理 a d 9 2 8 8 的时钟输入1 0 m h z 时钟，两路转换时钟接同一个时钟， 使两路转换同时进行转换。转换后的数据经过7 4 a c 2 4 5 缓冲，再传 给s r a m 锁存。c p u 经过7 4 a c 2 4 5 将s r a m 中的数据读回c p u 中 进行处理，如滤波、显示等。 采集时钟电路的设计 为了更好的说明电路的工作原理，我们一下具体分析通道a 的 工作原理。如图3 5 示。 址譬l k 十 j l c h 】垃譬 c h 2 盥； 进搔s q - 试搔s i - 氏 d 转 换 器 7 4 a c2 4 5l 7 is r a m w c l k 7 4 a c 2 4 5 l - j i c 3 i + 一r a m b k a d d 1 40 1 图3 5a d 路图转换及数据存储电路 1 数据的写入 a d 9 2 8 8 在采样脉冲的控制下，将输入模拟信号v i n 数字离散为 8 b i t 字信号输出到数据缓冲器i c l ，i c l 的d i r 接“0 ”，使得a d 9 2 8 8 的数据从9 2 8 8 端送到r a m 端；i c l 的使能信号接w c l k ，当写控 制信号w r a m 为0 ，允许9 2 8 8 的数据写入r a m 中。同时，地 址计数器对采样脉冲a c q c l k 计数，并将计数值作为存储器地址 信号输出至r a m 地址存储器的地址端口。 2 数据的读出 c p u 发出读控制信号后，经过接口电路解读后产生r r a m 控制 信号( 见第七章接口电路) 。在读信号r r a m a 有效时，a 通道r a m 的o e 有效，i c 3 打开，数据就送往c p u 的i s a 总线。 3 地址计数器 地址计数器设计为同步加法计数器。a d 采集每次连续采集3 2 k ， 存储器每次写入3 2 k 深度。如图3 - 6 所示。 在采集数据期间，r e n 为“l ”、a c q e n 为“0 ”，地址计数器 2 4 6 0 m h z 数字存储示波器性能样机研究与试制 的使能信号为“l ”， r r a m 信号为“0 ”( a c q e n 反向后为“1 ”) ， 放开a c q c l k 。这样，每来一个a c q c l k ，地址计数器加1 ，即地 址增加1 。由于地址计数器的时钟接的a c q c l k ，因此，保证了存储 一个采样数据，地址必然增加1 。 在采集数据结束后，r e n “0 ”、a c q e n 为“1 ”，地址计数器 的使能信号为“1 ”，反向后封锁a c q c l k 。这时，r r a m 信号为“l ”， 这样，每来一个读控制脉冲，地址计数器加l ，即地址增加l ，保证 r 每读取一个数据，存储器的地址必然增加1 。 m r r s r a m a a c o c l k ，a c o e n r e n 一陟 s s e t 旦 r a m a d d 少 c l k 加 1 4 一o 】 u 2 法 $ 刘 u p d w 襄 器 兰抄 c n t e n 图3 6s r a m 地址产生器电路 b 通道的工作原理与a 通道的工作原理基本相同，这里不再述说。 3 4 误差分析 高速数据采集系统的主要技术指标是噪声或信噪比。它由高速 a d c 的动态特性决定的。a d c 的动态特性是指输入为正弦交变信号 的性能技术指标。在理想情况下它是由量化引起的等效量化噪声。 而实际a d c 的动态特性指标则是由a d c 的非线性等因素所产生的 失真、噪声、频响误差等。 3 4 1 量化误差 理想a d c 采用均匀量化，其转换交流信号的误差仅仅是量化误 采集时钟电路的设计 差。理想a d c 产生的最大量化误差是4 - 1 2 v q ( 量化电压) 。当a d c 的满量程范围为( v ，+ v ) 时，n 位a d c 的量化电压v q 等于： v q = 2 v 2 4 r l 本系统采用输入满量程为l v 的8 位a d c 。其量化电压为： v q 一1 2 “8 4 m v 其量化噪声约为2 m v 。 在一个包含a d c 的数字采集系统中，当输入噪声电平较低时， 可以看作是理想情况，此时系统嗓声主要是量化噪声。 3 4 2 孔径误差 采样保持广泛应用于驱动a d c 的转换，以保证在a d c 转换时 间内，输入信号的变化小于05 l s b 。特别是当a d c 用于高速、高精 度数据采集时，a d c 对信号进行转换时，总需要一定的转换时间来 完成保持、量化及相应的编码工作，a d c 的转换时间t m p f v 取决于 转换方式、转换位数等多个因素。如a d c 转换时间t c o v 内，输入 模拟信号仍在变化，此时进行量化显然会产生一定的误差，为此在 a d c 之前再加一个采样保持器( s h a ) 进行改善，这相当于在a d c 转换时间内开了一个窄“窗孔”，将此窗孔开启瞬时内的模拟信号快 速采集进来，此孔称为“孔径时间”t a ( t a 一般远小于t c o v ) 。显然， 如在孔径时间t a 内，输入模拟信号的变化仍不能忽略，也会引起一 定的误差，但此误差远小于前者。我们称其为“孔径误差”，图3 7 所示为孔径时间与孔径误差间关系： 米佯刊闻讯妣刁：定性 】l 厂飞j | ，l l 。7 【警= z t i iii 研，住不定性 6 0 m h z 数字存储示波器性能样机研究与试制 图3 - 5 孔径时间与误差的关系图 孔径误差v = _ d v t ，其中v 为孔径抖动引入的误差。孔径误差 可以用r m s 时间抖动来表示，r m s 孔径抖动产生的r m s 电压误差 定义为有效孔径误差。a d 转换器在数字高速变化的信号时，孔径抖 动会引起有效位数的减少，因此，孔径抖动特性常用来评价a d 转 换器正确数字化快速变化的输入信号的能力。 假设电压允许的误差为l 2 l s b ，那么v = 2 2 “1 ，( n 为比较器 的位数) ，那么，不产生大于l 2 l s b 误差的满刻度输入正弦的最大频 率为： v ( 0 = s i n ( 2 妒) 瓦d v = 2 h v p c o s ( 2 h f i ) 妾l：警：2hvvfmax vl d l j 2 女 2 儿7 。矿n + i1 刮一4 h v v t a j 前茁2 2 l t t a j 2 n + i 其中，。为高斯分布盯，对于双极性输入电压v p ，选2o - 作为 孔径抖动的最大值，即2 t d i 0 我们选取了a d 9 2 8 8 ，n = 8 ，t d j = 5 p s ，那么f m 。= 1 2 5 m h z 。同样， 在不考虑其它误差的情况下，通过上述公式可以计算f i 。满刻度正弦 信