（测试计量技术及仪器专业论文）基于dsp的微陀螺伺服系统设计.pdf

摘要 微机械陀螺( 简称微陀螺) 是8 0 年代末采用纳米技术加工出的新一代微型惯性陀 螺，因其不需要有支架的旋转部件，便于小型化，而得到广泛重视。但是微陀螺系统的 精度问题一直没有得到很好的解决，这限制了微陀螺的应用范围。论文尝试从微陀螺的 信号提取、控制等电路组成的伺服系统着手，通过设计新的电路以及采用数字信号处理 技术来提高微陀螺系统的精度。 论文主要要解决的是微陀螺信号的提取问题，这本质上是一个微弱信号的检测问 题。如何有效地提取信号并放大信号是要解决的首要问题。论文从研究微陀螺内部结构 出发，对微陀螺输出信号的提取和放大、降噪除干扰以及锁定放大等各个环节进行了详 细的讨论。在微陀螺信号的提取电路中，论文开创性地提出了谐波提取方法，并申请了 专利。由高速数字信号处理器( d s p ) 构成的数字处理系统对从微陀螺中提取出来的信 号进行数字量化、分析，并通过串行通讯接口将所得数据传送给p c 机。论文详细讨论 了数字处理系统的软硬件构成。同时论文还提出了种锁定放大电路，利用其对微陀螺 输出的信号进行锁定放大，得到的结果和由d s p 计算所得结果互为参考。 关键词：微陀螺微弱信号提取锁定放大数字信号处理d s p a b s t r a c t t h i st h e s i sb r i n g sf o r w a r dat o t a l l yn e wm e t h o d o l o g yt ot r yt oi m p r o v et h e p r e c i s i o no fm i c r o m a c h i n e dg y r o s c o p es y s t e m ，i n c l u d i n gab r a n d - n e wa n a l o gc i r c u i t a n dd i g i t a ls i g n a lp r o c e s st e c h n o l o g y h e r e ，t h em i c r o m a c h i n e dg y r o s c o p ei sak i n do f m e m si n e r t i a ls e n s o ru s i n gn a n o m e t e rt e c h n o l o g y ，a n dw eo f t e nc a l li tm i c r o g y r o s c o p e t h em a i np u r p o s eo ft h i st h e s i si st os o l v et h ep r o b l e mr e g a r d i n gt og e tt h ev a l i d s i g n a lf r o mm i c r og y r o s c o p e e s s e n t i a l l y ，t h i si sas m a l ls i g n a lm e a s u r e m e n tp r o b l e m s oh o wt og e tt h es i g n a la n da m p l i f yt h es i g n a li so u rp r i n c i p a lc o n s i d e r a t i o n d e r i v e d f r o mr e s e a r c h i n gt h ei n t e r n a ls t r u c t u r eo fm i c r og y r o s c o p e ，an e wm i c r og y r o s c o p e s e r v os y s t e mh a sb e e nd i s c u s s e di nv a r i o u sp a r t ss u c ha ss i g n a la c q u i s i t i o na n d a m p l i f i c a t i o n ，n o i s ed e c r e a s e 。l o c k i na m p l i f i e ra n dd i g i t a ls i g n a lp r o c e s s i nt h em i c r o g y r o s c o p es i g n a la c q u i s i t i o na n da m p l i f i c a t i o nc i r c u i t ，w eo r i g i n a l l yp u tf o r w a r dt h e h a r m o n i ca c q u i s i t i o nm e t h o d ，a n dw eh a v ea p p l i e df o rap a t e n t d i g i t a ls i g n a lp r o c e s ss y s t e mb a s e do nh i g hs p e e dd i g i t a ls i g n a lp r o c e s s o r ( d s p ) a n a l y s e sa n dd e m o d u l a t e st h ep r e p r o c e s s e da n a l o gs i g n a la n ds e n d s i t sr e s u l tt o p cv i as e r i a ic o m m u n i c a t i o ni n t e r f a c ei nt i m e t h er e a l i z a t i o no fh a d w a r ea n d s o f t w a r eo ft h i sd i g i t a ls i g n a lp r o c e s ss y s t e mi sc o v e r e di nt h i st h e s i s t h i st h e s i sa l s o a d v a n c e sal o c k i na m p l i f y i n gc i r c u i t 。a n dt h er e s u l tg o tf r o mt h i sc i r c u i ti st r e a t e da sa r e f e r e n c ef o rt h er e s u l tg o tf r o md s p k e y w o r d s ：m i c r o m a c h i n e dg y r o s c o p e ，s m a l ls i g n a la c q u i s i t i o n ，l o c k - i n a m p l i f i e r , d i g i t a ls i g n a lp r o c e s s ，d s p i l 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。 研究生签名：蔓未堕、 e t 期：趟支：至：阳 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名： 0 和a m l 的差频项也都被滤掉，只剩下n = l 的差频项，即 0 - 2 2 ) 所有和频项都被 z o ) ：2 a _ _ f f _ bc o s0 ( 3 2 3 ) 1 将( 3 - 4 ) 式和( 3 2 3 ) 式进行对比可知，利用方波作为参考信号可以得到与正弦波参考完全类似的结 果。因此，用方波代替正弦波作参考信号，电子开关电路代替乘法电路的设想是完全可行的。图3 1 0 显示了一个运放式电子开关相敏检波电路的原理图。 图3 1 0 运放式电子开关相敏检波电路原理图 如图3 1 0 所示，利用反相和不反向放大器分别对被测信号进行放大，放大倍数均为a ，从而得 至l j + a x ( t ) 和- a x ( t ) 两路信号。根据y ( t ) 移相后的电平高低控制电子开关的接通位置，实现与方波相乘 的过程。 在使用运放式电子开关相敏检波器的时候，要注意电子开关速度对工作频率的限制，同时要注 意运算放大器的工作速度和失调电压对输出的影响。更重要的是必须确保反相和正相放大器的放大 倍数相同，动态特性相似，否则在低通滤波放大器的输出端将引起一个直流电压分量。 另外一个必须要注意的是，电子开关k 连接到正相放大器的周期与连接到反相放大器的周期应 该严格相等，也就是说，电子开关k 的控制端波形必须是严格的方波，否则也会在低通滤波放大器 的输出端引起一个直流电压分量。 本系统采用芯片a d 6 3 0 来实现锁定放大器中的相敏检波功能。a d 6 3 0 内部结构见图3 1 1 。从 图3 。l l 中可以看到，a d 6 3 0 内部其实是一个电子开关电路。它是美国a d 公司生产的多功能、高精 度的平衡调制锁定放大器集成电路芯片。由两个运算放大器a 和b 、切换开关s 、输出积分放大器 d 、比较器c ( 含三极管t ) 、片内电阻、片内补偿电容组成。比较器c 的差模输入电压，即管脚9 、 1 0 之间的电压，只要大于1 5 m v ，即可使c 驱动开关s 置a 或b 。管脚5 、6 是共模失调调节，管 脚3 、4 是差模失调调节。通道a 和b 之间隔离度超过1 0 0 d b ，分时工作，因而互不影响。片内电 阻均是高稳定度的s i c r 薄膜电阻。片内补偿电容经外管脚连接，不需外接电容即可稳定工作在闭环 增益上。通道a 和b 属高精度、高速集成运放，其开环电压增益4 时1 0 0 d b ，输入失调电压 v o $ 1 0 0 z v ，输入失调电流l 。1 0 n a ，输入偏置电流，r 1 0 0 n a ，共模抑制比群帅1 1 0 扭， 电源电压抑制比k 。啪1 0 0 拈，转换速率& 4 5 v i t s ，开环带宽积b 2 胞。利用片内电阻 可组成闭环增益为士l 和士2 的对称增益放大器，闭环增益的精度高于士0 1 0 5 ，温度系数为2 p p m c 。 一2 l 一 东南大学硕士学位论文 可组成闭环增益为士1 和士2 的对称增益放大器，闭环增益的精度高于圭0 1 0 5 ，温度系数为2 p p m c 。 a 瞄o 俘翎o 件 孵o 一孵饼 a a d j d j r i o 0 h 卜 1 1 1 一 c 胁 a 融 缎毒 嘏 嘞 图3 1 1a d 6 3 0 内部结构示意图 因为感兴趣的是敏感端信号，所以将敏感端输出信号接到a d 6 3 0 输入端，以d s p 生成的倍频 正弦信号为参考信号，接到a d 6 3 0 的s e l a 中，s e l b 接地。a d 6 3 0 的输出信号由一个r c 无源低 通滤波器对其进行滤波，同时再接一个有源低通滤波放大电路，对信号进行进一步的滤波，并放大 信号。图3 1 2 显示了锁定放大器的原理图。 图3 1 2 锁定放大电路原理图 锁定放大电路的输入信号和参考信号如图3 1 3 所示，图中上面的信号为敏感端输出的二次谐波 信号，下面的信号为d s p 发出的参考信号，两者频率相同。表3 1 显示的数据是对锁定放大器鉴相 功能的检验。通过改变参考信号的相位，可以看到锁定放大器的输出会发生很大的变化。 一2 2 一 一峨 岫 腿脚溉一一畈 第! 章模拟自镕部分电镕设计 图3 1 3 锁定放大器的输 信号 表3 - 1 锁定放大器鉴相测试 参考信号相位( 。) 锁定放大器输出( v ) 1 0 2 7 8 946 3 8 88 2 - 72 1 8 6 8 5 8 4 8 2 0 6 1 0 2 5 7 8 29 7 7 637 7 66 l 78 0 在表3 - 1 中，参考信号的相位是指参考信号本身的相位，并不是参考信号和被解调信号( 也就 是敏感端信号，的相位差；锁定放大器输出是指锁定放丈嚣舶低通滤渡放大电路输出的直流信号的 电压值，即图3 - 1 2 中的v o 。在整个测试过程中，基波驱动信号的频率、相位和幅值都保持不变， 所有带通滤波嚣的通带频率和放大倍数也保持不变，从而保证敏感端信号的频率、相位和幅值不变。 同时，参考信号的频率和幅值也保持不变，锁定放大器中低通滤波放大电路的截止频率和放大倍数 不变。 东南大学硕士学位论文 3 3 4 电压移位电路设计 电压移位电路是服务于d s p 的。如前面第二章所述， 系统采用的方案中，需要d s p 采样驱动端和敏感端的信 号。t m s 3 2 0 f 2 8 x 系列d s p 的a d 模块是单极性的，它只 能接受o 3 3 v 之间的电压，而微陀螺输出的信号是双极 性的，大致在- 2 + 2 v 之间，因此，这个信号不能直接接到 d s p 的a d 模块上，需做电平转换，将电压移位到0 - 3 3 v 之间。该电路的原理图如图3 1 4 所示。 图中电容c 1 2 将微陀螺输出信号中的直流成分滤掉， 只让其中的交流成分通过，电阻r 3 1 和r 3 2 相等，从而将 电压移位后的信号的零点固定在1 5 v 左右，锗二极管d 5 和d 6 用来保护a d ，确保电压不会超过3 3 v ，也不会低 t0 v 。 微陀螺输出的双极性交直流混合信号经过电容的隔 直、电阻对电压的提升以及二极管对电压的限制后，便变成了单极性的0 - 3 3 v 信号。 3 3 5 屏蔽、接地和布线 有了好的设计，不一定能做出好的电路，这是因为我们还必须考虑外界干扰的影响。对 于微弱信号的检测，外界干扰是不可忽视的。干扰常可能造成比信息还强的噪声。它们除了从微陀 螺传感器进入外，从放大器进入也是主要渠道。 外界干扰进入放大器的途径。有从电源引入、靠电磁感应、纯电场作用和纯磁场作用( 称为横 向干扰) 以及从地进入( 称为纵向干扰) 等几种。 这些干扰通常是没有规律的，要消除这些干扰，方法主要有屏蔽、接地与布线三种措施。 a )屏蔽 对于从空间进入电路的外界干扰，靠对电路作良好的屏蔽，会起很好的隔离效果。屏蔽的对象， 既包括高频电磁干扰，也包括缓慢电或磁的干扰。不同干扰，采用不同的物理屏蔽效应。利用趋肤 效应，对于屏蔽高频电磁场干扰是很有效的。趋肤效应指出：高频电磁场难以深入导体内部，因此 可以利用一定厚度的导体盒密封仪器。抗缓变外电场干扰是利用静电屏蔽( 即导体内部电势不变) 的物理现象。静电屏蔽也可以屏蔽干扰源，使干扰无法传出屏蔽空间之外。进行屏蔽时，要注意屏 蔽盒必须与内电路地线相连，否则分布电容会引起寄生反馈，造成电路的不稳定；其次要注意屏蔽 盒不能与干扰源的地线相连，以避免干扰电流流入内部。 b )接地 一个测量系统，总是由若干部件组成，若电位不统一会引起互相干扰。接地可以统一各部件的 基本电位。但应注意，不得当的接地，反而会加大干扰影响。 c )布线 要做好微弱信号测量仪器，在布线上需注意如下几点： 信号线必须扭搅： 不要用电缆的屏蔽线作为信号的导体，信号线的屏蔽对所屏蔽的线路应有一定的电位： 若信号线较长，则应采取保护接地法。 弱信号线与干扰线或电源功率线应相互垂直，并保持尽可能的最大距离。信号线的接头处， 应尽量减小感应的环路面积： 模拟电路的地应与数字电路的地分开； 布线时，应减小杂散电容的影响。布线中要防止回路中的重叠面积，以减小相互感应。应使电 流环的面积尽可能减小。 2 4 。 第四章数字信号处理部分的硬件设计 第四章数字信号处理部分的硬件设计 4 1 数字信号处理部分硬件选型和方案概述 对于数字信号处理部分的硬件设计而言，处理器的选择是至关重要的，它需要完成数字信号的 处理，并且及时将所得结果传送给p c 机，将来则需要依据计算所得结果控制执行机构做相应的姿 态调整。在选型时，提出m o t o r o l a 的p o w e r p c 系列m p c 8 6 0 处理器，t i 的t m s 3 2 0 f 2 8 x 系列d s p 和p h i l i p s 的l p c 2 1 0 0 系列a r m 内核处理器这三种器件作为备选。下面分别对这三种处理器作一个 简要介绍。 m o t o r o l a 的m p c 8 6 0 是一款广泛应用于通信领域的高性能3 2 b i t 处理器，它具有双核结构，除 了主处理器核外，还有一个专用于各种通信接口处理的核，两个核之间可以通过内部总线和内部双 端口r a m 进行高速数据交换，应用在通信领域具有得天独厚的优势。之所以考虑这款芯片，是因 为其强大的性能，片内带有硬件乘法器，适合进行高速数字处理。 t i 是业界最成功和影响最大的通用数字信号处理芯片生产商，它的d s p 芯片具有很高的市场 占有率，其技术相当成熟。它的t m s 3 2 0 f 2 8 x 系列d s p 有f 2 8 1 0 和f 2 8 1 2 两个型号，是其2 0 0 0 系 列d s p 中最新推出的产品。两者在内部结构上完全一样，只是在外围接口上有些细微差别，f 2 8 1 0 比f 2 8l2 少一个外部存储器接口，其它接口都一样。t m s 3 2 0 f 2 8 x 系列d s p 更趋近于一般的微控制 器，它基于t m s 3 2 0 c 2 8 x 内核，最高可运行在1 5 0 m h z ，内部集成有1 2 8 k x l 6 ( t m s 3 2 0 f 2 8 1 0 为 6 4 k x l 6 ) 的f l a s h 和1 8 k x l 6 的单访问周期r a m ，以及1 6 通道1 2 b i t a d ，其中两路能同时工作， 大量的通用或专用i o 口，同时集成u a r t 、s p i 、s c i 、c a n 和看门狗等几乎所有常用的外围接口， 所有这些功能使得这款芯片非常适合于既要求强大运算能力又要求控制能力的场合。 p h i l i p s 最近推出一系列基于a r m 7 t d m i s 内核的处理器_ l p c 2 1 0 0 系列，它最高可运行在 6 0 m h z 。它带有1 2 8 k b 的f l a s h 以及6 4 i g 3 2 k 1 6 k b 的r a m ，同时集成了s p i 口、u a r t 口以及看 门狗等多种外围接口。 由于系统最终应用环境的特殊性，其硬件部分尺寸必须尽可能小，要求只能有1 平方厘米。因 此外围电路必须尽可能简单jm p c 8 6 0 由于其复杂的最小系统设计，以及封装形式，需要较大的投 入和较长的开发周期，不适合作为系统的处理器；l p c 2 1 0 0 系列由于其缺少a d ，加上频率偏低， 运算能力不高，也不适合。排除了前两个选择后，最终选择了t i 的f 2 8 1 2 。如前所述，f 2 8 1 2 拥有 极其丰富的外围接口，其芯片外围几乎不需要什么电路即可实现很多功能，省去了外接a d 、u a r t 、 f l a s h 芯片的空间，而且f 2 8 1 2 具有b g a 球阵列封装形式，这些特点保证了由f 2 8 1 2 为处理器组成 的微陀螺伺服系统数字处理部分完全能够在1 平方厘米大小的电路板上实现，并且拥有高达1 5 0 m h z 的运算速度。 感端d i。i ，“ 电源管理电路 动端d i 7 i 卅犬叭t p s 7 6 7 d 3 1 8 t m $ 3 2 0 f 2 812 滤波电路 卜 事件 管理 s c i 4 8 5 通讯接口 模块6 5 h v d 0 8 器 图4 1d s p 部分硬件电路框图 图4 1 为本系统d s p 部分的硬件电路结构框图。d s p 通过事件管理器发出按正弦波调制的p w m 波，经过滤波后生成驱动微陀螺所需的驱动信号；两路模拟信号来自微陀螺的驱动端和敏感端输出， 经过信号调理电路之后接到f 2 8 1 2 内部a d 模块的通道1 和通道2 ，f 2 8 1 2 对输入数据进行采样计 一2 5 东南大学硕士学位论文 算后，将结果通过其内部串行通讯模块( s c i ) 送给p c 机做进一步分析。f 2 8 1 2 的s c i 模块只支持 r s 2 3 2 通讯，而系统设计采用r s 4 8 5 协议与p c 机通讯，因此在f 2 8 1 2 外部接了一片r s 2 3 2 转r s 4 8 5 的芯片( 6 5 h v d 0 8 ) ，将f 2 8 1 2 输出的r s 2 3 2 电平转换为r s 4 8 5 电平。 4 2d s p 原理及结构概述 4 2 1 数字信号处理器概述 d s p 是数字信号处理器( d i g i t a ls i g n a lp r o c e s s ) 的英文缩写，是伴随着微电子学、数字信号处 理技术、计算机技术等学科的发展而产生的，是体现这三个学科综合科研成果的新器件。由于其特 殊的结构设计，可以把数字信号处理中的一些理论和算法实时实现，并逐步进入微控制器( m c u ) 应用领域。大部分的d s p 具有相似的架构，以下是对d s p 独特架构的一些讨论。 d s p 主要以数字的方式来处理模拟信号，它通常是读入一系列信号值，对它们进行过滤或一系 列操作。d s p 通常是将常数和值进行加法或乘法运算后，先形成一系列条目，再逐条地予以累加， 它担当了一个快速倍增器累加器( m a c ) 的作用，并且常常在一个周期中执行多次m a c 指令。为 了减少在建立串行队列时的额外消耗，d s p 有着专门的硬件支持，安排地址提取操作数和建立一些 条件，用以判断是继续计算队列的元素还是已经到了循环的末尾。 d s p 的主要特点可以概括如下： 哈佛结构：在这种结构中，程序存储器和数据存储器相互分开，拥有各自独立的空间，允许 取指令和执行指令全部重叠进行；可以直接在程序和数据空间之间进行信息传送，减少访问 冲突，从而获得高速运算能力。 用管道式设计加快执行速度：所谓管道式设计，即采用流水线技术，取指令和执行指令全部 重叠进行。d s p 通常有三级以上的流水线。t m s 3 2 0 f 2 8 1 2 有八级流水线。在每一时钟周期 执行多个操作。d s p 的每一条指令都是自动安排空间、编址和取数。d s p 支持硬件乘法器， 使得乘法能在单个时钟周期内完成。 支持复杂的寻址：一些d s p 支持模数和位翻转寻址，以及其他一些运算寻址。这使得一些 算法易于实现，如快速傅里叶变换( f f t ) 。 面向寄存器和累加器：d s p 所使用的不是一般的寄存器文件，而是专用寄存器，新推出的 d s p 产品都有类似于r i s c 的寄存器文件。许多d s p 还有大的累加器( 4 0 b “) ，可以在异常 情况下对数据溢出进行处理。 支持前、后台处理：d s p 支持复杂的内循环处理，包括建立起x 、y 内存和分址循环计数 器。一些d s p 在做内循环处理中把中断屏蔽了，另一些则以类似后台处理方式支持快速中 断。许多d s p 使用硬件堆栈来保存有限的上下文，而有些则用隐蔽的寄存器来加快上下文 转换时间。 4 2 21 m s 3 2 0 f 2 8 x 系列d s p 结构 d s p 器件的生命力主要取决于它在体系结构上不同于微控制器( m c u ) 的特点。以t i 的 t m s 3 2 0 f 2 8 x 系列芯片为例，图4 2 给出了t m s 3 2 0 f 2 8 x 系列d s p 的内部功能模块框图。t m s 3 2 0 f 2 8 x 属于f 2 0 0 0 系列，是f 2 0 0 0 系列最新型的d s p 芯片，有t m s 3 2 0 f 2 8 1 0 和t m s 3 2 0 f 2 8 1 2 两个型号， 它们的内核设计都是一样的，片内存储器容量、片内外设和主频也是一样的，只是后者有外部数据 总线和地址总线，而前者没有，所以前者芯片面积要比后者小很多，适合存储容量要求不高，空间 有限的应用场合。 一2 6 第四章数字信号处理部分的硬件设计 图4 - 2t m s 3 2 0 f 2 8 1 2d s p 内部结构框图 4 2 2 1 中央处理单元c p u l 0 5 j 中央处理单元( c p u ) 负责进行程序流的控制和指令的处理，它完成数据的传送、执行算术运 算、布尔逻辑和移位操作等。当执行有符号的数学运算时，c p u 采用二进制补码运算方式。 t m s 3 2 0 f 2 8 x 系列d s p 的c p u 是一种低功耗的3 2 位定点数字信号处理器。它集中了数字信号 处理的诸多优点，具有精简指令集计算( s c ) 功能、微型控制器结构、固件( f i r m w a r e ) 及工具 装置等。所谓数字信号处理的特性包括改进型的哈佛结构和循环寻址方式等；所谓r i s c 特性是指 单周期执行指令、寄存器到寄存器的操作以及改进型哈佛结构等：微控制器结构的特点则包括使用 直观指令简化操作、压缩和非压缩的字节应用以及对位的操作等。这也正是t m s 3 2 0 f 2 8 x 系列d s p 和其它型号的d s p 最大的不同之处，它不是普通意义上的数字信号处理器，它是具有微型控制器功 能的数字信号处理器，即具有d s p 和m c u 的双重功能，也正是因为这样，本系统才决定采用 t m s 3 2 0 f 2 8 x 作为系统的主控单元。 t m s 3 2 0 f 2 8 x 系列d s p 的c p u 内部集成多个处理单元，如硬件乘法器( m u l ) 、累加器( a c c ) 、 算术逻辑单元( a l u ) 、辅助算术单元( a r a u ) 以及d m a 控制器等。它们都可以在单指令周期内 执行完计算任务，并且这种运算往往是同时完成的，例如，当完成一个乘法和累加的同时，辅助算 术单元已经完成了下一个地址的寻址工作，为下一次的运算做好了充分的准备。因为d s p 可以完成 连续的乘加运算，而每一次的运算都是单周期的，这种结构特别适用于滤波器的设计，如i i r 和f i r 。 d s p 的这种多处理单元结构还表现在将一些特殊算法做成硬件，以提高速度，典型的有f f t 的位反 转寻址，语音的a 律、“律算法等。 一2 7 东南大学硕士学位论文 4 2 2 2 多总线结构1 0 5 i 微控制器( m c u ) 一直存在两种基本结构：冯诺伊曼( y o nm e u m a n _ r 1 ) 结构和哈佛结构。冯诺 伊曼结构具有单一总线，程序r a m 和数据r a m 都映射到同一空间，总线宽度与c p u 类型相匹配， 其取指令、取数据都是通过一条总线完成的，因此必须分时进行，在高速运算时，往往在传输通道 上会出现瓶颈效应。哈佛结构具有独立的程序总线和数据总线，d s p 内部一般采用的是哈佛 ( h a r v a r d ) 体系结构。它在片内至少有四套总线：程序的数据总线，程序的地址总线，数据的数据 总线和数据的地址总线。这种分离的程序总线和数据总线，允许同时获取指令字( 来自程序存贮器) 和操作数( 来自数据存贮器) ，而互不干扰，这就意味着在一个机器周期内可以同时准备好指令和操 作数，有的d s p 芯片内部还包括有其它总线，如d m a 总线等，可实现单周期内完成更多的工作。 对d s p 来说，内部总线本身就是个资源，总线越多，可以完成的功能就越复杂。 t m s 3 2 0 f 2 8 x 系列d s p 共有六条总线，分别是p a b 、p r d b 、d r a b 、d r d b 、d w a b 和d w d b 。 其中p a b 是2 2 位程序地址总线，用来传送来自程序空间的读写地址。p r d b 是3 2 位程序读数据总 线，p r d b 在读取程序空间时用来传送指令或者数据。d r a b 是3 2 位数据读地址总线，用来传送来 自数据空间的读地址。d r d b 是3 2 位数据读数据总线，在读取数据空间时用来传送数据。d w a b 是3 2 位数据写地址总线，用来传送来自数据空间的写地址。d w d b 是3 2 位数据程序写数据总线， 在对数据空间或程序空间写数据时用来传送数据。表4 1 表示了在存取期间时如何使用这些总线的。 表4 1 用于访问数据空间和程序空间的总线概况 存取类型地址总线数据总线 从程序空间读 p a bp r d b 向程序空间写啪d w d b 从数据空间读 d r a bd r d b 向数据空间写 d w a bd d b 程序空间的读和写是不能同时发生的，因为它们都要使用程序地址总线( p a b ) 。程序空间的写 和数据空间的写也是不能同时发生的，因为它们都要使用数据程序写地址总线( d w d b ) 。而运用 不同总线的传输是可以同时发生的。例如，c p u 可以同时在程序空间完成读操作( 使用程序地址总 线p a b 和程序读数据总线p r d b ) ，在数据空间完成读操作( 使用数据读地址总线d r a b 和数据读 数据总线d r d b ) ，以及在数据空间完成写操作( 使用数据写地址总线d w a b 和数据程序写数据总 线d w d b ) 。 4 2 2 3 存储器映射1 0 6 1 t m s 3 2 0 f 2 8 x 系列c p u 本身不含存储器，但它可以访问t m s 3 2 0 f 2 8 x 片内其它地方的存储器或 者片外存储器。t m s 3 2 0 f 2 8 x 具有3 2 位数据地址和2 2 位程序地址，总地址空间可达4 m 字的数据 空间和4 m 字的程序空间。在t m s 3 2 0 f 2 8 x 中，所有存储器块都统一映射到程序空间和数据空间。 存储器被划分为如下3 个部分。 1 程序数据存储器。所有1 m s 3 2 0 f 2 8 x 芯片都具有片内单口随机存储器s r a m 、只读存储器 r o m 和f l a s h 存储器。它们被映射到程序空间或数据空间，用以存放执行代码或存储数 据变量。 2 保留区：数据区的某些地址被保留作为c p u 的仿真寄存器使用。 3 c p u 的中断向量：在程序地址中保留了6 4 个地址作为c p u 的3 2 个中断向量。通过s t l 的位v m a p 可以将c p u 向量映射到程序空间的项部或底部。 t m s 3 2 0 f 2 8 1 2 的存储器映射图如图4 3 所示。 存储器空间的低6 4 k 字存储器的地址为0 0 0 0 0 0 h 0 0 f f f f h ，可等价于f 2 4 x 2 4 0 x 系列d s p 的数 据空间；高6 4 k 字存储器的地址为3 f o o o o h 3 f f f f f h ，可等价于f 2 4 x 2 4 0 x 系列d s p 的程序空间。 t m $ 3 2 0 f 2 8 1 2 映射的特点是可以在c p u 之外通过存储器接口进行直接存取。该接口将c p u 与存储 器、外围设备或其他接口相连接，并为程序空间和数据空间准备了独立的总线，这意味着在访问数 一2 8 第四苹数字信号处理部分的硬件设计 据存储器的同时也可以从程序存储器读取指令代码。接口中还包含c p u 要求读写的选通信号，这些 信号能选择特殊的存储器块或者外设去进行数据交换。另外，除了支持1 6 位和3 2 位的存取操作外， t m s 3 2 0 f 2 8 1 2 还支持特殊的字节存取指令，它能访问地址字的最低位字节或者最高位字节，接口中 的选通信号能够指出数据总线上何时发生这种存取操作。 m 0 、m 1 、l 0 、l 1 和h 0 为片内s a r a m ( s i n g l e a c c e s sr a m ) ，共1 8 k 字。每个存储器块都 可以被单独访问，都可映射到程序空间或数据空间，可以存放指令代码或存储数据，且在读写访问 时都可以全速运行，即等待状态为零等待。 位于地址3 d 8 0 0 0 h 3 f 7 f f r l 内的是t m s 3 2 0 f 2 8 1 2 片内自带的f l a s h 存储器，其大小为1 2 8 k 字。和片内s a r a m 一样，f l a s h 存储器既可以映射到程序空间以存放指令代码，又可以映射到数 据空间以存储数据。f l a s h 存储器的操作是分区段进行的，这就意味着可以在程序运行时，往 f l a s h 里面写数据，而不需要使用专门的烧录器。此外f l a s h 存储器可以映射到数据空间，这就 意味着可以将一些需要掉电保存的数据直接放在f l a s h 存储器内。t m s 3 2 0 f 2 8 1 2 片内自带的 f l a s h 存储器受到代码安全模块的保护。该模块位于f l a s h 存储器空间的底部，占用8 个字，即 3 f 7 f f 8 h - 3 f 7 f f f h ，它是1 2 8 位的密码，用于保护f l a s h 、o t p 、l 0 以及l l ，防止非法用户通过 j t a g 仿真口取出里面的数据，或从外部存储器运行代码试图去装载某些不合法的软件，这些软件 可能会取走片内模块的内容。 位于地址3 d 7 8 0 0 1 卜3 d 7 f f f h 内的是t m s 3 2 0 f 2 8 1 2 的片内o t p 存储器，即一次性编程r o m ， 大小为2 k 字，其中厂家保留了1 k 字作为系统测试使用。o t p 同样受到代码安全模块的保护，也 可以映射到程序空间或数据空间。 在程序或数据存储空间的底部是b o o tr o m ，地址范围是3 f f 0 0 0 h - 3 f f f c 0 h ，里面包含了产品 版本号、发布的数据、检验求和信息、复位向量、测试用的c p u 向量表以及数学表等。b o o tr o m 的作用是实现d s p 的b o o t l o a d o 功能，b o o t r o m 内装有厂家的引导装载程序，当芯片被设置为微 机模式时，c p u 在复位后将执行这段程序，从而完成b o o t l o a d e r 功能。关于b o o tr o m 和b o o t l o a d e r 的详细介绍见5 4 1 节。 t m s 3 2 0 f 2 8 1 2 的中断向量位于程序空间的项部或者底部，具体依据s t l 中v m a p 位而定。当 v m a p = o 时，中断向量位于程序空间的顶部，地址范围是0 0 0 0 0 0 h - 一0 0 0 0 3 f h ，共计6 4 个字；当 v m a p = i 时，中断向量位于程序空间的底部，地址范围是3 f f f c 0 h 3 f f f f f h 。 t m s 3 2 0 f 2 8 1 2 在片内的数据存储空间映射了3 个外设帧( p e r i p h e r a lf r a m e ) p f 0 、p f l 和p f 2 ， 专门用作外设寄存器的映射空间，即除了c p u 寄存器之外，其它的寄存器均为存储器映射寄存器。 它们被分别映射在p f 0 、p f l 和p f 2 空间内。其中，p f 0 为2 k 字大小，地址为0 0 0 8 0 0 h - 一0 0 0 f f f h ， 它们直接映射至c p u 的存储器总线，可提供1 6 3 2 位的访问操作：p f l 为4 k 字大小，地址为 0 0 6 0 0 0 h 0 0 6 f f f h ，它们直接映射至3 2 位外设总线；p f 2 也为4 k 字大小，地址为0 0 7 0 0 0 h 0 0 7 f f f l l ， 它们直接映射至1 6 位外设总线。 一2 9 东南大学硕士学位论文 丑蚰 囊n d 曲- 由 抽o 嘲 埘2 嘲s 啊 曲引 矗7 嘲 如1 3 d 0 啪 0 1 3 f 7 阡 自鬻= 0 b f 幛 勘a f 矛嘲 囊口f 开 o a p 嘲，b 由- _ 嘲，岍 蛐鞫mp 托s p _ 膏呐s 哗呐s p 峨 i 咖一r x 3 2 ， ! 缓戮篆缀 爹 ，_ 蚯l _ d 茸v 岬i j ， - - 一一- - - - 一 椭劓嗍a k x 嘲 l 州囊u 硼 k x 恫 蛹e 僵l f 喇n y f ，一， 偿x x l 研 瑶彩蟛彰 p e k 毛o r r i | o j 秘i 喇i ， 伍潞6 l f 日蜘甜m p l l ， ，。”， f “， e h p 匪t l o 0 钐：彩 r 目n 嘲z ，o ， ，川 x 啊f 乃d 挑口t 甜( x 1 6 ，蕊s 吖啪” j ：? 。，：j i ：融黜d3 jj 。，。，：0 ，期阿犴2 h 憾11 8 kx 帖，x z c s o a n 们) l n 棋优蛐 只刚目f r a m e ，。：j ji ? ，? ? 郴xl s , p r o e ：嘲 ! 力i 粕，一j ：j 乞。 ：鬃荔彩爹貔鬻囊豁 日和州f 2 二。0 j js j j ? f 郴) c n 叫h 捌i、一 n 。? + 氢认t 般x 1 岛翻姗b 删 1 ts a p a m ( 4 k x t 6 , 氢撇翻o c 埘 瀚雾戮爹 黼细2 f 瑚x 氐茹面团 彩缓象黪荔2 x h t f z m l 6 “1 5 6 。x z c s s a n d t ) 泔o k qs d 舯日b 嘲j 戮鞴黪缀爹 ， r e e e 删 哟 7 ；獭：缀；： 唯冬龟 j 婪! 多! 龟鼍e 笋瞳翅d 蚺 1 2 b - 8 矬p j 嘲翻肿甜寸 h os 从艇辨k x l 6 i 。ir f 。；i ，。 s5 ， ，：7 i 。0f 。? f 。j e 羁- 、醴。一? + 。， ， n + ：，。；，i 。o ：，：，：| ，： t 跏d r o m ( 4 k x 1 田 x 哪f f z o n e 7 t a x 1 5 ，船鹭9 鲋聊 隹m 捌蕾m p n i c i 田 征m _ 酣膏一眦- l 。一一。一一一? -_-一-一-。 b r o mv e c 幻r r o ml 强x 篮i 肼v e c t o r 一吨! 辨x 竭 a e n 曲e d 西v m a p - 1 。m p t m c - o ，e i n i p e t 0 f r = d 晴e d 行v m a pi1 撕p ，i ki1 。日唰el 田 图4 3t m s 3 2 0 f 2 81 2 的存储器映射图 4 2 2 4 中断系统1 0 7 1 o 瑚2 嘲 嘲棚 t m s 3 2 0 f 2 8 x 系列d s p 的中断可以由软件激发或通过硬件触发( 来自某个引脚、一个外围设备 或片内外设) 。如果多个硬件中断被同时触发，d s p 就按照它们的优先级来提供中断服务。每个中 断，无论是软件中断还是硬件中断，都可归结为以下两类中的一种： 可屏蔽中断，这些中断可以用软件加以屏蔽或解除屏蔽。 不可屏蔽中断，这些中断不能够被屏蔽，t m s 3 2 0 f 2 8 x 将立即响应该中断并转入相应的中 断服务程序。 t m s 3 2 0 f 2 8 x 系列d s p 的c p u 按如下4 个步骤处理中断。 1 接收中断请求。必须由软件中断( 从程序代码中) 或者硬件中断( 从一个引脚或者一个基 于芯片的设备) 提出请求去暂停当前主程序的执行。 2 响应中断。如果中断是可屏蔽的，则必须满足一定的条件，才能被响应。这些条件会按照 一定的顺序去测试，具体可见本节后面的介绍。而对于不可屏蔽中断，c p u 会立即响应该 类中断。 3 准备执行中断服务程序并保存寄存器值。主要的执行过程如下： 1 )完整地执行完当前指令，清除流水线中还没有到达第二阶段的所有指令。 2 )将寄存器s t 0 、t 、a h 、a l 、p h 、p l 、a r 0 、a r l 、d p 、s t i 、d b g s t a t 、p c 和m r 一3 0 一 暑2暑誊o_-ii；墨荟蒜o ￥五童 、-j、l 富2曩毋善-8 薯工2胃节m首表i鑫 蕃。蛋鬟 第四章数字信号处理部分的硬件设计 的内容保存到堆栈中，以便自动保存主程序的大部分内容。 3 )取出中断向量并把它存入程序寄存器p c 中。 4 执行中断服务程序。c p u 调用相应的中断服务程序( i s r ) ，进入预定的向量地址，并且执 行已写好的i s r 。 t m s 3 2 0 f 2 8 x 系列d s p 的c p u 支持c p u 级上的1 个不可屏蔽中断( 订i ) 和1 6 个可屏蔽优 先级中断( i n t l i n t l 4 、r t o s i n t 和d l o g 玳t ) 。但是d s p 中集成了很多片内外设，每个外设都 可以产生一个或多个中断请求，从而去响应多个外设级上的事件。这导致在c p u 级上没有足够的能 力去处理所有外设的中断请求，所以需要一个集中的外设中断控制器，它可以对各种中断请求源作 出仲裁。t m s 3 2 0 f 2 8 x 系列d s p 引入了外设中断扩展模块( p