（测试计量技术及仪器专业论文）基于cpci总线的数字图形io设计.pdf

。上 i 尊 独创性声明 u lii ii ii iiiii iii iiil l ：y 1 7 4 0 2 10 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 躲弛丝! ! ) 吼铆年炻伽日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：三隧塑笙1 导师签名： 日期：_ f ，年月加日 一 0 ， 摘要 摘要 数字图形i o 模块是数据域测试中很重要的测试模块，它将数字信号发生器和 逻辑分析仪的部分功能整合到一块板卡上，同时完成数据发送和数据采集。它可 以向被测设备发送各种模式的测试信号激励源，还可以采集被测设备的反馈数据。 本课题设计的基于c p c i 总线的数字图形i o 模块就是用于课题搭建的数据域测试 平台之中。 本文采用了c p c i 接口芯片+ 可编程逻辑器件+ 静态存储器+ 双向驱动芯片的硬 件框架结构，完成了基于c p c i 总线的数字图形i o 模块。在c p c i 总线接口设计 上，仔细分析c p c i 总线的数据传输协议，采用成熟的p l x 9 0 3 0 芯片方案，作为 模块的总线接口芯片，缩短了整个开发的周期。基于c p c i 总线的数字图形i o 模 块的关键在对外部存储器的快速读、写操作。本文重点阐述了，对数字图形i o 模 块硬件电路的搭建，利用可编程逻辑器件完成整个系统的主控逻辑，实现了对外 部多片s r a m 进行各种模式的读、写操作。 由于数据域测试理论和技术的发展，对数据域测试仪器都提出了许多新的需 求。不管是模块的存储深度，还是收发数据速率，都有很大的提高。本设计研制 的基于c p c i 总线的数字图形i o 模块，具有4 8 通道独立输入输出，存储深度为 5 1 2 k b i t 每通道，数据速率最快可达5 0 m h z 。数据发送模式多种可选，可以是单次、 周期、离散电平数据发送，并且可以通过上层软件选择发送的数据速率。数据采 集模块带有通道触发、随机触发两种模式，方便测试人员根据测试需求灵活选择。 软、硬件联调的测试结果表明，本设计研制的数字图形i o 模块，符合课题需求， 可以很方便的运用到数据域测试平台当中。 关键词：f p g a ，c p c i 总线，数据发送，数据采集 一 一 膏 j 一 ， k ； a b s t r a c t a b s t r a c t d i g i t a lg r a p h i c si om o d u l ei sav e r yi m p o r t a n tt e s tm o d u l ei nad a t af i e l dt e s t ， w h i c hc a nb es m i p l ed i g i t a ls i g n a lg e n e r a t o ra n dl o g i ca n a l y z e rf o rd a t at r a n s m i s s i o n a n dd a t aa c q u i s i t i o n d i g i t a li om o d u l ec a ns e n dt e s ts i g n a l st ot h ed u ta n dc o l l e c t f e e d b a c kd a t af r o md u t t h es u b j e c td e s i g nd i g i t a lg r a p h i c s om o d u l eb a s e do n c p c ib u si su s e dt ob u i l dt h ed a t af i e l dt e s tp l a t f o r m t h es c h e m eo fc p c ii n t e r f a c ec h i p + f p g a + s r a m + t w o w a yd r i v ec h i p h a r d w a r ef r a m es t r u c t u r eh a sb e e na d o p t e dt oa c h i e v et h e d e s i g no fd i g i t a li o m o d u l e i nt h ec p c ib u si n t e r f a c ed e s i g n ，p l xc o r p o r a t i o n sp c ii n t e r f a c ec h i p p l x 9 0 3 0h a sb e e nu s e dt oc o m m u m c a t ew i t hc p c ib u s ，w h i c hr e d u c et h ee n t i r e r e s e r a c hc y c l e f o rt h ed i g i t a lg r a p h i c si om o d u l eo nc p c ib u s ，t h ek e yp a r ti sl a i ni n t h ee x t e r n a ls r a m sr e a d i n ga n dw r i t i n go p e r a t i o n t h i sp a p e rf o c u s e so n ，t h ed i g i t a l g r a p h i c sf o m o d u l eh a r d w a r es t r u c t u r e s ，i m p l e m e n tt h em a i nc o n t r o ll o g i co ft h ew h o l e s y s t e mw i t hp r o g r a m m a b l el o g i cd e v i c e ，f i n a l l yr e a l i z et h ee x t e r n a lm u l t i c h i ps r a m s v a r i o u sm o d e so fr e a d i n ga n dw r i t i n g a st h ed e v e l o p m e n to fd a t af i e l dt e s tt h e o r ya n dt e c h n o l o g y , w h i c hh a v ep u t f o r w a r dm a n yn e wr e q u i r e m e n t sf o rt e s ti n s t r u m e n t s w h e t h e rt h es t o r a g ed e p t ho ft h e m o d u l e ，o rs e n d i n ga n dr e c e i v i n gd a t ar a t e sh a v eg r e a t l yi m p r o v e d t h ed i g i t a lg r a p h i c s i om o d u l eo nc p c ib u sh a v e4 8 - c h a n n e li n d e p e n d e n ti n p u ta n do u t p u t ，w h o s em e m o r y d e p t hi s5 12 k b i t p e rc h a n n e l ，a n dt h ef a s t e s td a t ar a t e su pt o5 0 m h z av a r i e t yo f o p t i o n a ld a t at r a n s m i s s i o nm o d e ，w h i c hc a l lb es i n 酉e ，p e r i o d i c ，d i s c r e t e l e v e ld a t a ，a n d y o uc a nc h o o s et os e n db yt h es o f t w a r e t h et e s t e rc a nc h o o s ed a t aa c q u i s i t i o nm o d u l e s f l e x i b l ya c c o r d i n gt ot e s t i n gr e q u i r e m e n t s ，w h i c hc a nb ec h a n n e lt r i g g e r0 1 r a n d o m t r i g g e rm o d e s s o f t w a r ea n dh a r d w a r et e s tr e s u l t ss h o wt h a t t h ed e s i g no fd i g i t a l g r a p h i c si om o d u l e s ，m e e tt h et a s kd e m a n d s ，c a ne a s i l yb ea p p l i e dt ot h ed a t af i e l dt e s t p l a t f o r m k e y w o r d s ：f p g a ，c p c i ，d a t at r a n s i m i s s i o n ，d a t aa c q u i s i t i o n i l 目录 目录 第一章引言1 1 1 课题研究现状及本文的研究意义1 1 2 课题任务3 1 3 本文结构安排4 第二章数字图形i o 的总体方案设计5 2 1 数字图形i o 模块的性能指标要求5 2 2 数字图形i o 模块的性能指标可行性分析。6 2 3 数字图形i o 模块的数据域测试平台简介7 2 4 数字图形i o 模块工作模式简介9 2 5c p c i 总线数字图形i 0 整体框架构思与总体方案组成二：j ：9 第三章c p c i 总线的数字图形i 0 硬件设计1 3 3 1 c p c i 总线接口设计1 3 3 。1 1c p c i 总线简介1 3 3 1 2c p c i 总线接口芯片p c i 9 0 3 0 简介一14 3 1 3 c p c i 总线配置寄存器15 3 2f p g a 硬件电路设计1 7 3 2 1f p g a 芯片选型1 7 3 2 2f p g a 外围电路设计18 3 2 3f p g a 配置电路设计2 l 3 3s r a m 静态存储器电路设计2 2 3 3 1s r a m 静态存储器原理简介2 3 3 3 2s r a m 芯片简介2 5 3 3 3s r a m 电路设计2 7 1 1 1 目录 电路设计2 7 ：1 8 ：1 9 ：；i ) 3 ：z ：；：! 3 ：! i o 逻辑设计3 4 3 4 4 2c p c i 总线地址译码设计3 5 4 2 1 写信号边沿检测电路设计。3 5 4 2 2 地址译码设计。3 6 4 3 数据存储与读取功能设计3 6 4 3 1f p g a 双向总线设计3 7 4 3 2c p c i 总线读写外部s k a m 逻辑设计3 8 4 4 数据发送与数据采集功能设计3 9 4 4 1 数字锁相环介绍3 9 4 4 2s r a m 快速读、写信号时序设计4 1 4 4 3 任意模时钟分频模块设计4 2 4 4 4s r a m 地址计数模块设计4 4 4 4 4 1 地址计数模块存储深度设置电路设计4 6 4 4 4 2 地址计数模块单次计数模块电路设计4 8 4 4 4 3 地址计数模块使能选择电路设计4 9 4 4 5 数据采集触发电路设计5 0 4 4 5 1 触发电路设计5 0 4 4 5 2 触发通道选择设计5 2 第五章c p c i 总线的数字图形i o 模块调试与验证5 3 5 1 数字图形i o 硬件调试5 3 5 2 数字图形i o 功能测试与验证5 4 目录 5 3 板卡调试过程中的问题及解决方法5 9 第六章结论6 3 致谢6 4 参考文献6 5 l 驸录6 7 攻硕期间取得的成果6 9 v 第一章引言 第一章引言 1 1 课题研究现状及本文的研究意义 随着计算机和集成电子技术的快速发展，数字设备、计算机以及大规模集成 电路的研发、制造、检查和维修对其测试方法提出了许多新的需要，数据域测试 技术应运而生并且得到了迅猛的发展。数据域测试的目的在于对被测数字电路系 统，进行故障侦查和故障定位或者是对数字系统进行各种功能性的验证。数据域 测试大大的提高了数字电路系统的可靠性【l 】，它对飞速发展中的的集成电路工业具 有相当重要的地位。目前，数据域测试与传统的时域测试和频域测试已经三分天 下。 对于复杂的数字电路和系统，传统的时域测量和频域测量往往不能产生很好 的效果。由于数字电路测试中涉及到的多为离散的二进制数据，这种二进制数据 “1 ”用高电平表示，“0 用低电平表示，多个二进制的组合就构成一个数据。数 据域测试不同于当前的时域测量和频域测量，它所关心的是数字系统中多个信号 之间的逻辑关系和时间关系，传统的测试仪器如示波器、任意波形发生器由于通 道数太少，已经达不到数据域测试的要求。 数字信号发生器、逻辑分析仪的出现有效的解决了这一问题。数字信号发生 器能够为数据域测试提供多路离散的数字信号激励源，逻辑分析仪能同时采集分 析多路数字信号，获得对应通道的时序响应，从而得到被测数字系统的特性。 数字信号发生器是数据域测试中的一种重要测试仪器，它可产生数据图形和 图形宽度均可编程的并行和串行数据。同时，也可产生输出电平和数据速率可编 程的任意波形以及一个预先规定的数据流，并由选通信号和时钟信号来控制。数 字信号发生器的目的是用来模拟数字系统功能测试和参数测试的输入激励信号。 功能测试时找出被测器件在规定电平和正确定时激励下的输出，经过功能测试可 以知道被测系统的的典型状态；参数测试意味着参数的改变，如电平、定时、输 入信号的转换时间，必须在被测系统状态没有变化的情况下，找出它们可能的变 化范围。功能测试和参数测试在现代电子设备的调试和性能优化都是十分重要的。 逻辑分析仪式属于总线分析仪一类的数据域测试仪器，它主要用于查找总线 相关性故障，是数据域测试中使用最广泛的一种仪器，在目前的许多电子设备中， 电子科技大学硕士学位论文 都采用了数字技术和计算机技术来提高设备的技术性能和自动化能力，对于这些 复杂的电子设备，它的开发、测试和维护都必须要使用到逻辑分析仪，很难用其 他的仪器来替代。 利用数字信号发生器和逻辑分析仪就可以搭建数据域测试平台【2 】。一个被测的 数字系统可以用它的输入与输出特性及时序关系来描述，它的输入特性可用数字 信号发生器产生多通道的时序信号来激励，而它的输出特性可用逻辑分析仪来测 试，获得对应通道的时序响应，从而得到被测数字系统的特性。但是通过这样的 思路搭建的数据域测试系统，往往也有很多的缺点。搭建一个这样的测试平台， 往往价格非常昂贵，并且通用性不高，体积也非常大，为整个测试系统的搭建带 来了很大的困难。上层控制软件也不好编写，需要花费大量的时间来阅读文档和 编程手册。用通用的测试仪器，搭建的测试系统，灵活性不够高，不能按照被测 系统的变化来灵活改变发送，接收模式。这时候就需要开发一种专用的数据域测 试仪器，针对专门的被测系统。 随着v l s i 的高速发展，对数据域测试的要求也越来越高，国外很多公司也开 发了许多种类的数字o 设备。其中最具代表性的就是美国的n i 公司【3 】，它们已 经开发了许多款基于c p c i 总线，p x i 总线，p x ie x p r e s s 总线的数字i o 设备，数 据发送与数据速率最高做到了4 0 0 m h z t 4 1 ，但是这样的板卡往往价格非常昂贵，并 且通道数满足不了课题搭建的数据域测试平台的要求，所以就需要研发出一款通 用的数字i o 板卡，并且兼容课题需求的数据域测试系统。 本课题研制的c p c i 总线数字图形i o 模块，应用于一个数据域测试的c p c i 总线自动测试系统。数字图形i o 模块，将数字信号发生器和逻辑分析仪的某些功 能集于一体，它能向被测数字电路系统输出可编程的离散二进制测试序列，同时 还能采集分析被测设备反馈回来的数字信号。项目完成了4 8 通道，每通道存储深 度为5 1 2 k b i t ，5 0 m h z 速率的c p c i 总线图形i o 模块的设计。在c p c i 自动测试系 统中，c p c i 总线图形i o 模块不仅能通过软面板的编辑提供系统所需要的信号源， 完成高速率数字信号的传输；而且还能实现外部设备状态的读取和控制，进行多 通道数字信号的逻辑分析，并能够将所获的数据图形信号在虚拟仪器软面板上显 示。数字i o 模块，由于其输入输出可编程，赋予了测试人员更多的灵活性，大大 的方便了数据域测试。 2 第一章引言 1 2 课题任务 基于c p c i 总线的数字图形y o 设计，是课题组搭建的一个专门的数据域测试 平台，需要专门的数字信号激励源板卡以及数据采集板卡。经过方案论证，框架 构建，功能测试等开发过程，已经完成了数字图形i o 板的设计工作，达到预期指 标和功能。 本文的主要工作是介绍基于c p c i 总线的数字图形i o 模块的硬件平台搭建以 及设计方法。在可编程逻辑器件中，实现数字图形i o 的主要功能。实现数据域测 试系统的数字信号激励源的各种模式的发送，采集被测设备反馈回来的各种数据 信息，以及与c p c i 总线接口间的通信，并通过c p c i 总线接口实现上位计算机对 数字i o 板卡的收发测试。可编程逻辑器件f p g a 是这个设计中的重点，利用自项 向下的设计方法与流程，实现了c p c i 数字图形i o 模块的主要逻辑功能。利用 f p g a 的静态可重复编程和动态可系统重构的特性，可以根据被测系统的不同需 求，随时进行系统模式的改变，从而大大增强了系统的可操作性，方便维护性。 本文要完成的基于c p c i 总线的数字图形i o 功能如下： ( 1 ) i o 通道数量：6 4 通道。 ( 2 ) 数据传输速率：最快输入输出速率为2 0 n s b i t ，可硬件分频。 ( 3 ) 通道电平：l v t t l 。 ( 4 ) 通道存储深度：存储深度可选，最大为5 1 2 k b i t 通道。 ( 5 ) 发送模式可选，其中包括单次发送，周期发送，离散电平发送，同时发 送。 ( 6 ) 数据采集模式可选，其中包括上升沿触发，下降沿触发，无触发。 本文作者完成的任务主要有： ( 1 ) 研究c p c i 总线规范，以及c p c i 总线接口的读写时序。 ( 2 ) 研究a l t e r a 的可编程逻辑器件的各项特点，包括内部最大时钟频率， 引脚数量，逻辑资源等等，根据项目需求，选择合适的f p g a 芯片。 ( 3 ) 根据项目的指标要求，选用合适的外部存储器芯片，双向总线驱动芯片。 ( 4 ) 利用教研室已有的开发板，验证f p g a 以高速时钟，快速读写外部静态 存储器。 ( 5 ) 完成c p c i 总线数字图形y o 硬件电路的原理图设计和印制板的绘制， 以及f p g a 时序逻辑的程序编写，根据既定方案，调试验证数字图形i o 各项功能 与指标。 3 电子科技大学硕士学位论文 1 3 本文结构安排 根据c p c i 总线数字图形i o 模块的主要任务，本文的结构安排如下： 第一章引言 简要介绍课题的来源、研究意义以及国内外研究现状，对设计任务也进行了 介绍。 第二章总体方案设计 根据项目需求的各项功能指标，对数字图形i o 进行需求分析，设计总体方案， 并且进行方案论证，最终得到数字图形i o 设计方案。 第三章c p c i 总线数字图形i o 模块硬件电路设计 根据c p c i 总线数字图形i o 模块的硬件结构，对数字i o 的硬件电路做了详 细的介绍，包括c p c i 总线接口电路设计，数字图形i o 外围f p g a 电路设计，s r a m 静态存储器电路设计，双向电平总线驱动电路设计，对电源电路的设计也作了简 要介绍。 第四章c p c i 总线数字图形i o 模块逻辑设计 本章是全文的重点，主要介绍数字i o 模块的逻辑电路设计，包括f p g a 总体 逻辑框架的设计、f p g a 锁存与地址译码电路设计、数字i o 数据存储与数据读取 设计、数据发送与数据采集设计。 第五章c p c i 总线数字图形i o 模块电路调试与验证 介绍c p c i 总线数字图形i o 电路的硬件调试以及对数字i o 板卡功能进行联 合调试验证的过程和结果。 第六章总结 总结设计工作的完成情况，提出设计需要进一步改进和完善的方向。 4 j 一 第二章数字图形i 0 总体方案设计 第二章数字图形i o 的总体方案设计 c p c i 总线数字图形i o 模块可以作为数据域测试平台需要的数字信号源，还 可以对多通道数字信号进行数据采集，然后进行逻辑分析。数字图形i o 模块主 要包括图形数据发生，图形数据采集两大部分。模块带有存储功能，能以5 0 m h z 的高速时钟进行数据采样和数据输出。模块有6 个独立端口，可以同时工作，也 可独立工作。端口方向性可以独立定义为输入或者输出。 2 1 数字图形i o 模块的性能指标要求 数字图形i o 模块的主要技术指标有： i o 通道数量 6 4 通道 数据传输速率 最快输入输出数据速率为2 0 n s b i t ，可硬件分频 通道电平 i m l 通道存储深度 5 1 2 k b i t 通道 输出方式 单次序列输出，循环序列输出，离散电平输出 触发方式 随机触发，边沿触发，触发通道可选 端口方向性 可独立定义为输出或者输入 接口要求 采用高可靠的矩形连接器 5 电子科技大学硕士学位论文 2 2 数字图形i o 模块的性能指标可行性分析 数字i o 通道数量 课题搭建的数据域测试平台需要4 8 通道，双向输入输出可选的数字i o 模块， 同时还需要6 4 通道全输出模块，6 4 通道全输入模块，一共3 个模块。在方案设计 中，优先考虑双向输入输出的通道数4 8 通道，然后在4 8 通道的基础上，采用存 储器共用地址线的方式，将通道数量扩展到“通道。这样就可以同时满足数据域 测试系统的需求，4 8 双向通道，6 4 输出通道，6 4 输入通道。只需要调试出一块板 卡，在上层软件对板卡的配置不同，就能同时满足其他的需求，为此在板卡的驱 动程序的设计，就需要特定开发适用于多块相同板卡同时工作的过程中，对多板 卡的识别功能。 由于数字图形i o 模块的输入，输出通道数比较多。这对前期的芯片选型，连 接器选型，以及后期的p c b 印制板的布局布线，都有很大的挑战。需要综合考虑 通道数量，需要对应的存储器数量，选择合适的可编程逻辑f p g a 芯片。根据课 题的需求，选用的存储器为s r a m 静态存储器，存储器的容量为5 1 2 k * 8 b i t 。对该 存储器的操作需要大量的地址线与数据线，而这些地址线与数据线的控制都来自 于可编程逻辑f p g a ，f p g a 需要提供大量的引脚来满足存储器的控制，同时还需 要大部分的引脚来控制外围等同通道数量的双向电平驱动芯片。 项目设计之初，考虑的是用一片f p g a 加上一片c p l d ，来满足数字i o 模块 引脚数需求太多的问题。但是由于3 u 板卡大小固定，需要在顶层和底层摆放一片 f p g a 一片c p l d ，一片p c i 9 0 3 0 ，八片s r a m 静态存储器，八片双向电平转换芯 片，还需要摆放其他的电阻电容以及其他电路。，经过这样的布局，留给p c b 布局 布线的空间已经所剩不多，这就给p c b 的绘制带来了很大的困难。所以在f p g a 的最后选型上，选择了a l t e r a 公司的c y c l o n e i i 系列f p g a ，e p 2 c 2 0 0 i f 4 8 4 1 8 。 由于该f p g a 可用i o 引脚为3 1 5 个，只需一片就可以满足数字i o 的所有引脚需 求，也为p c b 的布局布线节省了大量的空间。 数字i o 数据传输速率 数据发送速率最高为每位2 0 n s ，可以通过5 0 m h z 的晶振提供时钟，通过可编 程逻辑f p g a ，读取外围静态存储器中，先前存储的数据。外围静态存储器，最快 读写操作周期可以为1 0 n s ，外围双向电平驱动芯片输入输出延时为3 5 n s ，所有主 要延时相加为1 3 5 n s ，满足系统每一位数据2 0 n s 的要求。 数字i o 通道电平 6 第二章数字图形i 0 总体方案设计 通道电平，系统的要求为i v l f l r i ，输出电平为3 3 v ，输入最大电平为5 v ， 输入电平具有很大的噪声容限，输出电平也可满足某些数字设备订l 电平的需要。 通道存储深度 每个通道数量，最大的存储深度为5 1 2 kb i t 。选用的外围s r a m 静态存储器， 存储容量为5 1 2 k ，满足系统对存储深度的要求。通过上层软件还可以，任意设置 存储深度，因为每次操作并不一定都是5 1 2 k b i t 的存储深度，在可编程逻辑器件 f p g a 当中，设置地址计数器的终止计数值，就可以很方便的设置读写存储深度， 在地址计数器的介绍中，将详细介绍存储深度的设置。 输出方式 模块的输出方式有周期序列输出，单次序列输出，离散电平输出，这些输出 方式都可以通过上层软件，控制可编程逻辑f p g a 中的地址计数器的计数方式， 来实现。周期序列输出，在数据域测试系统中，可以当成被测系统的时钟。单次 序列输出，可以用来模拟某些数字系统的控制时序序列。离散电平输出用来当做 某些数字设备的使能端，或者清零端。 触发方式 课题搭建的数据域测试平台，在输入触发方式，需要有边缘触发，随机触发。 触发方式的选择，可以通过上层软件来选择。在可编程逻辑器件当中，触发方式 的实现，可以利用d 触发器来实现。因为d 触发器，就是一个对边缘响应的器件。 端口方向性 数字图形i o 的端口方向性，可以独立定义为输出或者输入。在方案设计之初， 设想的就是把数字i o ，做成一个通用的模块，既可定义为6 4 通道全输出，也可 定义为6 4 通道全输入。还可以4 8 通道按照8 路一组的方式，能够每组独立定义 为输出，或者输入。 接口要求 输出输入的接口，采用j 3 0 j 系列的，矩形连接器，接触可靠，并且能提供足 够数量的i o 数量。 2 3 数字图形i o 模块的数据域测试平台简介 由c p c i 总线数字图形i o 的为核心搭建的数据域测试平台，系统组成框图如下： 7 电子科技大学硕士学位论文 黟哆鬈弼 锈簪? 哗碜 黟? 。f ，餐碜 豸莎二? ”j 钞缪 第 簪 掣- 0 k ?岛 二 ， c p c i !一数字i 一工控 绀 。零槽 转 图形 被测? ；机鬈 控制i 0 一设备i j j 器；：模块i 口4： d g # ，# 玩毫静盎碡s 。，霞鲁j 知ji 、础锄移，。j - ? j 0 1 凌 图2 1 数据域测试平台框图 数据域测试平创5 1 ，主要由工业控制计算机，c p c i 总线零槽控制器，c p c i 总 线接口的数字图形v o ，底层驱动函数和动态链接库，上层软件组成。系统的重点 是数字i o 模块，它能在5 0 m h z 的时钟下工作。数字i o 模块，发送数据当做被 测数字系统设备的测试激励源，测试激励源可以是连续的时钟，也可以是特定的 数字系统的控制时序，还可以是一些特定的离散电平。数字i o 模块，还需要采集 被测数字系统反馈回来的高速数据，然后传到上层软件，以供测试人员分析被测 数字系统的响应。对被测数字系统，进行的边界扫描过程，最能反映数字v o 模块 的总要性。 首先，需要在上层软件中编辑好，系统测试需要的测试序列，其中某一些通 道需要用来模拟连续周期的时钟序列，一些通道用来模拟控制时序，一些通道用 来模拟某些芯片的使能信号，这些都需要在上层软件中编辑完成。接下来，将在 上层软件中剪辑的测试序列，通过c p c i 总线接口，存储到外围的s r a m 静态存 储器中。然后，设置对应发送通道的数据发送模式，对应数据采集通道的采集模 式。接着，同时发送通道和采集通道同时工作，由于端口的双向可独立性，发送 通道和采集通道独立工作，互不影响。当被测数字系统的反馈信号，通过数字i o 板卡采集回来，存放到外围的静态存储器中。最后，上层软件通过c p c i 总线接口， 读回外围缓冲存储器中的反馈数据，进行处理分析，对被测系统进行故障定位， 故障诊断，或者是对被测设备进行功能指标验证。整个数据域测试流程中，数字 u o 模块不管发送测试激励源，还是采集反馈数据，都参与其中，并且起到了很大 的作用。 8 第二章数字图形i 0 总体方案设计 2 4 数字图形i o 模块工作模式简介 c p c i 总线数字图形i o 板卡，主要有四种工作方式【6 】，分别为数据存储、数 据读取、数据发送、数据采集。 ( 1 ) 数据存储：上层软件通过c p c i 总线，往对应的外部静态存储器的相应 存储单元，写入对应的数据。 ( 2 ) 数据发送：完成数据存储过后，f p g a 以5 0 m h z 时钟，快速读外部静态 存储器，数据经过双向开关驱动后，发送给外部被测设备r 7 1 。数据发送有多种模式， 通过对发送命令的设置，可以周期循环序列发送、单次序列发送、离散电平发送。 ( 3 ) 数据采集：数字i o 模块以5 0 m h z 的时钟，采集来自外部被测设备的反 馈数据，存放到外部静态存储器中。数据采集模式也有多种，通过对采集命令的 设置，可以随机采集、上升沿触发采集、下降沿触发采集。 ( 4 ) 数据读取：完成数据采集过后，上层软件通过c p c i 总线，把静态存储 器中的数据读回。数据存储完成过后，也可以执行数据读取，以验证数据存储功 能的正确性。 ，7 ：7； ，7庐 隽足由z k 尬。：， l c p c i 总线 r r 上层软件 数据读取 数字i o 模块 数据采集 被测设备，? j j 0 ，s ：? 一。：h i 。iz ，；麓f ，二：；7 。；，一，r 蕊- ；。i ；”c ? 也 图2 - 2 数字i o 模块工作模式 2 5c p c i 总线数字图形i o 整体框架构思与总体方案组成 通过对数字i o 的性能指标进行仔细的需求分析与功能验证，结合c p c i 总线 数字i o 在数据域测试中的应用，设计了基于c p c i 总线的数字图形i o 模块。上 层软件通过c p c i 总线可以方便的调用数字i o 模块，完成高速图形数据发送与高 速图形数据采集。其硬件组成框图如下： 9 电子科技大学硕士学位论文 图2 - 3c p c i 总线数字图形i o 模块硬件框图 其中p c i 9 0 3 0 与上层软件通信，控制图形数据的存储，读取，发送与采集。 当图形数据输出时，先把要输出的图形数据通过f p g a ，写到s r a m 里边进行存 储，分配个每个通道的存储容量为5 1 2 k b i t ，参考逻辑分析仪的设计，每8 个通道为 一组。当存储完成过后，通过可编程逻辑器件f p g a 以高速的时钟，把s r a m 的 数据读出，再通过双向总线驱动芯片7 4 c b t d 3 3 8 4 驱动输出，完成图形数据的发送， 激励被测设备。当图形数据输入时，通过f p g a 进行高速时钟进行采样，采样得 到的数据，先存入静态存储器s r a m 中，每通道也是5 1 2 k b i t 的容量。在本课题中 图形数据的发送与采集的所用到的s r a m 存储器，是一个存储器。当图形数据采 样存储完成过后，上层软件通过p c i 9 0 3 0 ，把s r a m 里边的数据一一读出，供上 层软件显示分析。 c p c i 总线数字图形i o 主要由4 部分组成：c p c i 总线接口电路，f p g a 控制 逻辑，s r a m 静态存储器电路，双向电平转换开关电路。 数字i o 板卡硬件的各个部分简要介绍如下： ( 1 ) c p c i 总线接口电路： 根据课题项目搭建的数据域测试平台，数字i o 板卡需要在c p c i 总线下工作。 c p c i 总线接口设计采用集成p l x 公司生产的p c i 9 0 3 0 芯片，它提供了对c p c i 总 线的完整解决方案，占用更少的电路板空间，并缩短开发时间。开始设想的是使 用高档可编程逻辑器件f p g a 自带的p c i 总线c o r e ，但是由于高档的f p g a ，价 格昂贵，并且p c i 的接1 2 1 时序非常复杂，加上实验室对f p g a 的p c i 总线c o r e l o 第二章数字图形i o 总体方案设计 使用经验不足，调试过程会变得非常困难，所以改用p c i 9 0 3 0 芯片作为数字i o 板 卡的c p c i 总线接口芯片，教研室针对p c i 9 0 3 0 的项目开发已经非常纯熟。 ( 2 ) f p g a 控制逻辑： f p g a 控制逻辑是本文的重点，它是整个数字i 0 模块的核心【8 】，整个数i o 的控制逻辑，控制时序都是围绕可编程逻辑f p g a 来实现的。如图所示可编程逻 辑f p g a 把9 0 3 0 的地址信息，数据信息锁存过后，输出给外部s r a m 存储器，以 及f p g a 内部各控制模块，完成控制信息的发送，工作模式选择，以及上层软件 多图形数据的加载和接收。当f p g a 工作模式时，只需要控制核心地址计数器工 作，就能以5 0 m 的时钟发送、采集图形数据。 蕊n 7 ；， 7 。一纛l a 1 2 2 i 。攀，m 。霉善 一； v4 地j a t ：线 。，。黔 地址选 孵，一，t ，“硼 择器。 等i 地删f p g a 敛器 ，t魏 分频b ， 垲丑c 烈， ，i 计数满。i? p 上f 1 9 0 3 0 ， 隙了纛萎 ! ：存储器7 一 ”接口：卷片 翁 一黑：匕二0 。，篆雾，一p 。 罢惦翌一一 帅l ，：l 选择器 读信号r d - o u t 。 k 。一、| ；l _ ? ；l 锄 剖篆兰辩， 主黧髦鬯鋈】 融i j 移拳刳r 瓤：，f _ 。i o ：铭 汐白写呼麓 零冠掣佰夏】 ”一一 ”6 图2 _ 4f p g a 内部逻辑框图 上面提到了可编程逻辑f p g a 是整个数字i o 板卡的核心，而f p g a 内部的 核心，又在于通过f p g a 对外部s r a m 静态存储器的读写操作。简单的说就是要 通过f p g a 模拟s r a m 的控制时序，产生s r a m 的读和写信号，以及操作s r a m 存储器的地址信号，这就要涉及到f p g a 内部的数字锁相环，f p g a 内部的地址计 数器。对外部s r a m 静态存储器的操作，可以是p c i 9 0 3 0 上层软件通过f p g a 对 s r a m 的慢速读写，以完成图形数据的存储与读取1 9 ；也可以是f p g a 用5 0 m h z 电子科技大学硕士学位论文 的高速时钟读写外部s r a m ，完成图形数据的发送与采集。 一 数字i o 模块的控制逻辑设计采用a l t c r a 公司的集成开发环境q u a r t u s 6 0 来完成，实现编程和仿真。对于f p g a 中数字i o 逻辑部分的详细设计，将在第四 章中作详细的介绍。 ( 3 ) s r a m 静态存储器电路： 整个数字图形i o 模块的工作流程，都离不开对存储器的操作。数字i o 模 块对图形数据的发送与采集，都要经过s r a m 静态存储器进行数据缓存。数字i o 模块的一个很重要的性能指标就是存储深度指标，还有数据传输速率，这个两个 指标都和选用的存储器密不可分。考虑到课题的项目需求，选用了i s s i 公司的生 产的i s 6 1 l v 5 1 2 8 a l 静态存储器。静态存储器s r a m 的操作时序比较简单，对 s r a m 的操作只需要，几个简单的信号就能完成，无需时钟同步，有利于整个项 目的进展开发。 ( 4 ) 双向电平转换开关电路： 由于数字i o 模块需要独立的输入输出，这就要涉及到双向开关的选择，支持 独立的输入输出，同时还需要兼有电平转换以及电流驱动的作用。在本课题中， 选用了t i 公司的s n 7 4 c b t d 3 3 8 4 ，作为数字i o 模块的双向电平驱动芯片，该芯 片输入输出最小的延时只有3 5 n s ，符合项目中2 0 n s 的要求。该芯片输入输出的最 小阻抗为5 欧姆，兼容5 v 的t t l 输入，同时将5 v 的输入转换为可编程逻辑f p g a 需要的3 3 v 的i ：v r 丌l 电平。s n 7 4 c b t d 3 3 8 4 操作简单，只需要一个使能信号， 就能连通输入与输出，简化了输入输出级的控制逻辑。 1 2 第三章c p c i 总线的数字图形f o 硬件设计 第三章c p c i 总线的数字图形i o 硬件设计 第二章简要介绍了c p c i 总线的数字图形i o 模块的总体方案设计，给出了数 字i o 模块硬件电路设计的整体构思，分析了各个电路模块的主要功能。本章将从 硬件的角度，详细介绍数字图形i o 模块各个部分的电路设计。 3 1 c p c i 总线接口设计 c p c i 总线接口电路，在c p c i 总线零槽控制器与数字i o 模块功能电路之间 起到了桥梁的作用，两者之间互相通讯，实现了控制命令的发送以及收发数据的 传递。本节从c p c i 总线特征出发，详细介绍c p c i 总线接口电路的设计以及 p c i 9 0 3 0 的配置寄存器的烧写设计。 3 1 1c p c i 总线简介 c o m p a c tp c i ( c o m p a c tp e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 简称c p c i ，中文 又称紧凑