（电磁场与微波技术专业论文）应用于光子探测系统的多协议总线.pdf

华 中 科 技 大 学 硕 士 学 位 论 文 i 摘 要 本文涉及的光子探测系统是欧洲粒子物理研究所的大型离子对撞实验中的多组 探测系统中用于光子探测的一组。该系统包括有数据传输、配置、监控、触发等功 能。针对其监控功能，在探测系统中的前端电子学板上设计了基于 fpga 的控制器 模块。该模块需要实现与读出控制单元、环境和工况监控的 adc 设备、单片机设备 和偏压设置 dac 等多个外围设备通信，达到实时监控和设置系统工作状态的目的。 由于其需与多个外围设备通信，故在其内部形成了一种多协议总线。多种协议共用 该总线，则需要进行总线仲裁来避免总线征用可能产生的冲突。 本文针对该需求提出了应用于光子探测系统的多协议总线的方案，该方案中的 多个总线协议包括 i2c 总线、spi 总线、altro 总线和 rcui2c 总线。其中，altro 总 线为可用于高速数据传输的并行总线，实现与读出控制单元的高速通信；i2c 总线、 spi 总线和 rcui2c 总线则为低速的串行总线，分别实现与单片机设备、偏压设置 dac 和读出控制单元等的通信。 在本文的研究工作中， 用 verilog hdl 编写了该多协议总线的代码， 在 modelsim 和 quartus ii 环境中对多总线协议进行了仿真，仿真的结果表明，所设计的多协议总 线满足设计要求。在 quartus ii 下对该工程进行综合、布局布线、生成下载 bit 或 prom 文件后，将其在控制器的 fpga 芯片内进行硬件调试和测试，测试结果表明 本文所设计的多协议总线达到了预期的要求，满足了控制器的需求。 由于本文所设计实现的多协议总线具备一定的通用性，故对其它具有类似需求 的设计有一定的参考价值。 关键词：光子探测系统；多协议总线；总线仲裁；现场可编程逻辑器件 华 中 科 技 大 学 硕 士 学 位 论 文 ii abstract phos(photon spectrometer) mentioned in this thesis is used for photon detecting, which is one of the detecting systems in alice(a large ion collider experiment) arranged by cern(european organization for nuclear research). its function modules consist of data, configuration, monitoring and trigger. to implement the function of monitoring, a controller based on fpga is set on the fee(front end electronics) card of phos. in order to monitor and set the work situation, this module needs to communicate with numbers of peripheral equipments including rcu(readout control unit), adcs used for monitoring environment and work situation, mcu(micro control unit) and dacs used for high voltage bias. thus a multi- protocol bus is formed. and bus arbitration is necessary when two or more equipments access the bus. for the requirement, a design of the multi- protocol bus applied to phos is proposed. in the multi- protocol bus, there are numbers of bus, including i2c bus, spi bus, altro bus and rcui2c bus. altro bus, a kind of parallel bus for high- rate data transmission, communicates with rcu; i2c bus, spi bus and rcui2c bus are all serial bus for low- rate data transmission. i2c bus is used to communicate with mcu while spi bus is for dacs, rcui2c bus for slow control by rcu. the work consists of design and realization. first, code the project of the multi- protocol bus in verilog hdl. then, simulate the project with the eda tools of modelsim and quartus ii. the simulation results indicate that the design meets the requirement. after that, synthesize the project, plat and fit, generate the bit or prom file, finally download it into the fpga chip, debug and test. the test results indicate the code of the project implements the design of the multi- protocol bus and meets the requirement of control module on fee. the design and realization of the multi- protocol bus in this thesis can provide some reference to other design with the similar requirements because of its certain universal. key words: phos; multi- protocol bus; bus arbitration; fpga 华 中 科 技 大 学 硕 士 学 位 论 文 55 缩略语 a alice a large ion collider experiment apd avalanche photon diodes c cern european organization for nuclear research clb configurable logic block csp charge sensitive preamplifiers d daq dataquistion dcs detector control system e eia electronic industry association eda electronic design automatic f fee front end electronics fifo first- in first- out fmd forward multiplicity detector fpga field- programmable gate array h hdl hardware description language hmpid high momentum particle identification detector i i2c inter- integrated circuit ic integrated circuit its inner tracking system isa industrial standard architecture l lhc the large hadron collider project m muonspec muon spectrometer p pci peripheral component interconnect 华 中 科 技 大 学 硕 士 学 位 论 文 56 pcm phos control and monitoring phos photen spectrometer pld programmable logic device pmd photon multiplicity detector pwo lead- tungstate crystal r rclk readout clock rcu readout control unit rtl register transfer level s sci serial communication interface scl serial clock line sclk serial clock sda serial data spi serial peripheral interface t tof time- of- flight tpc time projection chamber trd transition radiation detector tru trigger region units u usb universal serial bus v vesa video electronics standard association vhdl very- high- speed integrated circuit hardware description language vl vesa local bus 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个人或 集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在 文中以明确方式标明。本人完全意识到，本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。 本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密 ，在_年解密后适用本授权书。 不保密。 （请在以上方框内打“” ） 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日 本论文属于 华 中 科 技 大 学 硕 士 学 位 论 文 1 1 绪论 1.1 光子探测系统 phos(photen spectrometer)光子探测系统是欧洲粒子物理研究所 cern (european organization for nuclear research)正在积极筹备的大型离子对撞实验 alice(a large ion collider experiment)中多组探测系统中用于光子探测的一组。 它由 前端带 pwo（钨酸铅晶体）的 17920 探测通道构成，这 17920 个通道分为了 5 个模 块，每个模块包括 3584 路。 alice 实验需要在不同类型的重离子之间进行大能量的对撞，为了研究一次对 撞产生的数以万计的粒子，alice 合作组织制造了一组精密的探测器。除了 phos 之外，还包括有 tpc(time projection chamber)、trd(transition radiation detector)、 its(inner tracking system)、tof(time of flight)、muonspec(muon spectrometer)、 hmpid(high momentum particle identification detector)、fmd(forward multiplicity detector)等其他几组各自独立的粒子探测系统1。 宇宙学家认为，几百亿年以前，宇宙是在一个巨大的爆炸后才开始出现的，即 “宇宙大爆炸” 。今天锁在质子和中子内的夸克和胶子在那时应形成过宇宙学家称之 为夸克胶子等离子体(qgp)的物质。物理学家认为，通过使重离子在巨大的能量下对 撞，产生可以“融化”它们的质子和中子的温度，是可以产生qgp 的。以前在 cern 所做的实验中提供了这样的提示：在这种对撞中曾快速地产生过 qgp。在 alice实 验中，铅离子被施加比以前高出 300 多倍的能量后对撞，从而使温度达到 qgp 生成 所需的温度。phos 探测系统通过对碰撞后产生的光子的一系列转换处理分析，来寻 找新的物质粒子。qgp 研究有望进一步揭示宇宙在存在几微秒前的状态，新的发现 反过来会有助于对深奥的统一相对论和量子力学的大统理论的研究2。 1.2 总线技术概述 超大规模集成电路的制造技术日新月异，微处理器和相关的一些芯片集成化程 度越来越高，任何一个微处理器都要与一定数量的部件和外围设备连接，才能构成 某种系统。但如果将各部件和每一种外围设备都分别用一组线与 cpu 直接连接，连 线将会错综复杂，甚至难以实现。为了简化硬件电路和系统结构，常用一组线配置 华 中 科 技 大 学 硕 士 学 位 论 文 2 适当的接口电路，与各部件和外围设备连接，这组共用的连接线被称为总线。采用 总线结构便于部件和设备的扩充，尤其是统一的总线标准更容易实现不同设备间的 互连3。 微机中总线一般有内部总线、系统总线和外部总线4。内部总线是微机内部各外 围芯片与处理器之间的总线，用于芯片一级的互连；而系统总线是微机中各插件板 与系统板之间的总线，用于插件板一级的互连；外部总线则是微机和外部设备之间 的总线，微机作为一种设备，通过该总线和其他设备进行数据交换，它用于设备一 级的互连5。 另外，从广义上说，计算机通信方式可以分为并行通信和串行通信，相应的通 信总线被称为并行总线和串行总线。并行通信速度快、实时性好，但由于占用的接 口连线多，不适于小型化产品；而串行通信速率虽低，但在数据通信吞吐量不是很 大的微处理电路中则显得更加简易、方便、灵活。串行通信一般可分为异步模式和 同步模式6。 随着微电子技术和计算机技术的发展，总线技术也在不断地发展和完善，而使 计算机总线技术种类繁多，各具特色。下面仅对微机各类总线中目前比较流行的总 线技术分别加以介绍。 1.2.1 内部总线 (1) i2c 总线 i2c(inter- ic)总线 10 多年前由 philips 公司推出，是近年来在微电子通信控制领 域广泛采用的一种新型总线标准。它是同步通信的一种特殊形式，具有接口线少， 控制方式简化，器件封装形式小，通信速率较高等优点7。在主从通信中，可以有多 个 i2c 总线器件同时接到 i2c 总线上，通过地址来识别通信对象。 (2) spi 总线 串行外围设备接口 spi(serial peripheral interface)总线技术是 motorola 公司推出 的一种同步串行接口8。motorola 公司生产的绝大多数 mcu(微控制器)都配有 spi 硬件接口，如 68 系列 mcu。spi 总线是一种三线同步总线，因其硬件功能很强，所 以，与 spi 有关的软件就相当简单，使 cpu 有更多的时间处理其他事务。 (3) sci 总线 串行通信接口 sci(serial communication interface)也是由 motorola 公司推出的。 它是一种通用异步通信接口 uart，与 mcs- 51 的异步通信功能基本相同5。 华 中 科 技 大 学 硕 士 学 位 论 文 3 1.2.2 系统总线 (1) isa总线 isa(industrial standard architecture)总线标准是 ibm 公司 1984 年为推出 pc/at 机而建立的系统总线标准， 所以也叫 at 总线9。 它是对 xt 总线的扩展， 以适应 8/16 位数据总线要求。它在 80286 至 80486 时代应用非常广泛，以至于现在奔腾机中还 保留有 isa总线插槽。isa总线有 98 只引脚。 (2) eisa总线 eisa 总线是 1988 年由 compaq 等 9 家公司联合推出的总线标准。它是在 isa 总线的基础上使用双层插座，在原来 isa 总线的 98 条信号线上又增加了 98 条信号 线，也就是在两条 isa信号线之间添加一条 eisa信号线10。在实用中，eisa总线 完全兼容 isa总线信号。 (3) vesa总线 vesa(video electronics standard association)总线是 1992 年由 60 家附件卡制造 商联合推出的一种局部总线，简称为 vl(vesa local bus)总线11。它的推出为微机 系统总线体系结构的革新奠定了基础。 该总线系统考虑到 cpu 与主存和 cache 的直 接相连，通常把这部分总线称为 cpu 总线或主总线，其他设备通过 vl 总线与 cpu 总线相连，所以 vl 总线被称为局部总线。它定义了 32 位数据线，且可通过扩展槽 扩展到 64 位，使用 33mhz时钟频率，最大传输率达 132mb/s，可与cpu 同步工作， 是一种高速、高效的局部总线，可支持 386sx、386dx、 486sx、486dx 及奔腾微 处理器。 (4) pci 总线 pci(peripheral component interconnect)总线是当前最流行的总线之一，它是由 intel 公司推出的一种局部总线。它定义了 32 位数据总线，且可扩展为 64 位。pci 总线主板插槽的体积比原 isa总线插槽还小，其功能比 vesa、isa有极大的改善， 支持突发读写操作，最大传输速率可达 132mb/s，可同时支持多组外围设备12。 pci 局部总线不能兼容现有的 isa、eisa、mca(micro channel architecture)总线，但它 不受制于处理器，是基于奔腾等新一代微处理器而发展的总线。 (5) compact pci 以上所列举的几种系统总线一般都用于商用 pc 机中，在计算机系统总线中， 还有另一大类为适应工业现场环境而设计的系统总线，比如 std 总线、 vme总线、 pc/104 总线等。这里仅介绍当前工业计算机的热门总线之一compact pci。 华 中 科 技 大 学 硕 士 学 位 论 文 4 compact pci的意思是“坚实的 pci” ，是当今第一个采用无源总线底板结构的 pci 系统，是 pci 总线的电气和软件标准加欧式卡的工业组装标准，是当今最新的一 种工业计算机标准13。compact pci是在原来 pci 总线基础上改造而来，它利用 pci 的优点，提供满足工业环境应用要求的高性能核心系统，同时还考虑充分利用传统 的总线产品，如 isa、std、vme或 pc/104 来扩充系统的 i/o 和其他功能。 1.2.3 外部总线 (1) rs- 232- c 总线14 rs- 232- c 是美国电子工业协会 eia(electronic industry association)制定的一种 串行物理接口标准。rs 是英文“推荐标准”的缩写，232 为标识号，c 表示修改次 数。rs- 232- c 总线标准设有 25 条信号线，包括一个主通道和一个辅助通道，在多数 情况下主要使用主通道，对于一般双工通信，仅需几条信号线就可实现，如一条发 送线、一条接收线及一条地线。rs- 232- c 标准规定的数据传输速率为每秒 50、75、 100、150、300、600、1200、2400、4800、9600、19200 波特。rs- 232- c 标准规定， 驱动器允许有 2500pf 的电容负载，通信距离将受此电容限制，例如，采用 150pf/m 的通信电缆时，最大通信距离为 15m；若每米电缆的电容量减小，通信距离可以增 加。传输距离短的另一原因是 rs- 232 属单端信号传送，存在共地噪声和不能抑制共 模干扰等问题，因此一般用于 20m以内的通信。 (2) rs- 485 总线 在要求通信距离为几十米到上千米时， 广泛采用 rs- 485 串行总线标准。 rs- 485 采用平衡发送和差分接收，因此具有抑制共模干扰的能力。加上总线收发器具有高 灵敏度，能检测低至 200mv 的电压，故传输信号能在千米以外得到恢复15。rs- 485 采用半双工工作方式，任何时候只能有一点处于发送状态，因此，发送电路须由使 能信号加以控制。rs- 485 用于多点互连时非常方便，可以省掉许多信号线。应用 rs- 485 可以联网构成分布式系统，其允许最多并联 32 台驱动器和 32 台接收器。 (3) ieee- 488 总线 上述两种外部总线是串行总线，而 ieee- 488 总线是并行总线接口标准。 ieee- 488 总线用来连接系统，如微计算机、数字电压表、数码显示器等设备及其他 仪器仪表均可用 ieee- 488 总线装配起来。它按照位并行、字节串行双向异步方式传 输信号，连接方式为总线方式，仪器设备直接并联于总线上而不需中介单元，但总 线上最多可连接 15 台设备。最大传输距离为 20 米，信号传输速度一般为 500kb/s， 最大传输速度为 1mb/s16。 华 中 科 技 大 学 硕 士 学 位 论 文 5 (4) usb总线17 通用串行总线 usb(universal serial bus)是由 intel、compaq、digital、ibm、 microsoft、nec、northern telecom等 7 家世界著名的计算机和通信公司共同推出的 一种新型接口标准。它基于通用连接技术，实现外设的简单快速连接，达到方便用 户、降低成本、扩展 pc 连接外设范围的目的。它可以为外设提供电源，而不像普通 的使用串、并口的设备需要单独的供电系统。另外，快速是 usb技术的突出特点之 一，usb的最高传输率可达 12mb/s 比串口快 100 倍，比并口快近 10 倍，而且 usb 还能支持多媒体。 1.3 光子探测系统中的总线 光子探测系统phos主要实现高速粒子碰撞后的光子束投到 apd上通过光电转 换，生成电信号，经过 csp 转换成阶跃信号输入到 fee 板的 shaper上整形放大，再 经过 altrochip 模数转换，信号到 rcu上经过数据分析处理后，由光纤传到 pc 机上 进行数据采集1。 在 phos 项目中，由于高速粒子碰撞后对信号处理的连续性以及每次实验的不 可重复性及数据的重要性，需要整个系统的工作具备安全性、稳定性和高效性。基 于此，fee 板上的 pcm(phos control and monitoring)主要实现提供 apd(avalanche photon diodes)高压偏置，电压电流及温度的监控等功能，为整个系统的安全稳定高 效工作提供保障18。 在实现 pcm 所需功能的设计下，使用到了多种总线协议，包括有 altro(gtl+) 总线、i2c 总线、spi 总线等19。这些总线接口与外围设备的连接通信，与内部寄存 器的通信，以及相互之间的协作通信，形成了一种多协议总线。该多协议总线具备 了串并行数据传送、adc/dac 数据采集发送等功能，对其他控制器尤其是粒子探测 系统中的控制器的设计和实现具有一定的参考意义。 1.4 本文主要内容和结构安排 本文的研究工作来源于华中科技大学电子与信息工程系和欧洲粒子物理研究所 cern 合作的alice(a large ion collider experiment)- phos(photon spectrometer)项 目。 主要工作为提出光子探测系统 phos 中 pcm 控制器内的多协议总线的总体设计 方案，对其进行 fpga 固件设计和实现，以达到对环境变量、工况信息监控和偏压 设置等 phos 所需的功能，为 phos 的工作提供保障。 本文首先就光子探测系统 phos 及其控制器 pcm 进行了详细介绍， 然后就该控 华 中 科 技 大 学 硕 士 学 位 论 文 6 制器所需的功能进行了多协议总线的设计，包括各外围接口的总线协议介绍和协作 通信的设计。在本文的重点多协议总线的 fpga 开发与实现部分，先就各个总 线接口及总线仲裁给出了设计框图、主状态机状态转换图及仿真结果，然后对 fpga 开发平台作了简要介绍，最后，给出了在实际测试实验中的结果图及 fpga 的资源 使用情况。 本文的各章节内容安排如下： 第一章简单介绍了光子探测系统 phos 及总线技术概况，提出了应用于光子探 测系统的多协议总线，并作了简要介绍。 第二章就光子探测系统phos和光子探测系统控制器pcm进行了详细的分析和 介绍，对多协议总线的设计具有指导意义。 第三章就控制器pcm中的多协议总线进行了总体设计介绍及其内部总线技术的 介绍，为多协议总线的 fpga 固件设计和实现提供理论支持。 第四章对多协议总线进行了逻辑设计和仿真，其中包括各总线接口的设计框图、 主状态机、仿真及总线仲裁的设计、仿真。 第五章对多协议总线进行了 fpga 实现，介绍了 fpga 开发平台及在 fpga 上 的实验结果。 华 中 科 技 大 学 硕 士 学 位 论 文 7 2 光子探测系统 光子探测系统即 phos，它用于大型离子对撞实验中的光子探测。 在 phos 系统 的前端电子学板 fee上，有光子探测系统控制器 pcm，它由 fpga 实现，主要实现 和多个外围设备的通信，以实时的监控和设置 phos 系统及 fee板的工作状态。以 下就光子探测系统和光子探测系统控制器进行详细的分析介绍。 2.1 光子探测系统 phos phos 光子探测系统是欧洲粒子物理研究所 cern(european organization for nuclear research)正在积极筹备的大型离子对撞实验 alice(a large ion collider experiment)中多组探测系统中用于光子探测的一组20。除了 phos 之外，alice探 测系统还有 tpc、trd、its、tof、muons、hmpid 等其他几组各自独立的粒子探 测系统1。 phos 光子探测系统的结构框图如图 2.1 所示21。 shaper altro chips pcm rcu rcui2c altro- bus tru diu daq ddl pwo crystal apd csp ej45 ethernet 热置区 冷置区 pc机 pc机 读出控制单元 dcs 探测控制系统 图 2 . 1 phos 框图 可以看出， phos 光子探测系统由冷置区(- 25c)和热置区(+20c)两部分组成。 冷 置区中安放的是后端带有 apd(avalanche photon diodes)雪崩光子二极管的 pwo cystal钨酸铅晶体和 csp(charge sensitive preamplifiers)电荷敏感前置放大器。 光子经 过冷置区中的 pwo cystal、apd和 csp 转换为具有一定强度的电信号，然后传给热 置区中的设备。热置区中安放的是前端电子学 fee(front end electronics)、读出控制 单元 rcu(readout control unit)、触发单元 tru(trigger region units)、探测控制系 华 中 科 技 大 学 硕 士 学 位 论 文 8 统 dcs(detector control system)、数据采集设备 daq(dataquistion)等模块。经过了 冷置区中转换来的电信号经过前端电子学 fee上的 shaper 进行整形放大，然后经过 fee 上的 altro chips芯片进行模数转换。一次碰撞获得的大量数据都经过 altro bus 高速并行总线传给 rcu，并最后由数据采集设备 daq 获得，进行数据分析1, 21。 在整个系统中包括数据传输、配置、监控、触发等 4 种功能。其流向如图 2.2 所示。 detector control system readout control unit front end electronics shaper dataquistiontriggergeneration 数据配置监控触发 图 2 . 2 phos 系统功能图 从图 2.2 中可以看出， 除了在介绍图 2.1 时所描述的数据流外， 还存在着从 dcs 经过 rcu 至 fee 的配置流、fee 经过 rcu 至 dcs 的监控流及从 tru 至 rcu 的 触发信号。故前端电子学 fee在整个 phos 光子探测系统中处于一个非常重要的地 位。 2.2 phos 控制器 pcm pcm 控制器即 phos control and monitoring 的缩写，它位于 phos 光子探测系 统的前端电子学板 fee(front end electronics)上，由 fpga 实现，主要实现和读出控 制单元 rcu(readout control unit)、环境和工况监控的 adc 设备、单片机设备和偏 压设置设备 dac22等外围设备通信， 来实时的监控和设置 phos 系统及 fee 板的工 作状态。 本文所述的多协议总线即在 pcm 中用来实现各个接口的功能及各接口总线 间的协作通信18, 23。 图 2.3 所示的是 fee 的总体框架图， pcm 即中间的大模块部分。 华 中 科 技 大 学 硕 士 学 位 论 文 9 pcm (phos control and monitoring) shaper altro chip adc gtl bus interface temp sensor/adc ad7417 hv bias controllers lv regalators usb chip eeprom 24lc256 flash epc16 jtag port usb port gtl data bus gtl control bus fee rcui2c interface signal input of double strip unit 图 2 . 3 前端电子学 fee 框图 2.2.1 pcm 功能需求 从图 2.3所示的fee的框图中可以看出， pcm需要通过 i2c总线与外围的adc 设备 ad7417 通信，通过 altro 总线与 gtl 总线接口通信实现与读出控制单元 rcu 的通信，通过 rcui2c 总线与 gtl 总线接口通信实现与 rcu 的通信，通过 i2c 总 线与 usb芯片通信，通过 spi 总线与高压偏压控制模块 dac 通信。 对 phos 系统作总体的需求分析， 可以总结出 alice phos fee控制器即 pcm 需要实现六大功能19： 一是通过 gtl 总线与系统中 rcu(readout control unit)、dcs(detector and control system)通信，最终达到 pc 机 gui 控制的目的； 二是通过 rcui2c 总线与系统中 rcu(readout control unit)、dcs(detector and control system)通信，最终达到 pc 机 gui 控制的目的； 三是通过 i2c 总线与 usb通信，最终达到 pc 机 gui 控制的目的； 四是设置 apd(avalanche photon diodes)bias偏压，接收 pc 机上输入的指令。 实现与 pc 机通信有两种方式：(1)通过 gtl 总线与系统中的 rcu (readout control unit)、dcs(detector and control system)通信实现；(2)通过 i2c 总线与 usb通信实 现。 五是通过 i2c 总线与 ad7417 通信，获得 fee 板上实时的温度、电流电压值。 六是通过对电压电流温度的实时采集以及与系统中 rcu、 dcs 的通信来实现对 系统中电压电流温度的监控以保证前端电子学fee的正常工作以及alice- phos实 华 中 科 技 大 学 硕 士 学 位 论 文 10 验的顺利进行。 2.2.2 pcm 总体设计 通过上一小节对光子探测系统控制器 pcm 功能需求的分析， 可以进行光子探测 系统控制器 pcm 的总体设计19。图 2.4 所示即为 pcm 的内部总体设计框图。 altro bus master rcui2c master rcu altro bus slave rcui2c slave bus arbitration register block i2c master spi regulator en &status i2c slave fifo decoder usb eeprom flash bias control regutators 3*t sensor ad7417 i2c slave scl sda oti addr jtag commands update hv rcui2c pcm 图 2 . 4 pcm 内部总体框图 从 pcm 的内部框架图图 2.4 可以看出，pcm 主要由 altro bus slave，rcui2c slave，i2c master，spi，regulator en & status，register block，i2c slave&fifo 七 个模块组成。 altro bus slave 为实现上一小节所述功能一的主要模块， 通过 gtl总线与 rcu、 dcs 通信，实现 pc 机的 gui 控制。 spi 为实现上一节所述功能四中的方式一的主要模块，通过 gtl 总线与 rcu、 dcs 通信， 接收 pc 机上输入的指令， 设置 apd(avalanche photon diodes) bias 偏压。 i2c master 为实现上一节所述功能五的主要模块，通过 i2c 总线与 ad7417 通 信，采集板上实时的温度、电流电压值。 i2c slave&fifo 为实现上一节所述功能三的主要模块，通过 i2c 总线与 usb 通信，实现 pc 机的 gui 控制。 华 中 科 技 大 学 硕 士 学 位 论 文 11 rcui2c slave 为实现上一节所述功能二的主要模块，通过 rcui2c 总线与 rcu、dcs 通信，实现 pc 机的 gui 控制。 i2c master、rcui2c slave 为实现上一节所述功能五的主要模块，通过 i2c master与 fee 板上的 3 个传感器芯片 ad7417 通信，实时的获取电压电流温度值， 并将其和电压电流温度的极值比较，发出 interrupt 信号给 rcu，当 dcs 通过 rcu 接收到中断信号后，则 rcu通过 rcui2c slave 模块和 pcm 通信，读取 pcm 中寄 存器的值，判断 interrupt 类型，并采取相应的控制措施，实现对板工作状态的实时 监控。 通过上述分析和总体设计，可以看出 pcm 外围有多个设备需要对 pcm 的内部 寄存器进行读写通信，并通过 4 种不同的总线协议，包括一种高速并行总线 altro 总 线和三种低速串行总线即 i2c 总线、spi 总线和 rcui2c 总线。因此在 pcm 中存在 有多协议总线的协作通信机制，即本文所要阐述的多协议总线的总线仲裁。 2.3 本章小结 本章就光子探测系统即 phos 和光子探测系统控制器即 pcm 进行分析介绍， 并引出多协议总线的存在意义和概念。 phos 光子探测系统是欧洲粒子物理研究所 cern 正在积极筹备的大型离子对 撞实验alice中多组探测系统中用于光子探测的一组。 在整个系统中包括数据传输、 配置、监控、触发等 4 种功能。 光子探测系统(phos)控制器也就是 pcm， 即 phos control and monitoring的缩 写，它是位于 phos 光子探测系统的前端电子学板 fee 上的一个部分，由 fpga 实 现，主要实现和读出控制单元 rcu、环境和工况监控的 adc 设备、单片机设备和 偏压设置设备 dac 等外围设备通信，来实时的监控和设置 phos 系统及 fee 板的 工作状态。 从前述分析和总体设计，可以看出 pcm 外围有多个设备需要对 pcm 的内部寄 存器进行读写通信，并通过 4 种不同的总线协议，包括一种高速并行总线 altro 总线 和三种低速串行总线即 i2c 总线、spi 总线和 rcui2c 总线。因此在 pcm 中存在有 多协议总线的协作通信机制，即本文所要阐述的多协议总线的仲裁机制。 华 中 科 技 大 学 硕 士 学 位 论 文 12 3 pcm 中的多协议总线 在这一部分中我们首先就光子探测系统控制器所需功能介绍多协议总线的总体 框架，随后就该多协议总线中的总线技术进行介绍。 3.1 总体设计 在 pcm(phos control and monitoring)控制器的外围设备包括读出控制单元 rcu(readout control unit)、环境及工况监控的 adc 设备、单板测试的单片机设备 和偏压设置单元 dac 设备等。上述外围设备通过多协议总线进行信息的交互和寄存 器的访问。其框架结构图如图 3.1 所示。 rcui2c master altro slave接口 rcui2c slave接口 i2c master 接口 i2c slave 接口 spi master 接口 altro master i2c slavei2c masterspi slave adc设备 单片机dac设备 rcu 多协议 总线 图 3 . 1 多协议总线框架结构图 从图 3.1 中可以看到，与外围设备读出控制单元 rcu通信的有两种总线协议， 其一为用于高速数据传输的并行总线 altro 总线，其二为用于慢控制的串行总线 rcui2c 总线；与外围设备 adc 设备和单片机设备通信的总线均采用的是慢速串行 华 中 科 技 大 学 硕 士 学 位 论 文 13 总线 i2c 总线；与外围设备 dac 设备通信的为慢速串行总线 spi 总线。 3.2 多协议总线中的总线 在本光子探测系统控制器 pcm 中，基于光子探测系统的系统总体设计， 多协议 总线中包括有 altro、i2c、spi、rcui2c 等总线接口。下面就这些总线进行相关的 介绍。 3.2.1 altro 总线 在本光子探测系统控制器中，高速数据的传输采用 altro 总线，其通信协议为类 vme协议。 3.2.1.1 altro 总线简介 最初的 gtl标准是由 xerox公司的 william gunning制定的。gtl 是一种低摆 幅的 i/o 技术，它具有开关速度高和噪声容限大的优点。gtl 的输出开关电平比 5vcmos 和 3.3vttl都还要低。1993 年，gtl 被批准为 jedec 标准。后来，intel 和 ti 公司对这一标准进行了改进， 即提高了电压摆幅， 由此诞生了 gtl+i/o 标准24。 该标准不仅提高了噪声容限，同时又能在快速开关时可维持较低的电压摆幅。intel 的奔腾 ii 和奔腾 iii 处理器就是通过 gtl+i/o 标准与内核逻辑进行接口。 所以， gtl+ 总线被应用在许多高端计算机和膝上计算机中。atmlan 交换机和高速路由器等许 多通信系统中的背板都广泛采用 gtl+标准25。例如，在数据通信应用中，系统板一 般都是通过基于 gtl+的背板总线与 i/o 模块进行通信。 altro 总线是一多支路单控制总线，其中读出控制单元 rcu 为控制端，前端电 子学 fee 为受控端。 altro 总线执行类 vme协议， 执行 rcu和 fee板上的 altro 芯片间的异步握手。 一同步传输模块加强了协议中没有返回确认信息的消息传输。该总线包括 51 根线： 40- bit(40 根 bit 容量的)地址/数据/信令线，6 根协议线，2 根触发电平 1 和 2 线，1 根 公共地线和 2 根时钟线26。 从电子学的观点来看，altro 总线是基于 gtl/gtl+技术。它在设计中应提供高 于 200mb/s 的读出带宽(100mb/s 每支路)，但最后实现了 400mb/s 的吞吐量。 华 中 科 技 大 学 硕 士 学 位 论 文 14 3.2.1.2 altro 总线信号综述 altro 总线包括 51 根线：40- bit(40 根 bit 容量的)地址/数据/信令线，6 根协议线， 2 根触发电平 1 和 2 线，1 根公共地线和 2 根时钟线，如表 3.1 所列，各信号细节如 下说明26。 ad39：0(rcufee) 如表 3.2 所示为 40- bit 双向地址/数据线的定义。它主要包括三块，从第一位(最 低位)开始(重要性最不重要的 bit 位，每位的重要性按照