西南交通大学计算机组成原理复习题5（含答案）.Text.Marked.pdf

计算机组成原理 试卷五 计算机组成原理 试卷五 一 选择题 每小题一 选择题 每小题 1 1 分 共分 共 2020分 分 1 对计算机的产生有重要影响的是 a 牛顿维纳图灵b 莱布尼兹布尔图灵 c 巴贝奇维纳麦克斯韦d 莱布尼兹布尔克雷 2 定点 16 位字长的字 采用 2 的补码形式表示时 一个字所能表示的整数范围是 a 2 15 2 15 1 b 2 15 1 215 1 c 2 15 1 215 d 2 15 215 3 下列数中最小的数是 a 101001 2b 52 8c 2b 16d 44 10 4 已知 x 0 且 x 原 x0 x1x2 xn 则 x 补可通过 求得 a 各位求反 末位加 1b 求补c 除 x0外求补d x 反 1 5 运算器虽有许多部件组成 但核心部件是 a 数据总线b 算术逻辑运算单元c 多路开关d 累加寄存器 6 eprom 是指 a 读写存储器b 只读存储器 c 可编程的只读存储起器d 光擦除可编程的只读存储器 7 某计算机字长 32 位 其存储容量为 4mb 若按半字编址 它的寻址范围是 a 0 4mbb 0 2mbc 0 2md 0 1m 8 双端口存储器所以能高速进行读写 是因为采用 a 高速芯片b 两套相互独立的读写电路c 流水技术d 新型器件 9 单地址指令中为了完成两个数的算术运算 除地址码指明的一个操作数外 另一个数常 需采用 a 堆栈寻址方式b 立即寻址方式c 隐含寻址方式d 间接寻址方式 10 指令周期是指 a cpu 从主存取出一条指令的时间b cpu 执行一条指令的时间 c cpu 从主存取出一条指令加上执行这条指令的时间d 时钟周期时间 11 同步控制是 a 只适用于 cpu 控制的方式b 只适用于外围设备控制的方式 c 由统一时序信号控制的方式d 所有指令控制时间都相同的方式 12 从信息流的传送效率来看 工作效率最低 a 三总线系统b 单总线系统c 双总线系统d 多总线系统 13 一个 256kb 的 dram 芯片 其地址线和数据线总和为 a 16b 18c 26d 30 14 算术右移指令执行的操作是 a 符号位填 0 并顺次右移 1 位 最低位移至进位标志位 b 符号位不变 并顺次右移 1 位 最低位移至进位标志位 c 进位标志位移至符号位 顺次右移 1 位 最低位移至进位标志位 d 符号位填 1 并顺次右移 1 位 最低位移至进位标志位 15 微程序控制器中 机器指令与微指令的关系是 a 每一条机器指令由一般微指令编成的微程序来解释执行 b 每一条机器指令由一条微指令来执行 c 一段机器指令组成的程序可由一条微指令来执行 www zhinanche cc d 一条微指令由若干条机器指令组成 16 以下描述中基本概念不正确的是 a pci 总线是层次总线 b pci 总线采用异步时序协议和分布式仲裁策略 c futurebus 总线能支持 64 位地址 d futurebus 总线适合于高成本的较大规模计算机系统 17 计算机的外围设备是指 a 输入 输出设备b 外存储器c 远程通信设备 d 除了 cpu 和内存以外的其它设备 18 crt 的颜色数为 256 色 则刷新存储器每个单元的字长是 a 256 位b 16 位c 8 位d 7 位 19 通道对 cpu 的请求形式是 a 自陷b 中断c 通道命令d 跳转指令 20 中断向量地址是 a 子程序入口地址b 中断服务例行程序入口地址 c 中断服务例行程序入口地址的指示器d 中断返回地址 二 填空题 每空二 填空题 每空 1 1 分 共分 共 2020分 分 1 按 ieee754 标准 一个浮点数由 a b c 三个域组成 2 闪速存储器能提供高性能 低功耗 高可靠性以及 a 能力 因此作为 b 用于便携式电脑中 3 寻址方式按操作数的物理位置不同 多使用 a 型和 b 型 前者比后者执行 速度快 4 堆栈是一种特殊的 a 寻址方式 它采用 b 原理 按构造不同 分为寄存器 堆栈和 c 堆栈 5 当今的 cpu 芯片除了包括定点运算器和控制器外 还包括 a b 运算器 和 c 管理等部件 6 奔腾 cpu 中 l2 级 cache 的内容是 a 的子集 而 b 内容又是 l2 级 cache 的子集 7 为了解决多个 a 同时竞争总线 b 必须具有 c 部件 8 并行i o 接口a 和串行 i o接口 b 是两个目前最具权威性和发展前景的标 准接口 三 简答题 每题三 简答题 每题 5 5 分 共分 共 2020分 分 1 什么是闪速存储器 它有哪些特点 2 说明总线结构对计算机系统性能的影响 3 什么是 cisc cisc 指令系统的特点是什么 4 指令和数据均存放在内存中 cpu 如何从时间和空间上区分它们是指令还是数据 四 应用题 每题四 应用题 每题 5 5 分 共分 共 4040分 分 1 设 x 补 x0 x1x2 xn 求证 x 2 补 x0 x0x1x2 xn 2 某加法器进位链小组信号为 c4c3c2c1 低位来的进位信号为 c0 请按串行进位方式写出 www zhinanche cc c4c3c2c1的逻辑表达式 3 存储器容量为 32 字 字长 64 位 模块数 m 8 用交叉方式进行组织 存储周期 t 200ns 数据总线宽度为 64 位 总线传输周期 50ns 问该存储器的带宽是多少 4 指令格式结构如下所示 试分析指令格式特点 1512119865320 op寻址方式寄存器寻址方式寄存器 源地址目标地址 5 用时空图法证明流水 cpu 比非流水 cpu 具有更高的吞吐率 6 某总线在一个总线周期中并行传送 4 个字节的数据 假设一个总线周期等于一个时钟周 期 总线时钟频率为 33mhz 求总线带宽是多少 7 一个基本的 dma 控制器应包括哪些逻辑构件 8 某刷新存储器所需的带宽为 160mb s 实际工作时 显示适配器的几个功能部分要争用 刷存的带宽 假定总带宽的 50 用于刷新屏幕 保留 50 带宽用于其他非刷新功能 问 刷存总带宽应为多少 为达到这样的刷存带宽 应采取何种技术措施 计算机组成原理 试卷五答案 计算机组成原理 试卷五答案 一 选择题一 选择题 1 b2 a3 a4 c5 b6 d7 c 8 b9 c10 c11 c12 a13 c14 b 15 a16 b17 d18 c19 b20 c 二 填空题二 填空题 1 a 符号位b 阶码c 尾数 2 a 瞬时启动b 固态盘 3 a rrb rs 4 a 数据b 先进后出c 存储器 5 a cacheb 浮点c 存储 6 a 主存b l1 级 cache 7 a 主设备b 控制权c 总线仲裁 8 a scsib ieee1394 三 简答题三 简答题 1 解 闪速存储器是高密度 非易失性的读 写半导体存储器 从原理上看 它属于 rom 型存储器 但是它又可随机改写信息 从功能上看 它又相当于 ram 所以传统 rom 与 ram 的定义和划分已失去意义 因而它是一种全新的存储器技术 闪速存储器的特点 1 固有的非易失性 2 廉价的高密度 3 可直接执行 4 固态 性能 2 1 最大存储容量 单总线系统中 最大内存容量必须小于由计算机字长所决定的可能的地址总 线 www zhinanche cc 双总线系统中 存储容量不会受到外围设备数量的影响 2 指令系统 双总线系统 必须有专门的 i o 指令系统 单总线系统 访问内存和 i o 使用相同指令 3 吞吐量 总线数量越多 吞吐能力越大 3 cisc 是复杂指令系统计算机的英文缩写 其特点是 1 指令系统复杂庞大 指令数目一般多达 2 3 百条 2 寻址方式多 3 指令格式多 4 指令字长不固定 5 可访存指令不加限制 6 各种指令使用频率相差很大 7 各种指令执行时间相差很大 8 大多数采用微程序控制器 4 从时间上讲 取指令事件发生在 取指周期 取数据事件发生在 执行周期 从空间上 讲 从内存读出指令流流向控制器 指令寄存器 从内存读出数据流流向运算器 通用寄 存器 四 应用题四 应用题 1 证明 因为 x x0 xi2 i 所以 x 2 x0 2 1 2xi2 i x0 x0 2 1 2xi2 i x0 xi2 i 1 由于 x 2 x0 xi2 i 1 根据补码与真值的关系便有 x 2 补 x0 x0x1x2 xn 2 串行方式 c1 g1 p1c0c2 g1 p2c1 c3 g3 p3c2c4 g4 p4c3 其中g1 a1b1p1 a1 b1 g2 a2b2p2 a2 b2 g3 a3b3p3 a3 b3 g4 a4b4p4 a4 b4 www zhinanche cc 3 解 连续读出 m 8 个字的信息量是 q 64 位 8 512 位 连续读出 8 个字所需的时间是 t t m 1 200 7 50 5 5 10 7s 交叉存储器的带宽是 w q t 512 5 5 10 7s 93 107 位 s 4 1 op 字段指定 16 种操作 2 单字长二地址指令 3 每个操作数可以指定 8 种寻址方式 4 操作数可以是 rr 型 rs 型 ss 型 5 解 时空图法 假设指令周期包含四个子过程 取指令 if 指令译码 id 执行运 算 ex 结果写回 wb 每个子过程称为过程段 si 这样 一个流水线由一 系列串连的过程段组成 在统一时钟信号控制下 数据从一个过程段流向相邻的过 程段 s1s2s3s4 入 a a a a 指令周期流程指令周期流程 图图 c5 1c5 1c5 1c5 1 图 c5 1 b 表示非流水 cpu 的时空图 由于上一条指令的四个子过程全部执行完毕后 才能开始下一条指令 因此每隔 4 个单位时间才有一个输出结果 即一条指令执行结束 图 c5 1 c 表示流水 cpu 的时空图 由于上一条指令与下一条指令的四个过程在时 间上可以重叠执行 因此 当流水线满载时 每一个单位时间就可以输出一个结果 即执行 ifidexwb www zhinanche cc 一条指令 比较后发现 流水 cpu 在八个单位时间中执行了 5 条指令 而非流水 cpu 仅执行 2 条 指令 因此流水 cpu 具有更强大的数据吞吐能力 6 解 设总线带宽用 dr 表示 总线时钟周期用 t 1 f 表示 一个周期传送的数据量用 d 表示 根据总线带宽定义 有 d