《计算机组成原理》课后习题1-7部分答案.ppt

1 物理机 计算机硬核的物理功能只是执行机器语言 称为机器语言物理机 即一台实际的机器 虚拟机 通常是指通过配置软件扩充机器功能后 形成的一台计算机 实际硬件在物理功能上并不具备这种功能 它将提供给用户的功能抽象出来 使之脱离具体的物理机器 这有利于让用户摆脱真实机器细节的束缚 2 3 10设机器字长16位 阶码7位 含阶符1位 尾数9位 含数符1位 阶码底为2 若阶码和尾数均用补码表示 说明在尾数规格化和不规格化两种情况下 它所能表示的最大正数 非零最小正数 绝对值最大负数 绝对值最小负数各是多少 写出其机器数 并给出十进制真值 若阶码用移码 尾数仍用补码 各值如何变化 解 设阶码部分共m 1位 6 1 含阶符1位 尾数部分共n 1位 8 1 含数符1位 补码规格化时 3 补码非规格化 阶码用移码 尾数用补码则规格化时 不考虑溢出情况 4 注 在考虑溢出的情况时 当阶码用的移码 2m 称为机器零 故非零最小正数 2 63 2 1 绝对值最小负数 2 63 2 1 2 8 非规格化时 在考虑溢出的情况时 非零最小正数 2 63 2 8 绝对值最小负数 2 63 2 8 3 13用压缩十进制数串表示法表示下列十进制数 66 78 254 396 1980 1992答 066C078D254C396D0198C0112D 5 3 20X 0 10110 Y 0 11111用加减交替法原码一位除计算X Y的商及余数 要求被除数的绝对值小于除数 否则溢出 解 X 00 10110 Y 00 11111 Y 补 11 00001被除数 余数 商操作说明00 10110000000开始情况 11 00001 Y 补11 10111000000不够减 商上011 01110000000左移1位 00 11111 Y 00 01101000001够减商上100 11010000010左移 11 00001 Y 补11 11011000010不够减 商上011 10110000100左移 00 11111 Y 补00 10101000101够减商上101 01010001010左移 6 被除数 余数 商操作说明01 01010001010左移 11 00001 Y 补00 01011001011够减商上100 10110010110左移 11 00001 Y 补11 10111010110不够减 商上0 00 11111余数是负则恢复余数 Y 补00 10110注 余数为正则不用恢复余数余数商符号为1 0 1既是负号故商值为 0 10110余数为 0 10110 2 5注 操作过程是开始时减去除数 当余数为正时 商上1 求下一位商的办法 是余数左移1位 再减去除数 若当余数为负时 商上0 求下一位商的办法 是余数左移1位 再加上除数 但最后一次时若余数是负数时则需恢复余数 为正时则不用 符号位单独处理 7 3 31设有16个信息位 k 如采用海明码校验 至少需要设置多少个校验位 r 应放置在哪个位置上 答 如采用查一位错方式 其公式为2r k r 1故选取r 5位 即P5P4P3P2P1 因为32 16 5 1 它们放置在2i 1位置上 即海明码的H16H8H4H2H1 如采用检测与自动校正一位错 并能发现两位错方式 其公式为2r 1 k r故选取r 6位 即P6P5P4P3P2P1 因为32 16 6 它们一般放置在2i 1位置上 注 P6只能放在海明码的最高位置上 即海明码的H22H16H8H4H2H1 8 3 1A某微机内存有单精度符点数为C2308000H 计算其真值 解 计算该浮点数的真值过程如下将其展开为二进制数 并区分出三个字段的编码为 11000010001100001000000000000000字符阶码尾数由于数符为1 该浮点数是一个负数 阶码真值 1000100 0111111 00000101尾数 1 01100001000000000000000于是该浮点数的真值为 1 01100001 2 101 101100 001 44 125 9 3 2A已知X 13 Y 11 采用比较法的补码一位乘法计算X Y 解 X 1101 X 补 001101 X 补 110011 双符号位 Y 1011 Y 补 01011 单符号位 部分和Y0Y1Y2Y3Y4Y5 附加位 000000010110 X 补110011110011010110111001101011移位 左边补添同符号 0000000111001101011111100110101移位 左边补添同符号 X 补001101001001110101000100111010移位 左边补添同符号 X 补110011110111111010111011111101移位 左边补添同符号 X 补001101001000111101 X Y 补 0010001111X Y 10001111 143 10 3 3A利用定点补码加减交替法求X Y 0 1000 0 1010 解 以上是在 X Y 即不溢出的前提下 规则如下 1 第一步如果被除数与除数同号 用被除数减去除数 若两数异号 用被除数加上除数 如果所得余数与除数同号上商1 若余数与除数异号 上商0 该商即为结果的符号位 2 求商的数值部分如果上次上商1 将余数左移一位后减去除数 如果上次上商0 将余数左移一位后加上除数 然后判断本次操作后的余数 如果余数与除数同号上商1 若余数与除数异号上商0 如此重复执行n l次 设数值部分有n位 3 商的最后一位一般采用恒置1的办法 井省略了最低位 1的操作 此时最大误差为士2 n 如果对商的精度要求较高则可按规则 2 再进行一次操作以求得商的第n位 当除不尽时若商为负 要在商的最低一位加1 使商从反码值转变成补码值 不包括余数时是如此 包括时则不必做 若商为正最低位不需要加1 11 X补 00 1000Y 0 1010Y补 11 0110 Y 补 00 1010被除数 余数 商操作说明00 100000000开始情况 11 0110被除数与除数异号 则 Y 补11 111000001余数与除数同号商Q上111 110000010左移 00 1010因为Q上1 故 Y 补00 011000010余数与除数异号商Q上000 110000100左移 11 0110因为Q上0 故 Y 补00 001000100余数与除数异号商Q上000 010001000左移 11 0110因为Q上0 故 Y 补11 101001001余数与除数同号商Q上111 010010010左移 00 1010因为Q上1 故 Y 补11 111010011余数与除数同号商Q上1商值 1 0011补码余数 1 1110 2 4补码 X Y 0 1101 0 0010 2 4 0 1010 12 3 4A已知 X 320Y 25 采用补码加减交替法求X Y 写出解题过程 解 X 0101000000Y 11001 X 原 000101000000 X 补 Y 原 111101 Y 补 1100111 Y 补 0011001X Y双符号位 商Q为单符号被除数X 余数r 商Q操作0001010000000XY异号 做X Y Y 补11001111110001000001rY同号Q上1 商符 下次做2r Y左移1100010000010末位补0 Y 补00110011111011000011rY同号Q上1 商值 下次做2r Y左移1110110000110末位补0 Y 补00110010001111000110rY异号Q上0下次做2r Y左移0011110001100末位补0 Y 补11001110000101001100rY异号Q上0下次做2r Y左移0001010011000末位补0 Y 补11001111110001011001rY同号Q上1下次做2r Y左移1100010110010末位补0 Y 补00110011111011110011rY同号Q上1 rX异号需纠余 Y 补0011001X Y异号 故 Y0010100110011商值为负 末位需加1 Q 补 110011 000001 110100Q 01100 12 r 补 010100 r 原r 10100 20 13 3 5A已知X 0 100100 2 101Y 0 100101 2 010 采用浮点补码乘法运算 求Z X Y 解 采用浮点乘法运算过程分为三个步骤 阶码相加 尾数相乘和对运算结果规格化 X 原 11101 00 100100 Y 原 00010 11 100101 X 补 11011 00 1001 Y 补 00010 11 0110111 阶码相加 EX 11011 EY 00010111012 尾数相乘 采用补码移位乘法 X 补 00 100100 X 补 11 011100 Y 补 1 011011 14 Y0Y1Y2Y3Y4Y5Y6Y7 附加位 0000000010110110 X110111001101110010110110右移1110111001011011加0并右移 高位补符号位 0右移1111011100101101加X并右移 X001001000001101100101101右移0000110110010110加 X X110111001110100110010110右移1111010011001011加0并右移 0右移1111101001100101加X并右移 X001001000001111001100101右移0000111100110010 Y X110111001110101100110010Y的数值位是n 6位故做n 1次运算和n次右移位 Z 补 1 101011001100 Z 补 1110 11 101011001100对运算结果规格化 X Y 补 11 100 11 010110011000 尾数左移 阶码 1 X Y 原 11 100 11 101001101000Z X Y 0 101001101000 2 100 15 3 6A已知X 0 0100 2 111 Y 0 1111 2 010 采用浮点补码除法运算求Q X Y 解 X 原 11 111 11 0100 Y 原 11 010 00 1111 X 补 11 001 11 1100 Y 补 11 110 00 11111 阶码相减 EY 补 11 110 EY 补 00 010EX 11 001 EY 00 01011 0112 尾数相除 采用补码加减交替法除法 X 尾 11 1100 Y 尾 00 1111 Y 尾 11 0001运算过程如下 16 1111000 0000X Y异号 第一次做X Y操作 Y 尾 00111100101100001r Y同号上商1 并做左移2r Y左移01011000010末位填0 Y 尾 11000100011100011r Y同号上商1 并做左移2r Y左移00111000110末位填0 Y 尾 11000111111100110r Y异号上商0 并做左移2r Y左移11111001100末位填0 Y 尾 00111100110101101r Y同号上商1 并做左移2r Y左移01101011010末位填0 Y 尾 11000100101111011r Y同号上商1 r x异号用 Y纠余 Y 尾 110001 1同时由于有余数 商为负 需加2 n11110011100于是 Q 尾补 11 1100 r 尾补 11 1100 2 1103 对尾数结果规格化 Q 补 11 011 11 1100 11 010 11 1000 Q 原 11 110 11 1000最后得 商数Q 0 1000 2 110 余数r 0 0100 2 4 17 4 5有一个512K 16的存储器 由64K 1的2164RAM芯片组成 该芯片内是采用4个128行 128列结构组成的 问 1 总共需多少个RAM芯片 2 采用分散刷新方式 如单元刷新间隔不超过2ms 则刷新信号的周期是多少 3 如采用集中刷新方式 设读写周期T 1us 存储器刷新一遍最少需多少时间 答 1 512K 64K 16 1 8 16 1282 2ms 128 15 6us3 0 1 128 12 8us 18 4 6某机器中 已知有一个地址空间为0000H 1FFFH的ROM区域 现在再用RAM芯片 8K 4 形成一个16K 8的RAM区域 起始地址为2000H 假设RAM芯片有 CS和 WE信号控制端 CPU地址总线为A15 A0 数据总线为D7 D0 控制总线为R W 访问存储器信号 MREQ 要求采用全译码方式设计 画出该系统的逻辑图 答 ROM区采用8K 8位的芯片 不用位扩展 RAM取需采用字位全扩展方式 需要芯片16K 8K 8 4 4片RAM 已知8K字长片内地址线A12 A0共13根 A15 A13作为片外选择地址线 由于采用全译码方式 故采用2 4译码器或3 8译码器完成 其逻辑图如下 19 图 MREQA0 A15CPUD0 D7R W A0 A12CS8K 8ROMWED0 D7 A0 A12CS8K 4RAMWED0 D3 A0 A12CS8K 4RAMWED4 D7 OE译码器 A0 A12CS8K 4RAMWED0 D3A0 A12CS8K 4WED4 D7 A15A14A13 CS0CS1CS2 20 4 1A某半导体存储器容量8K 8位 可选用的RAM芯片容量为2K 4位 已知地址总线A15 A0 共16位 双向数据总线D7 D0 共8位 由R W线控制读写 问 1 该存储系统要采用什么形式的扩展方式 2 总共需要多少个RAM芯片 3 请采用全译码方式 设计并画出该存储器系统的逻辑电路图 并注明存储器地址分配 解 1 要采用字 位全扩展方式2 所需芯片数为 8 2 8 4 4 2 8片3 全译码方式要求每一存储单元 字节 都要有唯一的存储地址 不得重叠 已知2K 4位芯片内字地址为A10 A0共11位 而字长8K的存储范围是A12 A0 其中A12 A11是片选地址 A15 A13的连接决定哪种译码方式 全译码方式时其地址不能悬空和乱接 21 8K 8b存储系统 A15A14A13A12A11A0 A10MREQCPUWED7 D0 A0CS A101 2K 4bWED3 D0 A0CS A104 2K 4bWED3 D0 A0CS A101 2K 4bWED7 D4 A0CS A104 2K 4bWED7 D4 2 4译码器 Y3 Y0 Y1 Y2 22 该系统各存储块的地址范围分别为 A15A14A13A12A11A10 A016进制数1 是000000 00000H000001 107FFH2 是000010 00800H000011 10FFFH3 是000100 01000H000101 117FFH4 是000111 11FFFH此8KB全译码方式的地址范围是0000H 1FFFH如高三位A15A14A13的地址码分别为 001其地址范围是2000H 3FFFH010其地址范围是4000H 5FFFH011其地址范围是6000H 7FFFH100其地址范围是8000H 9FFFH101其地址范围是A000H BFFFH110其地址范围是C000H DFFFH111其地址范围是E000H FFFFH 23 4 2A某机采用单总线结构 地址总线16根 数据总线8根 控制总线中有存储器请求MREQ 读写控制R W 主存地址分配如下 0 8191 1FFFH 为系统区 由ROM组成 8192 2000H 32767 7FFFH 24KB为用户程序区 最大地址63487 F800H 65535 FFFFH 的2K地址空间为系统程序区 它们均由SRAM组成 存储器按字节编址 现有如下存储芯片 8K 8bitROM 2K 8bit 8K 8bitSRAM 求 1 需用芯片共多少片 2 画出主存储器逻辑框图 解 1 选用芯片共8K 8bitROM1片8K 8bitRAM3片2K 8bitRAM1片2 ROM芯片没R W信号 只能读出信息 不用连接 存储器分成5个可独立访问的区域 即5页 8KBROM为第1页 占用最低地址空间 3个8KBRAM分别为第2 3 4页 其地址是连续的 2KBRAM为第5页 它与前4页是不连续的 8KB的片内地址线为13根 2KB的片内地址线为11根 高3位地址采用3 8译码器 产生1 4页的片选信号 24 CS CS CS CS CS R W Y0Y1Y2Y3Y4Y5Y6Y774LS138ABC D0 D7CPUR WA0 A10A11A12A13A14A15MREQ 25 第5页的地址分配应为产生片选片内选址A15A14A13A12A11A10A9A8 A1A0由于第5页的地址范围是F800H FFFFH 因此得A15A14A13A12A11 11111 所以译码器输出取Y7 此时A15A14A13 111 然后Y7与A12A11通过门电路产生片选信号 因此在产生第5页片选信号时 不能取Y4或Y5或Y6 只能取Y7 这是由于地址空间不连续的缘故 26 4 5A某存储器数据总线宽度为32bit 存储周期为250ns 试问该存储器的带宽是多少 解 已知Tm 250ns W 32bitBm W Fm W Tm 32bit 250 10 9s 128 106bit s 16 106B s 27 5 1指令字长16位 每个操作数的地址码长6位 指令分为无操作数 单操作数和双操作数三类 若双操作数指令有K条 无操作数指令有L条 问单操作数最多可能有多少条 解 考虑到双操作数时的情况操作码的位数只能有4位即16 6 6 4位 在没有无操作数指令时 单操作数指令最多可为 M 24 K 26条在有无操作数指令L条时 单操作数指令最多可为 M 24 K 26条 L 26条如题中改为有单操作数指令M条 求无操作数最多可能有多少条 其他条件不变 解 L 24 K 26 M 26条 28 5 2基址寄存器的内容为2000H 变址寄存器的内容为03A0H 指令的地址码部分是3FH 当前正在执行的指令所在地址为2B00H 写出变址寻址 考虑基址 和相对寻址的访存有效地址 解 变址寻址 考虑基址 的访存有效地址为2000H 03A0H 3FH 23DFH相对寻址的访存有效地址 2B00H 3FH 2B3FH5 3接上题1 设变址编址用于取数指令 相对编址用于转移指令 存储区内放的内容如下 写出从存储器中所取得数据以及转移地址 2 若采用直接编址 写出从存储器取出的数据 29 地址内容003FH2300H2000H2400H203FH2500H233FH2600H23A0H2700H23DFH2800H2B00H063FH解 1 取出数据是 23DFH 2800H转移地址为2B3FH2 如机内有基址寄存器的话为 203FH 2500H如机内没有基址寄存器的话为 003FH 2300H 30 5 8已知Pentium微处理器各段寄存器的内容如下 DS 0800H CS 1800H SS 4000H ES 3000H iisp字段的内容为2000H 请计算 1 执行MOV指令 且已知为直接寻址 请计算有效地址 2 IP的内容为1440H 请计算出下一条指令的地址 假设顺序执行 3 今将某寄存器内容直接送入堆栈 请计算出接收数据的存储器地址 答 1 8000H 2000H A000H2 18000H 1440H 19440H3 40000H 2H 3FFFEH 31 5 2A什么是指令流 什么是数据流 在计算机中CPU是如何区别指令和数据的 解 在计算机中有两股信息流动 由存储器流向控制器的信息称为指令流 由存储器流向运算器的信息或反之的信息称为数据流 在计算机中CPU是靠时间区分指令和数据的 在指令周期中从存储器中取出的是指令 在执行周期中从存储器中取出的是数据 32 5 3A某计算机字长为16位 存储器按字编址 方存指令如下 其中OP是操作码 M定义寻址方式 0表示立即寻址 1直接寻址 2间接寻址 3变址寻址 4相对寻址 A为形式地址 设PC和Rx分别为程序计数器和变址寄存器 字长为16位 问 1 该格式能定义多少种指令 2 各种寻址方式的寻址范围为多少字 3 写出各种寻址方式的有效地址EA的计算公式 33 解答 1 操作码字段长度为5位 因此能定义32种操作 2 存址方式M及寻址范围 0方式时是1个字 即指令字 1时是256个字 2时是64K个字 3时是64K字 4时是256个字 PC值附近256个字 3 寻址方式M为0方式的寻址范围是EA PC 机操作数在指令码中 M为1时EA A 为2时EA A 为3时EA Rx A 为4时EA PC A 34 6 2设某计算机运算控制器逻辑图如书中图6 8 控制信号意义见书中表6 1 指令格式和微指令格式如下 指令格式微指令格式I控制字段I下址字段其中1 23位代表的1 23号控制信号见表6 1 试写出下述三条指令的微程序编码 1 JMP 无条件转移到 rs1 disp 2 Load 从 rs1 disp指令的内存单元取数 送rs保存 3 Store 把rs内容送到 rs1 disp指示的内存单元 提示 先列出各指令执行步骤和每步所需控制信号 最后再写出编码 35 答 各指令执行步骤和每步所需控制信号详见书中174页 如 1 取指微指令 指令地址送地址总线PC AB 1 发访存控制命令 ADS 地址有效 21 M IO 1 22 W R 0 23 从存储器取指令送数据总线 指令送指令寄存器DB IR 5 程序计数器十1 PC 1 3 2 计算地址微指令 取两个源操作数 计算地址用 rs1 GR 8 rs1 ALU 10 disp ALU 4 加法运算 十 13 有效地址送地址寄存器 ALU AR 19 3 取数微指令 数据地址送地址总线 AR AB 20 发访存控制命令 ADS 21 M IO 22 W R 23 由存储器将数据送数据总线DB 数据送数据寄存器DB DR 6 36 4 加法运算和传送结果微指令 两源操作数送ALU rs GR 9 rs ALU 11 DR ALU 12 加法运算 13 送结果ALU GR 17 根据题意 1 JMP指令只需第二步 故需微指令2 4 8 10 13 19其编码为010100010100100000100XX2 LOAD需第2 3 4步 故000100010100100000100XX00000100000000000001110000000001001100010000XX3 STORE需第2 3 4步故000100010100100000100XX000000001010100001000XX00000010000000000001111X表示可为任意值 当ADS 0时 微指令最后两位不起作用 37 6 7已知某机器采用微程序控制方式 其控制存储器容量为512 48位 微指令字长48位 微指令可在整个存储器中实现转移 可控制微程序转移的条件共4个 直接控制方式 微指令采用水平型格式 如图所示 I操作字段I顺序控制I1 微指令中的三个字段分别应为多少位 2 画出围绕这种微指令格式的微程序控制器逻辑框图 答 从题中可知下地址字段9位 512字节 判别测试字段4位 微指令操作控制字段48 9 4 35位 2 略 38 6 15设有主频为16MHZ的微处理器 平均每条指令的执行时间为两个机器周期 每个机器周期有两个时钟组成 问 1 存储器为0等待 求出机器速度 2 假设每两个机器周期中有一个访存周期 需插入1个时钟周期 求出机器的速度 答 1 16MHZ 2 2 4MIPS2 16MHZ 2 3 3 2MIPS 书中为2 67MIPS 6 16微机A和B是采用不同主频的CPU芯片 片内逻辑电路完全相同 若A机的主频为8MHZ b机为12Mhz 则A机的CPU主频周期位多少us 如A机的CPU平均指令执行速度为0 4MIPS 那么A机的平均指令周期为多少us B机的平均指令执行位多少MIPS 答 1 1 8MHZ 0 125us2 1 0 4MIPS 2 5us3 0 4 12 8 0 6MIPS 39 6 1A已知某CPU采用微程序控制方式 其控制存储器容量为512 32bit 其中512是地址条数即地址空间 32为位数 微程序可以在整个控制存储器中实现转移 控制微程序转移的条件由5个 微程序采用水平型格式 后续微地址采用断定方式 微指令格式为 说明微指令中的三个地址段应分别为多少位 解 已知控制存器有512个单元 故下一条微地址段应为9bit 又已知有5个测试条件 若采用直接表示法 故需5位 若采用字段直接编译法 需3位 这样微命令字段即为32 5 9 18bit 因此 微指令格式为 18bit 20位 5bit 3位 9bit 40 6 2A介绍一下微指令格式的分类及特点 6 3A1 画出微程序控制器的原理方框图 2 写出一条ADDX D X为变址寄存器 D位主存地址 指令 微程序控制器所发出的全部微操作命令机节拍安排 3 简述微指令的控制方式 各有何特点 4 微指令控制和组合逻辑控制哪一种速度更快 为什么 6 4A微程序控制器与组合逻辑控制器的相同点与差别有哪些 介绍一下控制器的组成 答 1 见书中208页 2 一般是由指令寄存器 指令译码器 程序计数器 时序发生器和操作控制电路 6 5A举例说明在微程序控制计算机中一条加法指令的执行过程 41 7 3设某计算机有一个指令和数据合一的Cache 已知Cache的读写时间为8ns 主存的为80ns 取指令的命中率为99 数据的命中率为96 在执行程序时 约有1 5指令访问操作数 在指令流水线不堵塞的情况下 问 1 在有Cache时的平均访问时间是多少 2 设置Cache和不设置Cache 使计算机的运算速度可大约提高多少倍 解 1 有Cache时平均访问时间 8ns 0 99 8 80 1 99 8ns 0 96 8 80 1 96 1 5 7 92 0 88 7 68 3 52 5 8 8 2 24 11 04ns 11ns2 无Cache时平均访问时间 80 1 80 1 5 80 16 96ns速度提高倍数 96ns 11ns 8 7倍 42 7 5设某计算机的Cache采用4路组象联映像 已知Cache容量为16KB 主存容量为2MB 每个字块有8个字 每个字有32位 请回答 1 主存地址有多少位 按字节编址 各字段如何划分 各需多少位 2 设Cache起始为控 CPU从主存单元0 1 100 依次读出101个字 主存一次读出一个字 并重复按此次序数度11次 问命中率为多少 若Cache速度是主存的5倍 问采用Cache与无Cache比较速度提高多少倍 答 1 主存地址21位 其中 4路组相联占块号2位 块内8个字占地址3位 32位即4个字节占2位 每组容量为4个字节 8个字 4路 128B 16KB 128B 214 27 27 故组号为7位 有主存高位地址占21 7 2 3 2 7位 2 10 11 91 命中率 设Cache的速度为Xns 主存的速度时5Xns 故 无Cache是程序执行时间T1 11 5Xns 43 采用Cache之后程序执行时间T2 10次 1Xns 1次 5Xns所以 T2 T1 11次 5Xns 10次 1Xns 1次 5Xns 55 15 3 67倍设某计算机采用直接映像Cache 已知容量为4096B 1 若CPU依次从单元0 1 99和4096 4097 4195交替取指令 循环执行十次 问命中率为多少 2 如Cache存取时间为10ns 主存