计算机组成原理-CPU设计实验报告.doc_第1页
计算机组成原理-CPU设计实验报告.doc_第2页
计算机组成原理-CPU设计实验报告.doc_第3页
计算机组成原理-CPU设计实验报告.doc_第4页
计算机组成原理-CPU设计实验报告.doc_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

课 程 设 计 报 告课程设计名称:计算机组成原理课程设计课程设计题目:设计CPU院(系): 专 业: 班 级:学 号:姓 名:指导教师: 完成日期:2016.6.26xxxxxx学院课程设计报告目 录总体设计方案31.1 实验目的31.2 实验内容31.3 实验仪器及元件3详细设计方案32.1 实验原理及电路图32.2 实验过程及结果记录52.3 实验结果分析7总结73.1 思考73.2 收获感想7总体设计方案1.1 实验目的 在maxplus设计取数据、存数据、加指令的CPU程序1.2 实验内容要求实现机器指令要求实现指令:LD(取数),ST(存数),ADD(算术加法);利用maxplus对于设计的微指令集用电路图进行实现,并分析结果是否正确,1.3 实验仪器及元件MAX+plus 系统和其运行环境详细设计方案2.1 实验原理及电路图全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路。除本位两个数相加外,还要加上从低位来的进位数。被加数Ai加数Bi从低位向本位进位Ci-1作为电路的输入,全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路寄存器是CPU的组成部分,寄存器是有限存储容量的高速存储部件,它们可用来暂存指令、数据和地址。在CPU的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在CPU的算术及逻辑部件中,包含的寄存器有 累加器(ACC)计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲个数进行计数,以实现测量、计数、和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等微指令电路图由一个74183四位全加器,12个74373M寄存器,一个7474计数器,4个控制加减法的异或门组成。b0、b1、b2、b3为四位被减数由低到高的四个输入端,a0、a1、a2、a3为减数的四个输入端,s0、s1、s2、s3为四个输出端。m为加减法控制端,分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A,k为计数器的时钟输入端。 四位被减数输入端的四个寄存器的存数据控制端G端连接到计数器的Q1输出端,四位减数输入端的四个寄存器的存数据控制端G和四位差的输出端的四个寄存器的村数据控制端G串联连接到计数器的Q2端口。寄存器的OEN端均接地。2.2 实验过程及结果记录(按实验步骤和实验要求提供相应的实验数据及实验波形)开始设计程序指令集设计取数,存数,算数加法画出电路图Maxplus进行仿真结束编译建立工程按照系统分析中得到的指令集,在maxplus实验软件中新建指令系统,生成.gdf文件。在maxplus实验软件中新建.gdf文件,画出电路图,进行“Compiler”编译2.3 实验结果分析本次实验一共涉及四位二进制加法器,寄存器,计数器,微指令集电路设计,其过程并没有想象之中的那么容易。其中全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路。除本位两个数相加外,还要加上从低位来的进位数。被加数Ai加数Bi从低位向本位进位Ci-1作为电路的输入,全加和Si与向高位的进位Ci作为电路的输出;寄存器是CPU的组成部分,寄存器是有限存储容量的高速存储部件,它们可用来暂存指令、数据和地址。在CPU的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC);计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲个数进行计数,以实现测量、计数、和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等;微指令电路图由一个74183四位全加器,12个74373M寄存器,一个7474计数器,4个控制加减法的异或门组成。b0、b1、b2、b3为四位被减数由低到高的四个输入端,a0、a1、a2、a3为减数的四个输入端,s0、s1、s2、s3为四个输出端。m为加减法控制端,分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A,k为计数器的时钟输入端。总结3.1 思考简单CPU的设计需要四位二进制加法器,寄存器,计数器,微指令集电路一起,四个无论哪一个弄不好都会让实验出现错误,所以本次实验就要把这四个完美结合就行。3.2 收获感想曾经我觉得设计CPU这件事听起来很遥不可及,但是这次设计是一种尝试。虽然只是简单的设计,但是也是

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论