sjzds(数字逻辑实验指导书)1.doc

实验指导书实验指导书 数数 字字 逻逻 辑辑 20122012 年年 3 3 月月 实实 验验 要要 求求 1 实验前必须充分预习 完成指定的预习任务 预习要求如下 1 认真阅读实验指导书 分析 掌握实验电路的工作原理 并进行必 要的估算 2 完成各实验 预习要求 中指定的内容 3 熟悉实验任务 4 复习实验中所用各仪器的使用方法及注意事项 2 使用仪器和实验箱前必须了解其性能 操作方法及注意事项 在使用时 应严格遵守 3 实验时接线要认真 相互仔细检查 确定无误才能接通电源 初学或没 有把握应经指导教师审查同意后再接通电源 4 模拟电路实验注意 l 在进行小信号放大实验时 由于所用信号发生器及连接电缆的缘故 往 往在进入放大器前就出现噪声或不稳定 有些信号源调不到毫伏以下 实 验时可采用在放大器输入端加衰减的方法 一般可用实验箱中电阻组成衰 减器 这样连接电缆上信号电平较高 不易受干扰 2 做放大器实验时如出现波形削顶失真甚至变成方波 应检查工作点 设置是否正确 或输入信号是否过大 由于实验箱所用三极管 hfe 较大 特 别是两级放大电路容易饱和失真 5 实验时应注意观察 若发现有破坏性异常现象 例如有元件冒烟 发烫 或有异味 应立即关断电源 保持现场 报告指导教师 找出原因 排除故障 经指导教师同意再继续实验 6 实验过程中需要改接线时 应关断电源后才能拆 接线 7 实验过程中应仔细观察实验现象 认真记录实验结果 数据 波形 现 象 所记录的实验结果经指导教师审阅签字后再拆除实验线路 8 实验结束后 必须关断电源 拔出电源插头 并将仪器 设备 工具 导线等按规定整理 9 实验后每个同学必须按要求独立完成实验报告 数字逻辑实验指导书 第 3 页 共 91 页 目目 录录 实验一实验一 门电路逻辑功能及测试门电路逻辑功能及测试 一一 4 实验二实验二 门电路的逻辑功能测试 二 门电路的逻辑功能测试 二 8 实验三实验三 组合逻辑电路 一 组合逻辑电路 一 11 实验四实验四 组合逻辑电路 二 组合逻辑电路 二 17 实验五实验五 组合逻辑电路 三 组合逻辑电路 三 19 实验六实验六 组合逻辑电路 四 组合逻辑电路 四 23 实验七实验七 组合逻辑电路 五 组合逻辑电路 五 27 实验八实验八 组合逻辑电路 六 组合逻辑电路 六 31 实验九实验九 组合逻辑电路 七 组合逻辑电路 七 35 实验十实验十 组合逻辑电路 八 组合逻辑电路 八 39 实验十一实验十一 组合逻辑电路 九 组合逻辑电路 九 42 实验十二实验十二 触发器 一 触发器 一 45 实验十三实验十三 触发器 二 触发器 二 48 实验十四实验十四 触发器 三 触发器 三 52 实验十五实验十五 计数器 一 计数器 一 60 实验十六实验十六 计数器计数器 二二 63 实验十七实验十七 计数器 三 计数器 三 70 实验十八实验十八 555555 集成定时器及其应用集成定时器及其应用 72 实验十九实验十九 竞赛抢答器竞赛抢答器 82 数字逻辑实验指导书 第 4 页 共 91 页 实验一实验一 门电路逻辑功能及测试门电路逻辑功能及测试 一一 一 实验目的一 实验目的 1 熟悉门电路逻辑功能 2 熟悉数字电路箱及示波器使用方法 二 实验原理二 实验原理 门电路是开关电路的一种 它具有一个或多个输入端 只有一个输出端 当一个或多 个输入端有信号时其输出才有信号 门电路在满足一定条件时 按一定规律输出信号 起 着开关作用 基本门电路采用与门 或门 非门三种 也可将其组合而构成其它门 如与 非门 或非门等 图 1 1 为与非门电路原理图 其基本功能是 在输入信号全为高电平时输出才为低电 平 输出与输入的逻辑关系为 Y ABCD 平均传输延迟时间是衡量门电路开关速度的参数 它是指输出波形边沿的 0 15Vmtpd 点相对于输入波形对应边沿的 0 15Vm 点的时间延迟 如图 1 2 所示 门电路的导通延迟 时间为 截止延迟时间为 则平均传输延迟时间为 tpdLtpdH 1 tpd tpdL tpdH 2 图 1 3 为异或门电路原理图 其基本功能是 当两个输入端相异 即一个为 0 另一 个为 1 时 输出为 1 当两个输入端相同时 输出为 0 即 Y AB AB AB 图 1 1 与非门电路原理图 1 2 门电路导通延迟时间与截止延迟时间 数字逻辑实验指导书 第 5 页 共 91 页 图 1 3 异或门电路原理图 三 实验仪器及材料三 实验仪器及材料 1 双踪示波器 2 器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 四 预习要求四 预习要求 1 复习门电路工作原理及相应逻辑表达式 2 熟悉所用集成电路的引脚位置及各引脚用途 3 了解双踪示波器使用方法 五 实验内容及步骤五 实验内容及步骤 实验前按实验箱的使用说明先检查实验箱电源是否正常 然后选择实验用的集成电路 按自已设计的实验接线图连线 特别注意 Vcc 及地线不能接错 线接好后经实验指导教师 检查无误后方可通电实验 实验中改动接线须先断开电源 接好线后再通电实验实验中改动接线须先断开电源 接好线后再通电实验 1 测试门电路逻辑功能 1 选用双四输入与非门 74LS20 一只 插入实验板上的 IC 插座 按图 1 1 接线 输 入端 A B C D 分别接 K1 K4 电平开关输出插口 输出端接电平显示发光二极管 L1 L16 任意一个 2 将电平开关按表 1 1 置位 分别测出输出电压及逻辑状态 表 1 1 与非门输出电压及逻辑状态 输 入输 出 ABCDY 电压 V HHHH LHHH LLHH LLLH LLLL 2 异或门逻辑功能测试 数字逻辑实验指导书 第 6 页 共 91 页 图 1 4 异或门逻辑功能测试 1 选取二输入四异或门电路 74LS86 按图 1 4 接线 输入端 1 2 4 15 接电平 开关 输出端 A B Y 接电平显示发光二极管 2 将电平开关按表 1 2 置位 将结果填入表中 表 1 2 异或门输出电压及逻辑状态 输 入输 出 12415ABY Y 电压 V LLLL HLLL HHLL HHHL HHHH LHLH 3 逻辑电路的逻辑关系 1 用 74LS00 按图 1 5 1 6 接线 输入输出逻辑关系分别填入表 4 3 表 4 4 中 图 1 5 图 1 6 表 1 3 表 1 4 2 写出上面两个电路逻辑表达式 4 用与非门组成其它门电路并测试验证 1 组成或门 用一片二输入端四与非门组成或非门 画出电路图 测试并填表 数字逻辑实验指导书 第 7 页 共 91 页 2 组成异或门 a 将异或门表达式转化为与非门表达式 b 画出逻辑电路图 c 测试并填表 3 组成与门 4 组成非门 六 六 实验报告实验报告 1 按各步骤要求填表并画逻辑图 2 回答问题 1 怎样判断门电路逻辑功能是否正常 2 与非门一个输入接连续脉冲 其余端什么状态时允许脉冲通过 什么状态时禁 止脉冲通过 3 异或门又称可控反相门 为什么 数字逻辑实验指导书 第 8 页 共 91 页 实验二实验二 门电路的逻辑功能测试门电路的逻辑功能测试 二 二 一 一 实验目的实验目的 熟悉几种常用门电路的逻辑功能 掌握其测试方法 二 二 实验仪器和器材实验仪器和器材 直流稳压电源一台 双踪示波器一台 万用表一块 基本逻辑电路实验板一块 包括 74LS00 2 输入四与非门 74LS32 2 输入四或门 74LS04 六反相器 74LS86 2 输入 4 异或门 发光二极管 导线若干 三 三 实验原理实验原理 常用逻辑门电路的符号 1 1 1 1 1 与与非 或 或非 非 同或异或 四 四 实验内容实验内容 按图正确接线 并将测量结果填入表格 1 非 1 真值表 AF 数字逻辑实验指导书 第 9 页 共 91 页 2 非 非 11 真值表 ABF 3 与非 真值表 ABF 4 与 1 真值表 数字逻辑实验指导书 第 10 页 共 91 页 ABF 5 或 1 真值表 ABF 6 或非 1 1 真值表 ABF 7 异或 1 真值表 数字逻辑实验指导书 第 11 页 共 91 页 ABF 8 同或 11 真值表 ABF 实验三实验三 组合逻辑电路 一 组合逻辑电路 一 一 实验目的一 实验目的 1 掌握组合逻辑电路的功能测试 2 掌握组合逻辑电路的设计方法 3 了解典型组合逻辑电路的工作原理和使用方法 二 实验仪器二 实验仪器 a DJ SD6 数字电路实验箱及配套芯片 b 数字万用表 c 双踪示波器 d 器件 74LS00 二输入端四与非门 1 片 74LS10 三输入端三与非门 1 片 74LS20 四输入端二与非门 1 片 三 实验原理三 实验原理 数字电路分为组合逻辑电路和时序逻辑电路两类 任意时刻电路的输出信号仅取决于 该时刻的输入信号 而与信号输入前电路所处的状态无关 这种电路叫做组合逻辑电路 数字逻辑实验指导书 第 12 页 共 91 页 分析一个组合电路 一般从输出开始 逐级写出逻辑表达式 然后利用公式或卡诺图 等方法进行化简 得到仅含有输入信号的最简输出逻辑函数表达式 由此得到该电路的逻 辑功能 四 实验内容四 实验内容 1 组合逻辑电路功能测试 2 组合逻辑电路设计 五 实验步骤五 实验步骤 1 组合逻辑电路功能测试 1 用 1 片 74LS00 和 1 片 74LS10 组成图 3 1 所示逻辑电路 为便于接线和检查 在 图中要注明芯片编号及各引脚对应的编号 2 图中 A B C 接电平开关 K1 K2 K3 F 接发光管 L1 电平显示 3 按表 1 要求 改变 A B C 的状态 填表并写出 F 逻辑表达式 4 将运算结果与理论值比较 图 3 1 1 组合逻辑电路功能测试 1 用 2 片 74LS00 组成图 3 2 所示逻辑电路 为便于接线和检查 在图中要注明芯 片编号及各引脚对应的编号 2 图中 A B C 接电平开关 K1 K2 K3 Y1 Y2 接发光管 L1 L2 电平显示 3 按表 3 1 要求 改变 A B C 的状态 填表并写出 Y1 Y2 逻辑表达式 4 将运算结果与理论值比较 数字逻辑实验指导书 第 13 页 共 91 页 图 3 2 表 3 1 2 测试用异或门 74LS86 和与非门组成的半加器的逻辑功能 根据半加器的逻辑表达式可知 半加器 Y 是 A B 的异或 而进位 Z 是 A B 相与 故半加器可用一个集成异或门和二个与非门组成 如图 3 3 1 在实验仪上用异或门和与非门接成以上电路 A B 接电平开关 K1 K2 Y Z 接 电平显示 L1 L2 2 按表 3 2 要求改变 A B 状态 填表 表 3 2 图 3 3 3 测试全加器的逻辑功能 1 写出图 3 4 电路的逻辑表达式 2 根据逻辑表达式列真值表 表 3 3 3 根据真值表画逻辑函数 Si Ci的卡诺图 数字逻辑实验指导书 第 14 页 共 91 页 图 3 4 4 填写表 3 3 各点状态 15 按原理图选择与非门接线进行测试 将测试结果记入表 3 4 并与上表进行比 较看逻辑功能是否一致 表 3 3 AiBiCi 1YZX1X2X3SiCi 000 001 010 011 100 101 110 111 表 3 4 AiBiCi 1CiSi 000 010 100 110 001 011 100 111 4 测试用异或 与或和非门组成的全加器的逻辑功能 全加器可以用两个半加器和两个与门 一个或门组成 在实验中 常用一块双异或门 一个与或非门和一个与非门实现 1 画出用异或门 与或非门和非门实现全加器的逻辑电路图 写出逻辑表达式 2 找出异或门 与或非门和非门器件 按自已画出的图接线 接线时注意与或非 门中不用的与门输入端接地 数字逻辑实验指导书 第 15 页 共 91 页 3 当输入端 Ai Bi 及 Ci 1 为下列情况时 用万用表测量 Si 和 Ci 的电位并将其 转为逻辑状态填写入下表 3 5 表 3 5 Ai00001111 Bi00110011 输入 端 Ci 101010101 Si 输出 端 Ci 15 组合逻辑电路设计 1 设计一个四人表决电路 在三人或三人以上同意时灯亮 否则灯灭 用与非门与非门 实现 结果通过数字电路实验验证 a 根据电路的功能 真值表如下图所示 数字逻辑实验指导书 第 16 页 共 91 页 2 用与非门设计一个全加器 六 数据记录及处理六 数据记录及处理 1 2 七 实验注意事项七 实验注意事项 1 2 八 思考题八 思考题 数字逻辑实验指导书 第 17 页 共 91 页 实验四实验四 组合逻辑电路 二 组合逻辑电路 二 一 实验目的一 实验目的 1 熟悉集成译码器 2 了解集成译码器应用 二 实验仪器二 实验仪器 1 数字逻辑实验箱及配套芯片 2 双踪示波器 3 器件 74LS139 双 2 4 线译码器 1 片 74LS1153 双 4 选 1 数据器 1 片 74LS00 二输入端四与非门 1 片 三 实验原理三 实验原理 译码器是将给定代码译成相应状态的电路 双 2 4 线集成变量译码器 74LS139 如图 4 1 所示 每个 2 4 线译码器有两个输入端 A B 和四个输出端 Y0 Y1 Y2 Y3 两个 输入端可以输入四种数码 即 00 01 10 11 对应的四种输出状态 是 0111 1011 1101 1110 G 为使能端 当 G 0 时 译码器能正常工作 当 G 1 时 不能 工作 输出端全部为高电平 即 1 数据选择器有多个输入 一个输出 其功能类似单刀多掷开关 故又称多路开关 MUX 在控制端的作用下可从多路并行数据中选择一路送输出端 双 4 选 1 数据选择器 74LS1153 如图 4 2 所示 以其中的一个数据选择器为例 C0 C1 C2 C3为输入端 可同时输入四种不同的数据 信号 Y 为被选中的数据的输出 端 G 为使能端 低电平时工作 A B 为选择控制端 设四个输入端的输入信号分别为 C0 C1 C2 C3则其功能如表 8 1 所示 表 4 1 74LS1153 功能表 控制使 能输 出 BAGY XXHL LLLC0 LHLC1 HLLC2 HHLC3 四 实验内容四 实验内容 1 译码器功能测试 2 译码器转换 3 数据选择器的测试及应用 五 实验步骤五 实验步骤 1 译码器功能测试 将 74LS139 译码器按图 4 1 接线 按表 4 2 输入电平分别置位 填写输出状态表 数字逻辑实验指导书 第 18 页 共 91 页 图 4 1 74LS139 译码器 表 4 2 2 译码器转换 将双 2 4 线译码器转换为 3 8 线译码器 1 画出转换电路图 2 在实验仪上接线并验证设计是否正确 3 设计并填写该 3 8 线译码器功能表 画出输入 输出波形 3 数据选择器的测试及应用 将双 4 选 1 数据选择器 74LS1153 参照图 4 2 接线 测试其功能并填写功能表 1 将选择端 1 G 2 B 14 A 脚接逻辑电平开关 2 将实验仪脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器 4 个 输入端 3 2150KHz 4 100KHz 15 10KHz 6 1KHz 将选择端置位 使输出端 7 1Y 接示波器 可分别观察到 4 种不同频率脉冲信号 3 分析上述实验结果并总结数据选择器作用 图 4 2 表 4 3 六 数据记录及处理六 数据记录及处理 1 2 七 实验注意事项七 实验注意事项 1 2 八 思考题八 思考题 1 画出实验要求的波形图 2 画出实验内容 2 3 的接线图 总结译码器和数据选择器的使用体会 数字逻辑实验指导书 第 19 页 共 91 页 实验五实验五 组合逻辑电路 三 组合逻辑电路 三 一 实验目的一 实验目的 1 掌握组合逻辑电路的功能测试 2 验证半加器和全加器的逻辑功能 3 学会二进制数的运算规律 二 实验原理二 实验原理 数字电路分为组合逻辑电路和时序逻辑电路两类 任意时刻电路的输出信号仅取决于 该时刻的输入信号 而与信号输入前电路所处的状态无关 这种电路叫做组合逻辑电路 分析一个组合电路 一般从输出开始 逐级写出逻辑表达式 然后利用公式或卡诺图 等方法进行化简 得到仅含有输入信号的最简输出逻辑函数表达式 由此得到该电路的逻 辑功能 两个一位二进制数相加 叫做半加 实现半加操作的电路称为半加器 两个一位二进 制数相加的真值表见表 5 1 表中表示半加和 表示向高位的进位 表示两SiCiAiBi 个加数 表 5 1 半加器真值表 从二进制数加法的角度看 表中只考虑了两个加数本身 没有考虑低位来的进位 这 也就是半加一词的由来 由表 5 1 可直接写出半加器的逻辑表达式 Si AiBiAiBi 由逻辑表达式可知 半加器的半加和是 的异或 而进位是 相Ci AiBiSiAiBiCiAiBi 与 故半加器可用一个集成异或门和一个与门组成 两个同位的加数和来自低位的进位三者相加 这种加法运算就是全加 实现全加运算 的电路叫做全加器 如果用 分别表示 A B 两个多位二进制数的第 i 位 表AiBi1iC 示低位 第 i 1 位 来的进位 则根据全加运算的规则可列出真值表如表 5 2 表 5 2全加器的真值表 利用卡诺图可求出 的简化函数表达式 SiCi iiii 1 iiiiii S AB C C AB C A B AA 数字逻辑实验指导书 第 20 页 共 91 页 可见 全加器可用两个异或门和一个与或门组成 如果将数据表达式进行一些变换 半加器还可以用异或门 与非门等元器件组成多种 形式的电路 见图 5 2 图 5 3 三 实验仪器及材料三 实验仪器及材料 器件 74LS00 二输入端四与非门 3 片 74LA86 二输入端四异或门 1 片 74LS154 四组输入与或非门 1 片 四 预习要求四 预习要求 1 预习组合逻辑电路的分析方法 2 预习用与非门和异或门构成的半加器 全加器的工作原理 3 预习二进制数的运算 五 实验内容及步骤五 实验内容及步骤 1 组合逻辑电路功能测试 1 用 2 片 74LS00 组成图 5 1 所示逻辑电路 为便于接线和检查 在图中要注明芯 片编号及各引脚对应的编号 2 图中 A B C 接电平开关 K1 K2 K3 Y1 Y2 接发光管 L1 L2 电平显示 3 按表 5 3 要求 改变 A B C 的状态 填表并写出 Y1 Y2 逻辑表达式 4 将运算结果与理论值比较 图 5 1 数字逻辑实验指导书 第 21 页 共 91 页 表 5 3 2 测试用异或门 74LS86 和与非门组成的半加器的逻辑功能 根据半加器的逻辑表达式可知 半加器 Y 是 A B 的异或 而进位 Z 是 A B 相与 故半加器可用一个集成异或门和二个与非门组成 如图 5 2 1 在实验仪上用异或门和与非门接成以上电路 A B 接电平开关 K1 K2 Y Z 接 电平显示 L1 L2 2 按表 5 4 要求改变 A B 状态 填表 图 5 2 表 5 4 3 测试全加器的逻辑功能 1 写出图 5 3 电路的逻辑表达式 2 根据逻辑表达式列真值表 表 5 5 3 根据真值表画逻辑函数 Si Ci的卡诺图 数字逻辑实验指导书 第 22 页 共 91 页 图 5 3 4 填写表 5 5 各点状态 5 按原理图选择与非门接线进行测试 将测试结果记入表 5 6 并与上表进行比较 看逻辑功能是否一致 表 5 15 AiBiCi 1YZX1X2X3SiCi 000 010 100 110 001 011 101 111 表 5 6 AiBiCi 1CiSi 000 010 100 110 001 011 100 111 4 测试用异或 与或和非门组成的全加器的逻辑功能 全加器可以用两个半加器和两个与门 一个或门组成 在实验中 常用一块双异或门 一个与或非门和一个与非门实现 1 画出用异或门 与或非门和非门实现全加器的逻辑电路图 写出逻辑表达式 2 找出异或门 与或非门和非门器件 按自已画出的图接线 接线时注意与或非 门中不用的与门输入端接地 3 当输入端 Ai Bi 及 Ci 1 为下列情况时 用万用表测量 Si 和 Ci 的电位并将其 转为逻辑状态填写入下 5 7 数字逻辑实验指导书 第 23 页 共 91 页 表 5 7 Ai00001111 Bi00110011 输入 端 Ci 101010101 Si 输出 端 Ci 六 实验报告六 实验报告 1 整理实验数据 图表并对实验结果进行分析讨论 2 总结组合逻辑电路的分析方法 实验六实验六 组合逻辑电路 四 组合逻辑电路 四 1 1 实验目的实验目的 1 掌握用小规模集成电路设计组合逻辑电路的方法 2 用实验验证所设计电路的逻辑功能 2 2 实验原理 实验原理 数字逻辑电路根据逻辑功能的不同特点分为两大类 一类叫做组合逻辑电路 另一 类是时序逻辑电路 组合逻辑电路任何时刻的输出仅取决于该时刻的输入信号 而与这一时刻输入信号 作用前电路原来的状态没有任何关系 根据实际给出的逻辑问题 求出实现这一逻辑功能的最佳逻辑电路 这就是组合逻辑 电路设计所要完成的任务 由小规模集成电路 SSI 构成组合逻辑电路设计一般可分为 以下 15 个步骤进行 1 分析任务要求 确定输入和输出变量之间的逻辑关系 列出真值表 2 根据真值表 写出逻辑表达式 并用布尔代数法或卡诺图法化简 得出最简的逻 辑 函数表达式 3 按化简后的逻辑表达式 对照真值表进行功能检查 以确定所设计的电路是否符 合要求 4 按照具体情况对化简后的逻辑表达式进行整理 具体可能是 从尽可能简单的角度来考虑选用元器件 设计任务中规定了所用的电路类型 如规定用与非门 或非门 与或非门等 从经济角度考虑选用价格便宜的元件或利用现有的元件来构成电路 5 选用元件时 可以用同类型号的元件来实现相同的逻辑功能 对于小规模器件来 说 应充分利用每个门的扇入系数 力求用最少量的门获得最佳效果 数字逻辑实验指导书 第 24 页 共 91 页 组合逻辑电路设计的步骤也可用如图所示的框图来描述 图6 1 组合逻辑电路设计过程框图 上图中的逻辑化简 是组合逻辑电路设计步骤中较重要的一步 为了确保逻辑电路结 构简单以及使用器件较少 通常要求尽可能简化逻辑表达式 还要根据实际情况 使电路 结构达到最佳 前面几步只是完成了基本的逻辑设计任务 至于设计功能是否正确 电路是否稳定可 靠 还需进行静态测试 也就是说根据真值表来改变输入变量 测出对应的输出值 验证 电路的逻辑功能 下面通过一个例子说明组合逻辑电路设计过程 例如 要求设计一个组合逻辑电路 将 8421BCD 码变换为余 3 码 根据题意 列出真值表 这是一个码制变换问题 由于都是 BCD 码 因此它是一个四输入 四输出的逻辑函数 根据两种代码的编码关系 列出真值表如表 6 1 所示 表 6 1 代码转换电路真值表 输 入输 出 ABCDWXYZ 00000011 00010100 00100101 00110110 01000111 01011000 01101001 01111010 10001011 10011100 1010 1011 1100 1101 1110 1111 选择实验器件 写出逻辑函数表达式 由于设计要求没有具体指定采用哪一种逻辑门电路 因此可以从门电路的种类 数量 速度等方面综合考虑 选择最佳的设计方案 首先根据代码转换真值表 化简后得出最简 与或表达式 然后根据电路成本和信号处理速度两个指标变换函数式 变换的原则是应尽 量利用公共项以减少逻辑门的数量和类别 同时要设法减少逻辑门的级数以减少信号传输 延迟时间 以此得到最佳逻辑函数式 该电路的化简过程如下 数字逻辑实验指导书 第 25 页 共 91 页 用卡诺图对逻辑函数进行化简如图 6 2 所示 即采用圈圈合并最小项的方法 函数 化简后乘积项的数目等于合并圈的数目 每个乘积项所含变量因子的大小 取决于合并圈 的数目 每个合并圈应尽可能的扩大 化简后各输出的逻辑表达式为 图 6 2 表 6 1 对应的卡诺图 画出逻辑电路原理图 该电路采用了三种门电路 输入至输出的信号传输时间为两级门的延迟 速度相对较 快 逻辑电路图如图 3 1 3所示 图 6 3 代码转换逻辑电路原理图 数字逻辑实验指导书 第 26 页 共 91 页 3 3 实验预习要求 实验预习要求 1 复习用 SSI 进行组合逻辑电路设计的相关内容 2 根据实际任务要求 从设计过程到电路图实现 设计组合逻辑电路 3 制定测试方法和步骤 4 4 实验内容 实验内容 1 使用若干与非门和异或门设计一个一位二进制全加器或全减器 2 设计代码转换电路 如 8421 码转换为余 3 格雷码 8421 码和余 3 码的代码转换电路 3 如果将旅客列车分为特快 直快和慢车 它们的优先顺序为特快 直快和慢车 在同 一时刻只能有一趟列车从车站开出 即只能给出一个开出信号 请设计一个满足上述 要求的排队电路 4 设计一个保险箱用的 4 位代码锁 该锁有 A B C D 的输入端及一个开箱钥匙孔信号 ON 的输入端 当开箱时 ON 1 若输入的代码 例如 ABCD 1011 与设定的代码相 同 保险箱就打开 X 1 若代码不符 电路就发出报警信号 Y 1 写出设计步骤 要求使用最佳设计方案来实现 连接实验电路并检测逻辑功能是否符合设计要求 注 1 设计时要把控制要求抽象为二值逻辑命题 以确定输入 输出变量以及它们的逻辑 关系 2 在实验进行中 插拔集成芯片或改变电路连接线时 一定要切断电源 否则集成芯 片容易受到较大感应或电冲击 从而导致损坏 3 实验电路中的连接线长度要尽可能短 其目的是防止噪声干扰及减少传输时间 5 5 实验设备与器材 实验设备与器材 1 数字逻辑实验箱 一台 2 双列直插式集成电路 74LS00 74LS10 74LS20 74LS86 等 6 6 实验思考题 实验思考题 1 通过实验 你认为 SSI 组合逻辑电路设计的关键步骤是什么 2 对于同一个命题 是否有不同的设计方案 比较各自的优缺点 3 为防止集成电路的电源电压接反 而造成器件损坏 保护电路如何设计 7 7 实验报告要求实验报告要求 1 根据各题实验任务 列出相应的真值表 画出卡诺图 写出最简的逻辑表达式 画 出设计的逻辑电路图 2 将设计的电路进行实验测试 并记录测试结果 3 对实验中出现的问题进行分析 4 实验体会和设计分析 数字逻辑实验指导书 第 27 页 共 91 页 实验七实验七 组合逻辑电路 五 组合逻辑电路 五 1 1 实验目的实验目的 1 掌握组合电路逻辑功能的测试方法 2 掌握 TTL 逻辑门组合应用和七段显示器使用方法 3 3 了解组合逻辑电路的设计方法 2 2 实验原理实验原理 组合逻辑电路的输出状态完全取决于同一时刻输入状态的组合 与电路原来的输出状 态无关 图 7 5 是一个由逻辑门构成编码显示组合电路 可以分析 6 个输出 Ya Yb Yc Yd Ye Yg与两个输入K1 K0有一一对应的逻辑关系 两个输入组合成四 种编码输出状态 控制七段显示器显示四个特定字符 1 七段共阴显示器原理 七段显示器内部由八个发光二极管组成 七个段划和一个小数点 位置排成 形 八个发光二极管的连接方式有共阴接法和共阳接法两种 共阳接法就是把所有发光二 极管的阳极都接在一起 形成一个由高电平驱动的公共端 COM 各管的阴极由低电平有效 的段码信号 a g 控制 共阴接法则相反 它的公共端 COM 是所有发光二极管的阴极 由低 电平驱动 而各段发光二极管的阳极由高电平驱动 图 7 1 表示了七段共阴显示器的内部 原理 外引线排列图以及常用显示符 各段发光二极管正向导通时发光 导通电压UD约为 2V 导通电流ID约需 3 10 毫安 电流太大可能会损坏器件 所以 使用时必须根据所加 信号的幅度选择限流电阻 图 3 2 15 中 七段共阴显示器的公共端 COM 接地 段控制端 a g 通过限流电阻接 15V 电源 由于 TTL 逻辑门输出的高电平驱动能力有限 所以或非门 输出通过反相缓冲器 1413 2003 驱动显示器的 a b c d e g 各段 其中 f 直接通 过限流电阻接电源 不受输入K1 K0控制 所以 f 段始终发光 2 集电极开路的反相缓冲器功能 1413 2003 为集电极开路 Open Collector 反相达林顿结构 内部有 7 个互相独 立的复合达林顿管 电路原理及引脚排列如图 3 2 2 a 所示 当缓冲器输入为低电平 数字逻辑实验指导书 第 28 页 共 91 页 0 时 复合管截止 OC 输出为高阻状态 对外电路没有影响 相应段的发光管仍然导 通 当缓冲器输入为高电平 1 时复合管导通 输出低电平使相应段的发光管截止 所 以当图 3 2 15 电路中或非门输出为 0 时 显示段亮 输出为 1 时 显示段灭 3 动态扫描显示原理 图 7 5 电路中采用一个显示器根据K0 K1控制显示不同的字符 如果K0 K1由一个 2 位二进制计数器的输出控制 使K0 K1的状态呈 00 01 10 11 00 自动顺序变化 则四个字符亦随控制码顺序循环显示 如果采用四个共阴显示器组成如图 7 3 所示的动态扫描显示电路 替代图 7 5 中的一 个七段显示器 则四个显示字符可以同时稳定显示 四个显示器的阳极 a g 一一对应连接 由缓冲器的输出控制 各显示器的阴极公共 端信号 Y0 Y3 由 K0 K1 通过 2 线 4 线通用译码器顺序产生 扫描控制时序如图 7 4 所示 由于任意瞬时只有一个共阴显示器的阴极为低电平 所以此时反相缓冲器输出的阳极控制 数字逻辑实验指导书 第 29 页 共 91 页 信号只能对该显示器有效 使之显示相应的字符 其他阴极为高电平的显示器呈灭显状态 这样 扫描时钟信号 CP 控制计数器使各显示器分时轮流选通 同时控制逻辑门编码电路 产生不同的字符显示段信号 使各显示器逐位顺序显示 每位显示的时间为一个 CP 周期 显示扫描周期 T 为时钟周期的 4 倍 只要扫描时钟频率足够高 使每个显示器每秒的导通 次数大于 150 次 四位显示的扫描时钟频率大于 200Hz 由于人眼的视觉暂留效应 可以 观察到各位显示器同时显示 时钟频率越高 显示越稳定 3 实验参考电路实验参考电路 4 实验预习要求实验预习要求 1 根据图 7 15 列出电路各输出端的逻辑表达式 并将输入K1 K0为不同状态时 逻辑门电路的输出Ya Yb Yc Yd Ye Yg和七段共阴显示器输入a g及相应的显示字 符填入表 7 1 中 2 用 2 输入与非门设计显示自选字符 如 H O P E H E L P 或 C L E A 等 列出真值表 写各输出的逻辑表达式 画出电 原理图 标出引脚编号 逻辑门的个数不能超过 8 个 逻辑门采用四 2 输入与非门 74LS00 引脚排列见实验 4 1 图 7 2 c 3 根据发光二极管发光时的导通电压和导通电流选择限流电阻的阻值 4 根据动态扫描原理设计电路 画出电路原理图 其中 2 位二进制计数器用双 JK 触发器构成 型号从附录中自选 双 2 线 4 线译码器的型号为 74LS139 功能及引脚排列 查阅实验 3 15 图 7 1 15 认真阅读实验内容与步骤部分 充分了解实验方法和过程 表 7 1 图 7 15 电路输入 输出逻辑关系 K1K0YaYbYcYdYeYg abcdefg 显示字 符 00 亮 01 亮 10 亮 11 亮 数字逻辑实验指导书 第 30 页 共 91 页 5 实验内容和步骤实验内容和步骤 1 检查实验装置与器件 根据四 2 输入或非门 74LS02 的逻辑功能 检查器件 或非门的输入信号由数字逻辑实验 箱上的逻辑开关提供 输出状态用箱上的逻辑 指示灯检查 当任一开关的状态为高电平 1 时 或非门输出低电平 0 指示灯不亮 当两个开关的状态均为低电平 0 时 或非门输出高电平 1 指示灯亮 2 按图 7 15 电路连线 输入K1 K0接逻辑开关 限流电阻采用 8 联集成电阻 9 个引脚 内部连接方式如图 7 15 虚线框所示 8 联电阻的公共端有标记 接 15V 电 源 集成电阻直接插在反相缓冲器的输出引脚边 如图 3 2 2 所示 以减少连线 缓冲器 输出a g接共阴显示器的段码输入端 显示器公共端 COM 接地 根据表 7 1 改变开关状态 观察显示字符是否与分析的结果相同 3 按预习要求 2 设计的电路改接编码组合电路部分 缓冲器和显示器电路不变 观察显示结果并与设计要求比较 4 用 JK 触发器连接成两位二进制异步计数器 控制编码显示电路的输入K1 K0 扫描时钟采用逻辑实验仪输出的 1Hz 脉冲信号 观察显示效果 15 按预习内容 4 设计的电路连接动态扫描显示电路 扫描时钟频率改为 1kHz 观察实验结果 6 实验设备和器材实验设备和器材 1 数字逻辑实验箱 1 台 2 双列直插集成四 2 输入 TTL 或非门 74LS02 2 片 3 双列直插集成四 2 输入 TTL 与非门 74LS00 1 片 4 七段共阴显示器 1 个 5 九引脚 8 联集成电阻 1 个 6 集成七达林顿 OC 反相缓冲器 1413 2003 1 片 7 双 JK 触发器 1 片 8 2 线 4 线译码器 74LS139 1 片 9 数字万用表1 台 7 实验思考题实验思考题 1 若限流电阻为 1K 当反相缓冲器输入Yb为 1 时 输出信号电平约为 0 3V 左右 根据发光二极管的导通电压和电流 图 7 15 电路中的I ID Io各为多少 当Yb 为 0 时 各电流又为多少 2 若动态扫描显示电路的时钟频率为 1Hz 四位字符可能如何显示 如果时钟频率 为 100Hz 呢 8 实验报告要求实验报告要求 1 预习要求 1 2 的内容 2 列出限流电阻参数选择的计算方法 3 回答思考题 数字逻辑实验指导书 第 31 页 共 91 页 实验八实验八 组合逻辑电路 六 组合逻辑电路 六 1 1 实验目的实验目的 1 掌握中规模集成电路译码器 编码器的逻辑功能和使用方法 2 利用译码器 编码器进行组合逻辑电路设计 2 2 实验原理 实验原理 1 编码器 编码器的逻辑功能是将输入信号中的一个有效信号变换成相应的一组二进制代码输出 优先编码器定义了所有输入信号的优先级别 当多个输入信号同时有效时 优先编码 器输出的是对应优先权最高的信号编码值 图 8 1 8 线 3 线优先编码器 74LS148 的引脚排列图 图 8 1 给出 8 线 3 线优先编码器 74LS148 的引脚排列图 为使能控制端或称选S 通输入端 选通输出端YS和扩展端 EX 的功能是实现编码位数 输入信号数 的扩展 Y 是 8 个输入信号 编码对象 低电平有效 的优先权最高 的优先 0 IN 7 IN 7 IN 0 IN 权最低 编码输出是 3 位二进制代码 用表示 表 8 1 为 8 线 3 线优先编码器012YYY 的真值表 表 8 1 8 线 3 线优先编码器真值表 输 入 输 出 S 0 IN 1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7 IN 2 Y 1 Y 0 Y EX Y S Y 数字逻辑实验指导书 第 32 页 共 91 页 l 0 1 1 1 1 1 1 1 1 0 0 0 0 1 O 0 1 1 0 0 1 1 1 0 0 l l 1 1 0 0 l 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 l l 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 l 0 1 1 0 1 1 0 0 0 l 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 在 0 时 编码器允许工作 当8 个输入中有 0 时 输出一组优S 70 ININ 先权最高的有效输入所对应的二进制代码 比如当 时 S 0 6431 ININININ Error Error 6的优先权最高 输出 001 见表 8 1 第 4 行 2 Y 1 Y 0 Y 2 译码器 译码是编码的逆过程 它的逻辑功能是将每个输入的二进制代码 译成对应输出的高 低电平信号 译码器有变量译码器和显示译码器之分 变量译码器 变量译码器的逻辑功能是将输入的 n 位二进制代码译成 2n个输出变量 每个输出变量 与唯一的一组输入码对应 当输入为某组码时 仅有与其对应的输出信号为有效电平 其 他输出均为无效电平 典型的变量译码器型号为 3 线 8 线译码器 74LS138 图 8 2 所示 为 3 线 8 线译码器 74LS138 的引脚排列图 图 8 2 3 线 8 线译码器 74LS138 的引脚排列图 其中为 3 条译码输入端 为 8 条译码输出端 低电平有效 012 AAA 0 Y 7 Y 为使能选通端 表 3 3 2 所示为 3 线 8 线译码器 74LS138 的真值表 1 S 2S 3 S 表 3 3 2 3 线 8 线译码器真值表 1 S 3 2SS 2 A 1 A 0 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 数字逻辑实验指导书 第 33 页 共 91 页 l 0 1 O 0 O 0 1 0 0 0 1 1 O 0 1 0 1 0 0 1 1 1 0 1 0 0 1 O 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 由表 8 2 可见 当 1 0 时 不论输入 为何状态 1 S 3 2SS 2 A 1 A 0 A 输出 中有且仅有一个为有效电平 0 有效输出端的下标序号与输入二进制码所 0 Y 7 Y 对应的十进制数相同 变量译码器除了实现译码功能外 可以作为数据分配器使用 如果利用使能选通端中 的一个输入串行数据信号 变量译码器就实现数据分配功能 另外 变量译码器还可以用 来方便地实现多输出逻辑函数 显示译码器 把输入的二 十进制代码转换成十进制数码各段驱动信号的电路称为显示译码器 图 8 3 为七段显示译码器 74LS48 的引脚排列图 图 8 3 七段显示译码器 74LS48 引脚排列图 其中为译码器的输入信号 为译码器的 7 个输出 为译码器的灯 03 AA ga YY LT 测试输入 为译码器的消隐输入 灭零输出 为灭零输入 表 3 3 3 为七RBOBI RBI 段显示译码器的真值表 表表 8 3 七段显示译码器的真值表七段显示译码器的真值表 十进制 输 入 RBO BI 输 出 或功能 LTRBI3 A 2 A 1 A 0 A a Y b Y c Y d Y e Y f Y g Y 数字逻辑实验指导书 第 34 页 共 91 页 O l 2 3 4 15 6 7 8 9 10 11 12 13 14 115 l l 1 1 1 1 1 l 1 l l l 1 l l 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 l 0 1 1 1 1 0 0 1 1 0 1 l 1 1 0 l l l l 1 l 1 l l l l l 1 1 1 l 1 l 1 1 1 l 1 1 l 1 0 0 1 l O 0 0 0 1 1 0 1 1 0 l l l l l 0 0 l 0 l l 0 0 l l 1 0 l 1 0 l l 0 0 1 1 1 1 1 1 1 1 0 0 0 0 l l l l l l l l 1 l 0 0 l l 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 1 l 0 0 1 0 l l O 0 0 1 1 1 1 0 0 0 0 0 0 0 消隐 脉冲消隐 灯测试 1 0 0 0 0 0 0 0 0 l 0 0 0 0 0 0 0 0 0 0 0 0 0 0 l l 1 l l l 1 根据表 8 3 七段显示译码器 74LS48 的真值表 简单介绍三个功能端 LT 和的工作情况 RBOBI RBI 灯测试输入 当且时 无论状态如何 输出Ya Yg全部为高电0 LT1 BI 03 AA 平 都可使被驱动数码管的七段同时点亮 以检查该数码管各段能否正常发光 利用这个 功能可以判断显示器的好坏 消隐输入 也称灭灯输入 为消隐输入 当 0 时 无论及输入BIBIRBILT 为何值 所有各段输出均为低电平 显示器处于熄灭状态 为灭零 03 AA ga YY RBO 输出 灭零输入 可以按数据显示需要 将显示器所显示的 0 予以熄灭 而在显示RBI 1 9 时不受影响 它在实际应用中是用来熄灭多位数字前后不必要的零位 使显示的结果 更醒目 将灭零输入端与灭零输出端配合使用 很容易实现多位数码显示系统的灭零控制 在数字系统中 经常需要将被测量或数值运算结果用十进制数码显示出来 由于显示 器件和显示方式不同 在各类显示器件中 目前使用最为广泛的是由发光二极管构成的七 段显示数码管 将七个发光二极管按一定的方式连接在一起 就构成七段显示数码管 它 有共阳极和共阴极两种连接方式 如图 8 4 所示 数字逻辑实验指导书 第 35 页 共 91 页 a b c 图 8 4 七段显示数码管结构 a 七段显示器 b 共阴极连接 c 共阳极连接 本实验采用的型号为 BS201 共阴极式显示器 它与 74LS48 译码器配套使用 3 3 实验预习要求实验预习要求 1 复习有关编码器和译码器的原理 2 了解所用集成电路的功能和外部引线排列 3 根据实验任务 画出所需的实验电路图及记录表格 4 4 实验内容和步骤实验内容和步骤 1 验证编码器 74LS148 3 线 8 线译码器 74LS138 七段显示译码器 74LS48 的逻 辑功能 记录实验数据 2 用 3 线 8 线译码器 74LS138 和门电路设计如下多输出逻辑函数 3 将 74LS138 构成时序脉冲分配器 用示波器观测和记录在地址端分别取 012 AAA 000 111 8 种不同的状态时 中与之对应的输出端的输出波形 0 Y 7 Y 4 设计并实现一个编码 译码显示电路 注 1 该实验中所用的集成芯片种类较多 在插入或拔取集成芯片时 须切断电源 不 能带电操作 2 使用共阴极数码管时 译码器的输出端应为高电平有效 使用共阳极数码管时 译码器的输出端应为低电平有效 5 5 实验设备与器材实验设备与器材 1 数字逻辑实验箱 1 台 2 双踪示波器 1 台 3 函数信