基于Nios软核的嵌入式Internet系统设计.doc

基于Nios软核的嵌入式Internet系统设计 引言 自上个世纪末开始的网络化浪潮在很多领域都引发了技术进步和革新嵌入式Internet便是嵌入式技术与网络技术结合的产物简单来说嵌入式Internet是指在一个嵌入式设备上配备网络接口通过网络可以与远程设备进行信息的交互从管理的角度上来讲嵌入式Internet经历了三个发展阶段：集中管理阶段、分散管理阶段、智能管理阶段前两个阶段主要是致力于解决如何把一个具体的设备地嵌入到Internet中第三阶段人们考虑更多的是如何利用现有的技术来更好地进行远程控制更加丰富控制功能 Altera公司的Nios软核嵌入式处理器是一种可特许的通用RISCCPU也就是说Altera公司以IP核的方式将它提供给设计者它可以与各种各样的外设、定制指令和硬件加速单元相结合构成一个定制的SOPC该处理顺具有可由用户配置的L1（第一层）指令与数据超高速缓存Nios处理器还具有一种基于JTAG的OCI（片上仪器）芯核使软件开发人员在实时调试方面具有更明显的优势该处理器的软件支持可扩展到对APR、IP、ICMP、TCP、UDP和以太网的网络协议支持 通过对以太网远程数据采集模块设计实例介绍如何利用前面提到的技术来实现一个嵌入式Internet系统 1.1硬件设计 （1）系统整体结构 根据以太网远程数据采集模块的功能要求考虑到系统的稳定性和可扩展性本系统主要包括以下部分： *CycloneFPGA,包括Nios软核CPU、操作系统使用的定时器、网络协议栈使用的定时器、CPU同外围设备的接口； *EPCS4用来在上电时对FPGA进行配置； *Flash主要用来存放软件代码以及一些需要保存的参数； *SRAM用来在系统运行时的代码和数据存储； *8位A/D用来采集输入信号； *网络接口芯片； *LED（3个）用来指示系统运行状态 整个系统的结构如图1所示 对于一个嵌入式Internet系统来说网络接口是硬件设计的关键本系统中采用Smsc公司的LAN91C111芯片作为网络接口该器件是一个以太网控制器实现了网络七层协议栈中的传输层和MAC层的功能另外它具有10/100M自适应、双工/半工自适应等功能有很好的网络兼容性 （2）CPU同A/D接口的设计 CPU同A/D接口设计使用的是QuartusII软件它是Altera公司的第4代可编程逻辑器件集成开发环境提供从设计输入到器件编程的全部功能 需要指出的是从开发的周期和系统的稳定性考虑在本设计中除了A/D之外的其余器件均采用Altera公司推荐使用的器件在SOPCBuilder中包含了这些器件间NiosCPU的接口所以只需要对CPU同A/D的接口进行设计 为了实现数据采集频率的动态控制以及使网络部分有更多的CPU使用时间在CPU同A/D的接口部分除了必要的与CPU进行交互的部分外还包括用可控制计数器实现的整数倍分频电路两个轮换使用的数据缓存RAM 该部分的结构如图2所示分频电路的输出时钟信号频率范围是1MHz1Hz双RAM缓冲有两个输入时钟：读时钟和写时钟读时钟信号为50MHz远高于写时钟信号这种缓存RAM读写频率不同的设计可以显著减小低速外围设备对CPU的占用时间CPU通过对状态和控制寄存器的读写实现对本部分的控制考虑到系统