实验十 位同步信号提取实验.doc_第1页
实验十 位同步信号提取实验.doc_第2页
实验十 位同步信号提取实验.doc_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验十 位同步信号提取实验 实验人:贾明 学号:08379010一、实验目的1、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。2、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。二、实验内容 1、观察数字锁相环的失锁状态和锁定状态。2、观察数字锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。3、观察数字锁相环位同步器的同步保持时间与固有频差之间的关系。三、实验仪器1、信号源模块; 2、同步信号提取模块; 3、20M双踪示波器一台;4、频率计(选用)一台;5、连接线若干。四、实验原理 1、码型变换器完成解调出的基带NRZ码到RZ码的变换,使鉴相输入信号X含有位同步离散谱分量。X 鉴相输入D 分频输出(频率为f0)F 超前脉冲G 滞后脉冲A、B:重复序列为nf0、相位差 为180度的两路窄脉冲C 频率为f0Y 位同步信号 2、鉴相器用于检测信号X与输出位同步信号(分频输出D)相位间的超前、滞后关系, 并以量化形式提供表示实时相位误差的超前脉冲F和滞后脉冲G,供控制调节器使用。当分频输出位同步信号D相位超前于信号X时,鉴相器输出超前脉冲F(低电平有效);反之,则输出滞后脉冲G(高电平有效),二者均为窄脉冲。 3、控制调节器 a、在信号D与信号X没有达到同频与同相时调节信号D的相位。 b、环路对信号D相位和频率的控制调节是通过对n分频器输入脉冲序列步进式加、减脉冲实现的,经环路的这种反复调节,最终可达到相位锁定,从而提取出位同步信号。5、 实验步骤 1、将信号源模块的位同步信号的频率设置为15.625KHz,将信号源模块输出的NRZ码设置为1、0交替码。 2、将同步信号提取模块的拨码开关SW01(或SW501)的第一位拨上,即将数字锁相环的本振频率设置为15.625KHz,然后将信号源模块输出的NRZ码从信号输入点“NRZ-IN”输入,按一下同步信号模块上的“复位”键,使单片机开始工作,以信号源产生的位同步信号“BS”为内触发源,用示波器双踪同时观察信号输出点“位同步输出”的信号与信号源中的“BS”信号。 3、应特别注意的是,本模块只能提取NRZ码的位同步信号,而且当信号源模块中的位同步信号的频率偏离同步信号提取模块设置的数字锁相环的本振频率过远时,将无法正确提取输入信号的位同步信号。本实验中数字锁相环共有15.625KHz、10KHz、8KHz、4KHz四种本振频率可供选择,分别对应拨码开关SW01(或SW501)的1、2、3、4位,实验时请注意正确选择。(注意当锁相频率改变时,需重新按下同步模块上的“复位”键,位同步信号才能正确提取)六、输入、输出点参考说明 1、输入点参考说明 NRZ-IN:NRZ码输入点。 2、输出点参考说明 位同步输出:提取的位同步信号输出点。 3、拨码开关SW01的1、2、3、4位分别对应数字锁相环的15.625KHz、10KHz、8KHz、4KHz四种本振频率。七、实验波形与分析八、实验思考题 若将AMI码或HDB3码整流后作为数字锁相环位同步器的输入信号,能否提取出位同步信号?为什

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论