VHDL硬件描述语言在数字电路设计中的应用.doc

实验室科学第 14 卷 第 5 期 2011 年 10 月Vo l114 No15 O c t12011 ISSN 1672 - 4305CN12 - 1352 /NLABORA TOR Y SC IENCE计算机应用VHDL 硬件描述语言在数字电路设计中的应用李要球 , 卢璐(淮海工学院 电子工程学院 , 江苏 连云港222005 )摘 要 : 随着数字电子技术的发展 , 传统的数字电路设计方法已不能满足现代数字集成电路系统设计要求 ,借助硬件描述语言完成硬件设计成为电子设计的趋势 。通过介绍 VHDL 硬件描述语言的基本结构 、基本特点 和设计流程 , 以全 加 器 为 例 说 明 用 VHDL 语 言 设 计 数 字 逻 辑 电 路 的 方 法 , 并 给 出 了 仿 真 结 果 。结 果 表 明 ,VHDL 对数字电路的硬件描述能力强 , 在设计上非常有效 , 是数字电路教学中全新的理论联系实际的方法和 培养学生实际动手能力的有效工具 。关键词 : VHDL; 数字电路 ; 电子技术中图分类号 : TP391文献标识码 : Ado i: 10. 3969 / j. issn. 1672 - 4305. 2011. 05. 030App lication of VHDL in digital circuit designationL I Yao - q iu, LU L u( Schoo l of E lec tron ic Enginee ring, H ua iha i In stitu te of Techno logy, L ianyungang 222005 , Ch ina)A b stra c t: W ith the deve lopm en t of d igita l e lec tron ic techno logy, the trad itiona l de sign m e thod s of d ig2ita l c ircu it cant m ee t the need s of the d igita l in tegra ted c ircu it. It ha s been a deve lop ing trend to ac2 comp lish the de sign of ha rdwa re c ircu it by VHDL. A b rief in troduc tion of the ba sic struc tu re, fea tu re s and the de sign p roce ss of VHDL is given. The fu ll adde r is u sed a s an examp le to illum ina te the de sig2 n ing m e thod of wha t is app lied to the de sign of d igita l c ircu it, and the sim u la te re su lt is ach ieved. A s the re su lt sugge sted, VHDL , wh ich is powe rfu l to dep ic t the ha rdwa re of d igita l c ircu it and effec tive in de sign, is a u sefu l too l to com b ine theo ry w ith p rac tice in teach ing d igita l c ircu it and cu ltiva te the studen tsp e rfo rm ing ab ility.Key word s: VHDL; d igita l c ircu it; e lec tron ic techno logy随着数字电子技术的发展 ,数字电路已由早期的分立元件逐渐发展成集成电路 ,以及具有特定功 能的专用集成电 路 , 对电 路 设计 的要 求 越来 越高 。 尤其是可编程逻辑器件的出现 ,使得以硬件为载体 、以计算机软件为开发环境的现代数字系统的设计方 法日趋成熟 ,直接推动了电子设计自动化 ( E lec tron2ic D e sign A u tom a tion, EDA ) 的发展 。尤其是仿真验 证和设计两方面都支持标准硬件描述语言的 EDA软件不断推出 ,缩短了硬件电子电路设计的周期 ,使 得传统的电路系统设计建模理 念发 生了 重 大的 变化 。 EDA 技术利用计算机设计电路和系统的软件 工具 ,借助于软件设计平台 ,自动完成数字系统的逻辑综合 、布局布线 、仿真等工作 ,最后下载到芯片 ,实现设计方案 。它打破了硬件和软件间的壁垒 ,使计算机的软件技术和硬件实现 、软件性能和硬件指标 、设计效率和产品性能合二为一 ,代表了电子设计技术和应用技术的发展方向 。目前 ,硬件描述语言包 括 VHDL、V e rilog HDL、System V e rilog、System C 语言等 ,其中最流行且应用最广泛的是 VHDL 超高速 集成电路硬件描述语言 1 。1VHDL 硬件描述语言简介VHDL ( V e ry - H igh - Sp eed In tegra ted C ircu it H a rd - W a re D e sc rip tion L anguage ) 超高速集成电路 硬件描述语言诞生于 1982年 ,最初是美国国防部为 其超高速集成电路研究计划提出的硬件描述语言 ,到 1987 年 底 , VHDL 被 国 际 电 气 电 子 工 程 师 协 会( The In stitu te of E lec trica l and E lec tron ic s Enginee rs, IEEE)和美国国防部确定为标准硬件描述语言 2 。1. 1 VHDL 语言基本结构完整的 VHDL 语言 通 常 包 含 库 ( L ib ra ry) 声 明 区 、实体 ( En tity)定义区 、结构体 (A rch itec tu re ) 定义 区等三个部分 。( 1 )库 (L ib ra ry)内存放了可被其他 VHDL 程序 调用的数据定义 、器件说明 、程序包等资源 。( 2 )实体 ( En tity)定义区用于定义电路的外观 ,即 I/O 端口的类型和数量 ,不涉及模块内部逻辑功 能的实现 。( 3 )结构体 (A rch itec tu re )主要描述设计模块的逻辑功能 ,结构体必须和实体相联系 ,确定实体定义 的输入与输出信号的逻辑关系 ,一个设计实体可能有多个结构体 3 。1. 2 VHDL 语言基本特点与传统的电路设计方法相比较 ,采用 VHDL 语 言进行数字逻辑电路的设计具有如下的特点 :( 1 )功能强大 ,描述力强 。可用于门级 、电路级甚至系统级的描述 、仿真和设计 ,随时判断设计系统 功能的可行性 。( 2 )可移植性好 。对于设计和仿真工具采用相 同的描述 ,对于不同的平台也采用相同的描述 。( 3 )研制周期短 , 成本低 。由于 VHDL 支持 大规模设计的分解和对已有设计的利用 ,加快了设计 流程 ,减轻了设计者的工作强度 ,提高了设计效率和质量 。( 4 )大量应用可编程逻辑器件芯片 。众多芯片 制造厂家生产的芯片支持 VHDL 语言的编程 ,目标器件有很大的选择范围 ,不必要受到所用元器件的限制 4 。图 1 VHD 语言设计流程 5 为三个数相加的本位和 SUM 以及进位数 COU T 。2. 1 VHDL 语言设计的源程序 :L IBRAR Y IEEE;U SE IEEE. STD _LO G IC_1164. ALL; EN T ITY OR2 ISPOR T ( A: IN STD _LO G IC;B: IN STD _LO G IC;C: OU T STD _LO G IC ) ; END EN T ITY OR2;ARCH ITECTUR E AR T1 O F OR2 IS B EG INC = A OR B;END ARCH ITECTUR E AR T1; L IBRAR Y IEEE;U SE IEEE. STD _LO G IC_1164. ALL; EN T ITY H _ADD ER ISPOR T (A , B: IN STD _LO G IC;CO , SO: OU T STD _LO G IC) ; END EN T ITY H _ADD ER;ARCH ITECTUR E AR T2 O F H _ADD ERB EG INISVHDL 语言设计流程VHDL 在设计过程中 ,首先从系统设计入手 ,在 顶层进行功能方框图的划分 ,然后对各模块进行设 计并仿真 ,再进一步综合进行门级仿真 ,如果没有错 误即可下载 ,最后实现电路 。用 VHDL 设计数字电 路的流程如图 1 所示 。2VHDL 语言在 M ax + P lu s II软件下对数字 电路的设计及仿真下面通过设计一个 1 位二进制全加器为例 ,介 绍利用 VHDL 语言在 M ax + P lu s II软件下对数字电 路的设计及仿真 。全加器可以由两个 1 位的半加器 加上一个或门连接构成 。该全加器有三个输入 ,两 个输出 。三个输入分别为两个相加的待加数 A IN、 B IN 和一个来自低位的进位数 C IN; 两个输出分别1. 3SO = (A OR B ) AND (A NAND B ) ;CO A IN , B = B IN , CO = D , SO = E) ;U2: H _ADD ER POR T MA P ( A = E, B = C IN , CO = F, SO = SUM ) ;U3: OR2 POR T MA P (A = D , B = F, C = COU T) ;END ARCH ITECTUR E AR T3;整个 设 计 包 括 三 个 设 计 实 体 , 分 别 为 或 门 OR2、半加器 H _ADD ER 和全加器 F _ADD ER ,其中 实体 F_ADD ER 为顶层实体 。三个设计实体均包括 三个组成部分 :库 、程序包使用说明 ,实体说明和结 构体说明 。这三个实体既可以作为一个整体进行编 译 、综合与存档 ,也可以各自进行独立编译 、独立综合与存档 ,或被其他的电路系统调用 。通过 M ax +P lu s II软件 运 行“C rea te D efau lt Sym bo l”, 对 程 序 进 行编译 ,所生成的或门 、半加器的模块图形符号如图2所示 6 。图 2 VHDL 生成的模块图形符号2. 2全加器电路及仿真在 M ax + P lu s II软件的图形编辑器“Grap h ic Ed2 ito r”中将生成的或门和半加器用导线连接构成全加 器电路如图 3 所示 ,运行“Comp ile ”菜单进行编译 , 无误后存盘 7 。设置输入信号 A IN、B IN、C IN 的波形 ,启动主菜单中的“Sim u la to r”, 点 击“Sta rt”按 钮 , 进 行 仿 真 运 算 。仿真的结果如图 4所示 8 。3 结束语用 VHDL 语言实现数字电路的设计过程 ,是一强的电路系统描述和建模能力 ,能从多个层次对数字系统进行设计 ,设计数字电路更为灵活方便 ,设计周期也可大大减小 , 提 高了 设计 效 率和 可靠 性 9 。VHDL 语言还能从系统总体功能出发分解出相应基本逻辑模块 ,设计自上向下条理清晰 ,修改起来更为 方便 ,作为一种重要的高层次设计技术 ,已成为电子实验环境 ,弥补了网络实训存在的不足 。通过学习和使用 N S2 的过程可以培养学生的分析问题 、解决问题和动手能力 ,有利于培养具有创新精神的人才 。参考文献 ( R efe rence s) :王玉磊 ,黄照鹤. 计算机网络课程教学改革的探索 J . 南阳师范学院学报 , 2009 , 8 ( 9 ) : 114 - 116.徐雷鸣 ,庞博 ,赵耀. N S与网络模拟 M . 北京 : 人民邮电出版 社 , 2003: 3 - 6.Jae Chung, M a rk C laypoo l . n s by examp le . h ttp: / /p e rfo rm. wp i. edu /N S /.Tanenbaum A nd rew S. 潘爱民 ,译. 计算机网络 (第四版 ) M .北京 : 清华大学出版社 , 2004.黄镇建. N S2 中新协议的实现 J . 计算机系统应用 , 2009 , 18 ( 1 ) : 119 - 121.谢慧 , 吴 晓平 , 李 丽. 用 N S2 构建 计 算 机 网 络 实 验 课 程 体 系 J . 实验室研究与探索 , 2010 , 29 ( 1 ) : 74 - 75.N S Educa tiona l Modu le R epo sito ry. h ttp: / /www. isi. edu / n snam /repo sito ry / index. h tm l.何建新. N S2 在网络实验辅助教学中的应用 J . 实验科学与 技术 , 2008 , 6 ( 6 ) : 64 - 66.柯志亨. N S2 仿真实验 多媒体和无线网络通信 M . 北 京 :电子工业出版社 , 2009. 1 2 3 4 5 6 7 8 9 10 董春玲. N S在网络教学中的应用 J . 山东电大学报 , 2007( 1 ) : 30 - 32.4 结论N S2网络模拟软件平台应用于计算机网络课程 教学中 ,可以将网络原理中抽象的不易理解的内容 , 转换为生动形象而又易于理解的形式 ,激发学生的 学习兴趣 。使用 N S2 可以轻松的构建复杂的网络收稿日期 : 2011 - 08 - 26修改日期 : 2011 - 08 - 29作者简介 :马玉军 ( 1978 - ) ,男 ,河南南阳人 ,硕士 ,讲师 ,主 要从事计算机网络与安全方面的研究 。(上接 99页 )等学校中为适应电子工业的竞争与飞速发展 ,让电 子类学生掌握 VHDL 语言设计的基本技能 ,适时培养创新 、创业人才 ,能为学生毕业后从事数字电路设 计工作打下坚实的基础 10 。参考文献 ( R efe rence s) : 1 潘松 ,黄继业. EDA 技术实用教程 (第四版 ) M . 北京 :科学出 版社 , 2010. 2 谭会生 ,张昌凡. ED