用EDA实现具有校时校分功能的数字钟.doc_第1页
用EDA实现具有校时校分功能的数字钟.doc_第2页
用EDA实现具有校时校分功能的数字钟.doc_第3页
用EDA实现具有校时校分功能的数字钟.doc_第4页
用EDA实现具有校时校分功能的数字钟.doc_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电子线路实验课程设计报告EAD实现多功能数字钟 专业班级： 姓名： 学号： 1、 实验任务用FPGA器件和EDA技术实现多功能数字钟的设计已知条件：1、MAX+PLUS2软件 2、FPGA实验开发装置基本功能：1、以数字形式显示时、分、秒的时间 2、小时计数器为24进制 3、分、秒计数器为60进制扩展功能：1、校时、校分 2、仿电台报时 3、时段控制 4、定点闹时2、 实验步骤1、 设计一个60进制的电路。做出电路和仿真。2、 设计一个24进制的电路。做出电路和仿真。3、 设计一个校时校分的电路。 4、 把24进制和2个60进制以及校时校分电路打包后，按秒、分、 时的顺序连接起来，并做出电路和仿真。3、 实验结果分析画60进制电路图，如下示对图形进行编译及波形仿真，并存档，仿真波形如下所示画24进制电路图，如下示对图形进行编译及波形仿真，并存档，仿真波形如下所示校时校分功能的电路图如下将所有电路封装连接，如下图对图形进行编译及波形仿真，并存档，仿真波形如下所示4、 实验总结此次实验的重点是理解60进制的电路流程图，并在此基础上设计24进制的电路。并需要把24进制和60进制连成数字钟的电路。在编译电路图的过程中，需要注意的是在通过60进制改为24进制的时候，不能再原图上改，应该先保存一次后，改变了再重新保存一次，注意名字
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论