成都理工大学《微机原理与接口技术》考试重点整理.pdf

整理 祝梓毅 第二章 微机接口基础知识 1 什么是接口 是 cpu 与外部连接的部件 是 cpu 与外部设备进行信息交换的中转站 2 接口的功能 据缓冲 设备选择 信号转换 提供信息交换的握手信号 中断管理 可编程功能 3 数据传送方式 无条件传送方式 适用于外部设备的各种动作时间是固定的 并且条件是已知的情况 或者计算机与 外部设备是完全同步的情况 在无条件传送方式传送数据时 已知外部设备已准备好 因此计算机不 用查询外部设备的状态信息 输入 输出时直接使用 IN 或 OUT 指令完成数据的传送 使用无条件传 送数据时 必须确定外部设备已准备好 否则数据传送失败 条件传送方式 查询输出的过程是 在输出数据之前 先读取状态信息 若读取的状态信息的 D0 0 则表示外设空闲 可以将数据输出 输出数据后 通过状态标志寄存器将状态置 1 阻止在本次数据 未读走时 下次数据输出覆盖本次输出数据 若 D0 1 则表示上次输出的数据未被外设读走 则等待 查询输入工作原理为 当外设输入数据时 通过 选通 将状态信息 ready 置 在进行数据输入之 前首先读取状态信息 若 ready 表示外设已将数据输入 可读取输入的数据 读取数据后通过 数 据口选中 将状态信息 ready 清零 若 ready 表示外设无数据输入 则等待 条件传送方式的优点 其是计算机与外设之间最常用的数据传送方式 其优点是高速 cpu 可以与任意低速的外设进行速度匹配 但传送速度慢 cpu 的利用率低 不能用于高速外设的数 据传送 在接口应用程序中是使用最广泛的一种程序处理方法 它可以保证任意高速的计算机系统与 任意低速的外设之间的同步协调工作 由于查询传送方式数据传送的依据是接口状态信息 因此要求 接口程序设计人员必须对外设接口的状态信息和接口的控制方法有充分的了解 中断传送方式 当外部设备准备好数据或准备好接收数据时 由外部设备向 cpu 发出中断请求 cpu 就暂停原程序执行 实现中断 转入执行输入 输出操作 中断服务 输入 输出完成后返回原程 序继续执行 中断返回 这样 cpu 就不用等待外设 从而提高 cpu 利用率 DMA 传送方式 其传送速度取决于计算机存储器的存取速度和外设的传送速度 在 DMA 传送期间 IBM PC 系列的计算机采用 cpu 停机方式 即 在进行 DMA 传送时 cpu 一直处于等待状态 把数 据总线 地址总线和控制总线让出来供 DMA 控制器使用 当 DMA 传送结束后 cpu 再恢复对 DB AB CB 总线的控制权 这些过程都由计算机系统的硬件系统来实现 4 I O 寻址方法 端口 I O 寻址和存储器对应的 I O 寻址方式 端口寻址 在这种方式中 cpu 有专门 的 I O 指令 在计算机系统中使用不同的端口地址来区分不同的外设 操作时以端口作为寻址单元 接口中的不同信息 数据 状态 控制信息 均通过不同的端口地址来区分 一般来说 一个外部设 备往往需要多个端口地址 这种 I O 端口寻址方式是目前 IBM PC 系列计算机及其它类型的微型计算 机系统普遍采用的 I O 寻址方式 当前微机均采用 A15 A0 作为 I O 寻址 因此其 I O 地址为 0 65535 0 FFFFH 共 65536 个 8 位 I O 端口或 32768 个 16 位 I O 端口 存储器对应的 I O 寻址方式中 外部设备的 I O 端口是存储器的某些存储单元 每个外设占用一个或多个存储器地址 从而 cpu 对外设输入 输出一个数据相当于进行一次存储器读写操作 这种 I O 寻址方式由于外设占 用内存单元地址 会使计算机的有效内存容量减少 不便于计算机的并行操作 已不再使用 5 什么叫总线 一个计算机系统由微处理器 存储器和输入 输出等部分组成 计算机的各个部件均通过 系统总线来连接 总线就是计算机之间 模块与模块之间传递信息的一束束信号线的集合 为各模块 间和各部件间提供标准信息通路 6 总线结构 以处理器为中心的面向处理机的结构和以总线为中心的面向总线的结构 前者是将需要交 换信息的模块通过总线建立点到点的连接 这也是当前微机总线的基本形式 后者是以总线为中心 计算机的所有设备 包括 cpu 等 均看作总线挂接的外设 面向总线的结构的优点 1 简化软硬件的设计 由于面向总线的结构总线是严格定义的 因此只需 将按照标准设计的 cpu 存储器和 I O 设备以插件形式挂入总线 并辅以软件即可工作 不需专门设 整理 祝梓毅 计存储器和 I O 设备 2 简化了系统结构 面向总线结构节省连接线 使系统清晰明了 3 便于 系统扩充和更新 用户可以根据自己的需求 选购相应的插件板 使计算机系统从规模和功能上得以 扩充 面向处理器的总线结构可以根据处理器的特点设计最合适的总线系统 因此处理效率可以达到 最佳效果 但系统的兼容性不好 而面向总线的结构往往采用通用的总线规范 兼容性好 但性能很 难达到最佳 当前微机中 cpu 与存储器 以及各核心模块之间采用面向处理器的总线结构 保证 cpu 的性能达到最佳状态 而 cpu 和 I O 设备之间采用面向总线的结构 保证系统与 I O 设备的良 好兼容性和扩充性 7 总线传输方式 1 同步式传输 传输周期是固定的 在传输周期内严格地按规定的时间发出信号和进 行相应的动作 在微机中 cpu 与存储器之间的数据传输就是典型的同步式传输 2 异步式传输 异 步传输方式也称应答方式 进行通信的主 从模块不受统一的时钟控制 而是采 请求 和 应答 两信 号来协调传输过程 在该方式下 由主模块提出传输 写或读 的要求后 由被选中的从属模块来决 定响应速度 这样不同速度的模块可以存在于同一系统中 3 半同步式传输 是同步和异步传输方 式的折中方式 特点 地址 命令和数据的发出时间都严格按照系统时钟脉冲前沿时刻 接受判断采 用系统时钟脉冲的后沿来识别 在微机中 半同步传输方式主要用于 cpu 与外设的数据传输 4 分离式传输 其把一个读周期分解为两个分离的自周期 在第一个周期中 主模块将地址 命令 以 及主模块的编号等一起发送到系统总线上 经总线传输后由相应的外设接收 外设接收到主模块发出 的命令后 将数据准备好 再向总线提出请求 将需要传输的数据传输到总线上 由主模块读取 这 就是第二个传输周期 第三章 微机接口芯片及应用 1 中断的分类 内部中断和外部中断 内部中断 其中断源在 cpu 的内部 主要是由 INT 指令 运算过 程中的错误 设置的断点或单步执行而引起的中断 INT 指令 CPU 的错误 除法错中断 溢出中断 为调试程序设置的中断 单步中断 断点中断 外部中断 可屏蔽中断 INTR 和非屏蔽中断 NMI 区别是是否受 cpu 标志位 IF 的影响 INTR 是由外部设备请求 通过中断控制器 8259A 管理的一类中 断 当在 INTR 线上出现中断请求时 cpu 是否响应要取决于处理器的标志寄存器中的 IF 标志 若 IF 1 则 cpu 就响应该中断请求 否则不响应该请求 NMI 是不受 cpu 标志寄存器 IF 标志的影响 主要是为 处理某些计算机故障而设计的 在 IBM PC 系列计算机中 NMI 仅在存储器奇偶校验出错 I O 通道数据 奇偶校验出错和 80 x87 协处理器异常 3 种情况发生 2 硬件中断的优先权 内部中断 NMI INTR 单步中断 中断源产生的中断请求是随机的 cpu 在响应 处理各中断源时 由 cpu 内部中断逻辑实现各中断源的不同处理 各外部设备由 8259A 进行管理 其中断优先权采用固定优先权 IRQ0 最高 IRQ7 最低 3 中断的处理过程 请求中断 响应中断 关闭中断 保留断点 中断源识别 保护现场 中断服务子 程序 恢复现场 中断返回 具体的执行过程 关中断 保存断点 下一条指令的地址入栈 获得中 断服务程序入口地址转中断服务程序 保存断点现场 内部寄存器的值及标志寄存器的状态入栈 开中 断 执行中断服务代码 关中断 恢复现场 开中断 返回 4 中断向量表 80 x86cpu 处理 256 级中断向量 类型号为 0H 0FFH 一个中断向量占 4 字节 分别 存放中断服务程序的 IP 和 CS 整个中断向量占用 1024 字节用以存放各个中断向量的中断服务程序的入 口地址 CS IP 中断向量表就是各个中断处理程序的地址表 中断向量表用存储器的 0 0H 0 3FFH 区域存放各个终端服务程序的入口地址 256 级中断向量对应 256 种中断类型 每项占 4 字节 前两个字 节存放中断处理程序的偏移地址 IP 后两个字节存放中断处理程序的段地址 CS 所以某中断向量的处理程 序的入口地址偏移可由中断类型号 4 计算出来 5 8253 工作原理 其是 pc 中所使用的定时 计数器芯片 其内部有 3 个独立的 16 位计数器通道 使用 单 5V 电源 是 24 个引脚的双列直插式芯片 8253 实际上是一个减法计数器 根据计数器特性有 输出 整理 祝梓毅 频率 f0 输入频率 fi 计数器计数值 N 及 f0 fi N 采用周期表示 T0 N Ti 因此 若固定 Ti 则定时时 间与 N 成比例变化 8253 的主要功能 1 一片上有 3 个独立的 16 位计数器通道 最大计数范围为 0 65535 2 每个计数 器都可以按照二进制或二 十进制 BCD 码 计数 3 每个计数器的计数速度可达 2MHz 4 每个通道有 6 种工作方式 可通过程序设置来改变 5 所有的输入和输出都与与 TTL 兼容 控制字寄存器 SC1 SC0 RL1 RL0 M2 M1 M0 BDC 通道选择 00 计数器 0 01 计数器 1 10 计数器 2 11 非法 I O 格式 00 计数锁存 01 低 8 位有效 10 高 8 位有效 11 先低后高 8 位 计数方式 000 方式 1 001 方式 2 101 方式 5 计数方式 0 二进制 1 BCD 码计数 8253 的工作方式 方式 2 的工作特点 1 不用重新设置计数初值 就能够连续计数 输出固定频率的脉冲 2 在计 数过程中 若 GATE 0 计数暂停 当 GATE 恢复为高后的下一个 CLK 脉冲 计数器恢复初值重新计数 3 在计数过程中 若改变初值 计数器不受影响 在下一次计数时 则以新的计数值开始计数 方式 3 的工作特点 1 不用重新设置计数初值 就能连续计数 输出固定频率的脉冲 2 在计数 过程中 若 GATE 0 计数暂停 当 GATE 恢复为高后的下一个 CLK 脉冲 计数器恢复初值重新计数 3 在计数过程中 若改变初值 计数器不受影响 在下次计数时 则以新才计数值开始计数 方式 3 的 OUT 脉冲的占空比近似为 1 2 当 N 为偶数时占空比 1 2 N 为奇数时占空比 N 1 2 1 N 即高电 平比低电平宽度多一个 CLK 脉冲 8253 的 3 个计数器功能及参数设置如下 CNT0 电子钟时间基准 I O 口地址为 40H 工作方式控制字为 36H 工作方式 3 二进制计数 计 数器初值为 2 16 输出频率 1 19MHz 2 16 18 2Hz CNT1 为动态 RAM 刷新定时 I O 口地址为 40H 工作方式控制字为 36H 工作方式为 2 二进制 计数 计数器初值为 12H 输出脉冲周期为 15 12us 脉宽为 840ns CNT2 扬声器音频控制 I O 口地址为 42H 工作方式控制字为 B6H 工作方式是 3 工作方式控制 字寄存器的 O 口地址为 43H 列题 8253 的 CLK 1MHz cs 320 323H 要求用 8253 连续产生 10 秒的定时信号 设计其延时线路和 编写相应的控制程序 N 10 10 6 10 7 超过了一个通道的 65535 计数值 用两个 8253 通道级联 N N1 N2 为减 小二进制计数误差 N1 应尽可能小 设 N1 500 N2 20000 选择方式 2 控制程序为 include Main Unsigned int N1 500 N2 20000 Outportb 0 x323 0 x74 Outporttb 0 x321 N1 256 N1 256 Outporttb 0 x321 N1 256 Outporttb 0 x323 0 xB4 Outporttb 0 x322 N2 256 Outportb 0 x322 N2 256 整理 祝梓毅 6 8255A 控制字 1 A 组方式 PA 口 PC7 PC4 B 组 PB 口 PC3 PC0 7 1 时 8255A 将输入的命令解释为控制字 PA A 组方式 00 0 方式 01 1 方式 1x 2 方式 PA 口 A 口 I O 0 输出 1 输入 PC7 PC4 0 输出 1 输入 PB B 组方式 0 0 方式 1 1 上式 PB 口 B 口 I O 0 输出 1 输入 PC3 PC0 0 输出 1 输入 6 1 8255A 只有 PA 才可以工作在 2 方式 并行接口芯片具有一下功能 1 两个或两个以上的具有锁存器或缓冲器的数据端口 2 每个数据端口都具有与 cpu 用应答方式交换信号所必须的控制和状态信息 也有与外设交换 信息所必须的控制和状态信息 3 通常每个数据端口有能力用中断方式与 cpu 交换信息所必须的电路 4 片选和控制电路 5 可用程序选择数据端口 选择端口的数据传送方向 选择与 cpu 交换信息的方法等 6 2 8255A 0 方式 列题 用 0 方式构造打印机的接口电路 CS 200H 203H MOV SI OFFSET DATA 打印数据首地址 MOV CX 0FFH 打印字符数 MOV DX 203H 8255A 控制字端口 MOV AL 10000001B 控制字 PA 方式 0 输出 PC7 PC4 输出 PC3 PC0 输入 OUT DX AL MOV AL 00001111B 置 PC7 1 即 STB 0 OUT DX AL NEXT MOV DX 202H 8255APC 端口 IN AL DX 读入 PC 端口数据 查询 PC3 0 是否 BUSY AND AL 00001000B JNZ NEXT 打印机忙 则等待 MOV DX 200H 8255A PA 端口 MOV AL SI 取打印字符 OUT DX AL 送到打印端口 MOV DX 203H 8255A 控制字端口 MOV AL 00001110B 产生 STB 信号 STB 下降沿 OUT DX AL JMP 2 适当延时 MOV AL 00001111B 产生 STB 上升沿 OUT DX AL 整理 祝梓毅 INC SI 内存地址 DEC CX 字符数 1 JNZ NXT DATA DB 7 概述 外部设备与计算机内存直接交换数据的方式是 而不通过 cpu 采用 DMA 时 传送速度取决于计算机存储器的存取速度和外设的传送速度 在传送期间 IBM PC 系列的计算机用 cpu 停机方式 即进行 DMA 传送时 cpu 一直处于等待状态 实现 DMA 操作有 3 种方法 7 1 周期挪用 把 cpu 不访问存储器的哪些总线周期挪用来进行 DMA 操作 7 2 周期拓展 使用专门的时钟驱动电路 当需要进行 DMA 操作时 将 cpu 的总线周期展宽 对存 储器等操作使用正常的周期 其展宽部分用来进行 DMA 操作 7 3 CPU 停机 这种情况下 DMA 需要进行 DMA 传送时 向 cpu 发出 DMA 请求信号 时 cpu 让出总线的控制权 处于等待状态 DMA 结束后 再恢复对总线的控制权 继续进行被中断 的操作 8 8237 工作模式 1 单字节传送模式 一次只能传送一个字节数据 数据传送后字节计数器 1 地址相应修改 HRQ 变 为无效 释放系统总线 若传送至字节计数器为 0 则产生 TC 信号 终结 DMA 传送 2 块传送方式 8237 由 DREQ 启动后就连续地传送数据 直至字节计数器减到 0 产生 TC 信号 或由 I O 设备输入有效的信号 在这种方式下 DREQ 只需维持到 DACK 有效即可 不需要持续到数据传送结 束 3 请求传送方式 8237 可以连续进行数据传送 当出现 字节计数器到 0 产生 TC 外部送来有效的 EOP I O 设备的 DREQ 变为无效时结束数据传送 若因 DREQ 无效而停止的传送 可在 I O 设备的 DREQ 恢复有效后继续传送 4 级联方式 8237 可以多级级联 拓展 DMA 通道 一般由二级 8237 的 HRQ 和 HLDA 连接到一级 8237 的 DREQ 和 DACK 上 9 DMA 操作的步骤 1 申请 I O DREQ 2 8237 向 cpu 申请总线的使用权 HRQ 3 应答 HLDA 有效 8237 按初始化内容控制数据传送 由现行地址寄存器内容选中 M 单元 DACR 选中 I O 没发送一个字节地址 1 1 字节总数 1 4 结束 总数 0 EOP 0 第四章 串行通信接口 1 异步通信 一位起始位 七位数据位 一位校验位 一位停止位 没有传输字符时 通信线路处于逻辑 1 MARK 状态 传输字符时 先向通信线路发送一位起始位 起 始位用逻辑 0 SPACE 表示 起始位后是字符编码 一个字符编码可能有 5 6 7 8 位 字符编码后 是校验位 奇偶校验和不校验 最后是停止位 用逻辑 1 表示一帧数据传输完后的持续时间 一般选 1 位 1 5 位 和 2 位 2 异步通信的参数 一个字符传输的时间为一个传输帧 1 传输率 传输率是 1 秒钟传输数据的位数 用于设置串行通信数据的传输速率 常见的有 110 bit s 300 600 1200 2400 19200 在 9600 传输速率时 一秒钟大约传输 960 个字 符 2 数据位 规定串行传输中数据的编码长度 传输数据位数应该由传输的数据有效位来确定 如采 用 7 位数据位时 其传输的字符范围 0 127 的 ASCII 码 在波特率相同的情况下 数据位越多 整理 祝梓毅 传输速度越慢 3 校验位 规定串行数据传输过程中的错误检查方式 主要有奇偶校验和不校验 4 停止位 用于设置传输帧与传输帧之间的间隔大小 停止位主要有 1 1 5 2 位 如传输 E 的传输参数设置 9600 7 0 1 可传输 9600 7 1 1 校验位 1 960 个字符 3 数据传送方式 串行通信中 按照在同一时刻数据流的方向可分为全双工和半双工传送方式 1 全双工 当数据的发送和接受分别由两根不同的传输线传送时 通信双方都能在同一时刻进行发 送和接受操作 这就叫全双工传送方式 终端设备 发送 字符 给 串行接口 串行接口 接 收后 发送 回波 给 终端设备 2 半双工 使用一根传输线既进行数据输入又进行数据输出时 通信双方不能同时收发数据 这就 叫 终端设备 发送字符同时显示 并在 发送数据 的同时 接收 串行接口 返回的信息 第五章 人机交互接口 1 键盘接口的基本功能 去抖动 防串键 识别被按下或释放键 以及产生与被按键或释放键对应的键 码 2 按键识别的方法 怎样识别 1 行扫描法 计算机通过程序先向键盘的所有行逐行输出低电平 逐行扫描 若无按键按下闭合 则所有列的输出均为高电平 若有一个按键按下闭合 就会将所在 的列输出低电平 计算机通过程序读入列线的状态 就可能判断有无键按下及哪个键按下 键所在的 行 列位置的编码就是该键的编码 首先使用 PA0 0 然后读取 PB 端口 若 PB 0FFH 则表 示行 0 没有按键按下 再使 PA1 0 在读取 PB 判断行 1 有无按键按下 依次扫描全部的行线 当 PB 读取的数据不为 0FFH 时 则表示该扫描行有按键按下 则在确定相应的按键序号 2 行列交换法 计算机通过程序先向所有的行输出全低电平 然后读入所有列的状态 若读入的列状态 为全高电平 说明没有键按下 若读入的列中有一个为低电平 其余为高电平 表面有键按下 将读到的 列状态从列输出 然后读入所有行的状态 可判断出是那一行有按键按下 通过两次扫描就可以知道是哪 行的按键按下 通过行列状态数据可得到该键的编码 在识别闭合按键时 要将行线接一个并口 工 作于输出方式 将列线也接一个并口 工作于输入方式 程序使 cpu 通过输出端口向各行线上全部送低电 平 然后读入列线的值 如果某按键按下 则必定会使某一列线值为 0 然后 程序再对两个并行端口进 行方式设置 使行线工作在输入方式 列线工作在输出方式 并将刚才读到的列线值从列线所接的并口输 出 再读取行线上的输入值 在闭合键所在行线上的值比定为 0 这样 当一个按键被按下时 必定可以 读取一对唯一的行值和列值 3 PC 键盘接口 当在键盘上输入一个键时 键盘上的处理器首先向计算机主机产生硬件中断请求 IRQ1 然后将该键的扫描码以串行的方式传送给计算机主机 而计算机主机在 IRQ1 硬件中断的作用下 调用 INT 09H 硬件中断把键盘送来的扫描码读入 并转换为 ASCII 码 存入键盘缓冲区 在 PC 机中 各种特殊键的处理都通过 INT 09H 中断程序来实现 这些与 PC 的键盘接口硬件无关 接盘接口电路它由串并转换芯片 74LS322 和一些触发器 门电路构成 数据通过 8255A 的 PA 读入计算 机 第六章 D A 转换器的特征性及连续 1 选择 D A 转换器芯片时一般考虑如下指标 1 分辨率 指 D A 转换器所能分辨的最小电压增量 或一个二进制增量所代表的模拟量大小 分辨率 Vref 2 位数 或 分辨率 位数 若 Vref 5v 8 位的 D A 转换器分辨率为 5 256 20mV 2 转换时间 指数字量输入到模拟量输出达到稳定所需的时间 整理 祝梓毅 3 精度 指 D A 转换器实际输出与理论值之间的误差 一般采用数字量的最低有效位作为衡量单位 如 D A 分辨率为 20mv 则精度为 10mv 4 线性度 当数字量变化时 D A 转换器输出的模拟量按比例变化的程度 理想的 D A 转换器是线性 的 但实际有一定的误差 模拟输出偏离理想输出的最大值称为线性误差 DAC 数字模拟变换集成电路 是系统或设备中的一个功能器件 当将它接入系统时 不同的应用场合 对其输入输出有不同的要求 要考虑一下几点 1 输入缓冲能力 DAC 的输入缓冲能力是非常重要的 具有缓冲能力 数据寄存器 的 DAC 芯 片可直接与 cpu 或系统总线相连 否则必须添加锁存器 2 输入码制 DAC 输入有二进制和 BCD 码两种 对于单极性 DAC 可接收二进制和 BCD 码 双极 性 DAC 接收偏移二进制或补码 3 输出类型 DAC 输出有电流型和电压型两种 用户可根据需要选择 也可进行电流 电压转换 4 输出极性 DAC 有单极性和双极性两种 如果输出要求有正负变化 则必须