在高速电路中最小化信号反射具有阻抗匹配的多层互联结构(中文翻译).doc

在高速电路中最小化信号反射具有阻抗匹配的多层互联结构Soorya Krishna K and M. S. Bhat摘要集成电路工作在吉赫兹(GHz)频率时通过互联结造成的阻抗不匹配引起的信号反射，是信号完整性的一个主要问题。在此文章中，我们提出一个方法来减少这种通过诱导信号反射在芯片上的总体的互联线。我们可以得出，在交界片上适当加入一个电容性负载，可以实现阻抗匹配，并派生出用来确定被添加在互联结的电容的表达式。仿真结果表明，在1GHz到10GHz的频率范围内使用65nm技术这种方法使得信号反射减小至少-10dB。以下提出的方法是检测两种类型的模型：(i)通过一个单一的连接点连接两个互联层。(ii)从6层到1层通过5个过孔的两个互联层。索引互连线，信号反射，过孔I、简介数百万个元器件集成在单一集成电路（IC）芯片上的超大规模集成电路（VLSI）技术已经超过了8个金属层1，紧密地放置在不同的互联层的IC芯片和被广泛使用的通孔来连接不同的金属层。随着数据通信速度超过1千兆比特每秒的增加，在成功传输数据方面，信号完整性成为越来越重要的角色。在交界处阻抗的不连续和整体的互连线导致了信号反射和信号的损失。在信号的传输中，为了增加效率，设计师尽可能的消除每一个沿高速信号路径的阻抗不匹配，因为这些不连续性会产生抖动，降低眼图的张开率和最大限度的传输数据。两个金属层过孔之间不恰当的连接，产生了很明显的击穿电压，信号衰减，串扰，开关噪声等等。对不同类型过孔的研究，他们的性质和影响传播的信号是由2-5。电路板的过孔是很小的，在以低频率运行时，焊盘被忽视或者近似为电容和电感，当信号传输频率超过1GHz时，焊盘需要建模为分布式RLC结构。在将来，由于扩展的需要，节点会越来越少，但通过阻力大幅增加（0.30.7nm-890nm）6。不同技术文献中多层互联结构中减少信号反射的描述各不相同，输电线路的形状通过帮助减少附近信号反射和表现在7。在多层互联结构里如8所示，一种新型的结构可以减少信号反射。在9，优化过孔大小可以减小信号反射。在所有的这些资料当中，都是为了优化PCB板的信号反射而修改过孔的大小和结构。进一步，在这种结构下，过孔一旦被焊接，就不能再通过更改过孔的结构和形状来适应新的频率。在此文中，我们致力于通过简单的技术来减小在IC板上的信号反射，比如在互联线上接入电容来实现阻抗匹配。此项技术易受到频率变换的影响，由此产生的电容是来自可调节开关的电容变化，在这种情况下，过孔的电阻可以由一个等价的回路得出，并且作用在金属互连线上的信号反射可以由下面两条给出(i)通过一个单一的连接点连接两个互联层。(ii)从6层到1层通过5个过孔的两个互联层。文章的剩下部分是这样安排的：在第二节介绍过孔的结构；在第三章，过孔的负载电容实现阻抗匹配的表达式的派生；在第四部分A和第四部分B分别给出两层和六层的建模仿真结果；结论在第五部分给出。II、过孔的建模在集成电路芯片上垂直互联接入(VIA)使垂直互联布线在金属层之间，如10所示；在微电子方面，过孔的影响是相当大的，不可忽视的，在公式11里，过孔电阻(Rvia)、过孔电感(Lvia)、过孔电容(Cvia)为一个有特殊尺寸和功能的过孔，用一个等价的T字模型来代表一个集总RLC回路，如图1所示。两个金属层连接的节点之间的电压降是由Rvia和Lvia造成的，电容Cvia与地相连。计算电阻、电容、电感的表达式，由等价回路在公式1、2还有3中给出。 (1) (2) (3)这里是导电材料的电阻率，rvia,，hvia和t分别代表半径，长度和介质的厚度，r是材料的介电常数，0是空气的介电常数(8.85210-12F/m)，0是周围的介电常数(410-7H/m).图1.过孔的等效集总RLC电路III、电容匹配表达式使导线和过孔相连的结点的阻抗不匹配会使得信号产生反射。当平面波传播在横向电磁(TEM)模式，反射波和入射波之间的差异必须等于透射波。 (4) (5)这里vi，vr，vt，ii，ir还有it分别是入射电压，反射电压，透射电压，电流波。Z0是传输线的特性阻抗，Zvia是过孔等效电路的等效阻抗。传播(vt)和反射(vr)的表达式可以从公式(4)和(5)中得到。 (6) (7)反射系数()是一个测量两个传输线交叉口有多少信号被返回的数据量。从公式6和7中，我们可以得到 (8)为了实现，互联金属线被视为微带线的阻抗特性，并在公式9中给出： (9)其中这里w，t 和h分别表示宽度，导体的厚度和衬底的厚度。公式中9的eff和we是由于信号传输线的有限厚度造成的等效介电常数和额外电容。由输入阻抗Zin可以看出在第一个互联层中的过孔(图3中的B点)可以由合适的等效电路替换(如图3所示)。因此，Zin可以由下式给出： (10)其中Z02是第二个互联层的特性阻抗，Zt1和Zt2两个电容在输入和输出端作为S参数分析，CL是负载电容。化简公式10，我们可以得到： (11)其中，当微带线与过孔的特性阻抗匹配时，信号反射是很小的，使用65nm技术得到的Rvia，Lvia，和Cvia的值通过计算发现分别等于3.5、26.09pH和113.98fH。当代使用硅的过孔技术，在3GHz频率时，感应电压降超过了电阻压降，因此过孔结构可以很近似的表现为一个负载电感。在这种情形下，在B点和地之间连接一个合适的电容就可以很容易的实现过孔和互联结之间的匹配，如图5所示。图5中B点新的输入阻抗由下式给出： (12)在公式12中带入Zin的表达式并化简，得到Cm的表达式： (13)其中Cm的值获得对应最佳的阻抗匹配并产生最小的信号反射。IV、仿真结果图2显示了通过一个过孔连接两个互联层的3D视图。使用Advanced Digital System (ADS)软件来实现过孔结构的建模与模拟。在此工作中，我们使用了65nm互联技术。图2、通过一个过孔连接2层互联层的3D视图A、 通过一个过孔连接两个互联层的模型我们正在考虑如何只穿过一个通孔来连接两个不同的互联金属层来替换与之对应的之前的互联方式，为了成功模拟，考虑过孔的尺寸：过孔直径0.4m，焊盘直径0.65m，过孔高度0.6m，介质厚度1m。用这种方式连接一个发射器和一个接收器，这个接收器部分被建模为负载电容CL，互联线长度和电容值分别为0.5mm和0.25pF。为了了解这个过孔的影响和作用，设置连接两个互联层和不连接两个互联层的信号反射两个组来作为对照。图3中的A点表现的是用ADS软件模拟测量连接两个互联层的过孔的信号反射。而从图4中我们可以看出，频率直到9GHz，和没有连接过孔相比，连接了过孔的结构有一个明显增加的信号反射。这是因为过孔和互联层之间的阻抗不匹配造成的。图3、用一个过孔连接两个互联层的结构图4、有过孔和没过孔的对照为了在过孔和连接线的交点处减少信号反射，图5中的在B点和地之间插入了一个电容。图6所示的是图5中A点以不同的电容值测得的信号反射图。图5、过孔连接两个互联层用来测试信号反射的模型可以观察到的是，最小的信号反射点是输入端(Zt1)和输出端(Zt2)之间的匹配结构和匹配的电容Cm。在此工作期间，我们发现信号反射在1-10GHz之间这个现象很有趣。在5GHz时使信号反射最小，此时Zt1=76，Zt2=88，Cm的理论值可以看出是345fF。通过模拟发现，在5GHz时匹配的电容值为331fF，如图6所示。图6、不同的匹配电容的信号反射图7所示的是图5中A点由匹配电容和B点没有匹配电容的比较。从图7中，我们可以看出，在频率范围1-10GHz内，使用阻抗匹配来连接两个互联层方面有很明显的优势来做到减少信号反射。图7、使用和不适用匹配电容的仿真结果B、六层互联结构模型研究这种提出来的方法，该结构由留个互联层组成，并且连接第六层到第一层经过了5个焊盘，ADS软件模拟该结构结果在图8中给出。底层的相对介电常数的值(n)不变，底层的高度(Hn),介电损耗的正切值(tanDn)，金属厚度(Tn)，电导率(Condn)，金属层的类型(LayerTypen)和名称(LayerNamen)都有在图8中列出。图8、ADS软件对6层结构的仿真结果每个互联层和过孔之间都有插入电容，如何穿过过孔连接第六到第一互联层的元件布局在图9中给出。焊盘是与互联层的宽度以一个合适的尺寸相连接的。图9、第六层通过5个过孔与第一层互联，每个节点间插入一个电容图10显示的是在六层结构中有和没有电容的区别。我们可以看出的是，在每个互联层和过孔相连的地方，添加了匹配电容的，在信号反射方面有了很大的改善。使用该方法，用多层互联结构可以减少信号反射。在多层结构中，信号线被接地线或者电源线围绕以用来减少串扰。因此，在接地线与互联层和过孔的交界处之间，可以连接很合适的匹配电容。匹配电容的大小可以使用MOS软件确定出来。但这些电容(Cm)并不是很重要，只要适度就可以。图10、在六层结构中有和没有电容的区别C、可以使信号反射减少的可调节频率范围我们提出一个方法来减少在使用不同频率时，互联层与过孔之间的信号反射。图11显示了两个互联层与一个单一的过孔之间可调频率使信号反射减小的机制。并列堆积的电容(Cm1到Cmn)与并列的开关(Sm1到Sm2)构成一个匹配电容，与过孔和互联层相连。根据所使用的频率，数字电路控制的开关开启或者关闭，使得整个电容达到一个合适的值，变成与过孔和互联层匹配的匹配电容。图11、可调节频率的多电容模型虽然，与之串联的开关需要确定一个合适的数量，来计算出在给出的频率下自身产生的最小信号反射，这个方法适用任何可调频率的情形。开关的数量可以由MOS软件模拟出。V、结论互联层与过孔相连的有无的S参数分析表明了信号反射会因为过孔而产生影响。这时因为互联层与过孔和互连线之间的阻抗不匹配造成的。在此文中，我们提出一个在互连线与过孔交界处添加电容的方法来减少信号反射。电容的值可以通过计算得出，并会发现和实际值很接近。在这次模拟中，频率在1GHz-10GHz时，信号反射减小至少-10dB。我们假设的这个方法同样适用与6层互联结构，信号反射也可以大大的减小。以上的方法还可以串联很多电容来适应不同的频率要求。致谢感谢信息技术部，MCIT，还有印度政府对这项工作的大力支持。参考文献1 Interconnect Technology Report, www: , 2007. 2 H. Chen, Q. Li, and L. Tsang, Analysis of a Large Number of Vias and Differential Signaling in Multilayer Structures, IEEE Transactions on Microwave Theory and Techniques, vol. 51, no. 3, pp. 818-829, 2003. 3 P. Kok and D. D. Zutter Capacitance of a Circular Symmetric Model of a Via Hole including Finite Ground Plane Thickness, IEEE Trans.Microwave Theory Tech, vol. 39, pp. 1229-1234, 1999.4 P. A. Kok and D. D. Zutter, “Scalar Magneto Static Potential Approach to the Prediction of the Excess Inductance of Grounded Vias and Vias through a Hole in a Ground Plane,”IEEE Trans. on Microwave Theory Tech, vol. 42, pp. 1229 1237, 1994.5 J.P.Quine,H.F.Webster,H.H.Glascock,and R.O.Carlson. Characterization of Via Connections in Silicon Circuit Boards, IEEE Trans. on Microwave Theory Tech., vol. 36, pp. 21-27, 1998.6 E. Sicard and S. D. Bendhia, Basics of CMOS Cell Design, McGraw-Hill Publication, 2007.7 D. H. Kwon, J. Kim, K. Kim, S. C. Choi, J. Lim, J. H. Park, L. Choi, S. W. Hwang, and S. H. Lee Characterization and Modelling of a New Via Structure in Multi layered Printed Circuit Boards, IEEE Transactions on Components and Packaging Technologies, vol.26, no.2, pp. 483-490, 2003. 8 Y. W. Kim, J. H. Kim, H. W. Yang, and O. K. Kwon A New Via Hole Structure of MLB for RF and High Speed Systems, Electronic Components and Technology Conference, vol. 55, pp. 1378-1382,2005. 9 W. Y. Chang, Richard, K. Y. See, and E. K. Chua Comprehensive Analysis of the Impact of Via Design on High-Speed Signal Integrity,”9th Electronics Packaging Technology Conference, pp. 262-267, 2007.10 S. H. Hall, G. W. Hall, and J. A. M. Call, High Speed Digital System Design