基于FPGA的任意信号发生器论文大纲.doc

毕 业 设 计（论 文）大 纲 设计(论文)题目： 基于FPGA的任意信号发生器的设计学生姓名： 郭定平 学号：0721113019 专业： 电子信息工程 所在学院： 龙蟠学院 指导教师： 郭定平 职称： 讲师 2011年 4月 25日基于FPGA的任意信号发生器的设计毕业设计（论文）说明：本毕业设计基于QUASTUS II平台，利用DDS（直接数字信号合成）技术，采用VHDL语言，设计一波形信号发生器。首先根据对各波形的幅度进行采样，获得各波形的波形数据表，然后FPGA芯片EP2C8Q208根据输入的时钟（频率可根据要求可变）作为地址信号，从FPGA数据线上输出相应的波形数据，再送入D/A转换芯片进行转换为模拟信号，最后送入滤波电路滤波后输出。1 绪论主要介绍本课题研究的背景，目的和意义以及EDA技术的现状。2 EDA、VHDL简介2.1 EDA技术2.1.1 EDA技术的概念及范畴EDA技术是指以计算机为工作平台，进行电子产品的自动设计。利用EDA工具，可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。2.1.2 EDA技术的基本特征EDA的基本特征是：按照“自顶向下”的设计方法划分，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。2.1.3 EDA技术的发展与应用EDA技术已有30年的发展历程，大致可分为三个阶段： 计算机辅助设计（CAD）阶段，计算机辅助工程（CAE）阶段，电子系统设计自动化（EDA）阶段。2.2 硬件描述语言VHDL2.2.1 VHDL简介VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。2.2.2 VHDL语言的特点VHDL特点是：（1）设计技术齐全，方法灵活；（2）系统硬件描述能力强；（3）VHDL丰富的仿真语句和库函数；（4）VHDL对设计的描述具有相对独立性；（5）可以实现与工艺无关的编程；（6）VHDL语言易于移植、共享和重用。2.2.3 用VHDL设计电路主要的工作过程和设计流程（1）编辑（2）编译（3）功能仿真（前仿真）（4）逻辑综合（5）布局、布线（6）后仿真（时序仿真）3 PLD、Quartus II简介3.1可编程逻辑器件PLD3.1.1 PLD简介PLD（ProgrammableLogicDevice）是一种由用户根据需要而自行构造逻辑功能的数字集成电路。目前使用最广泛的可编程逻辑器件有两类：现场可编程门阵列（Field Programmable Gate Array，FPGA）和复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）。3.1.2 FPGA的设计开发流程（1）设计输入（2）设计综合（3）仿真验证（4）设计实现（5）时序分析（6）下载验证3.2 Quartus II基本使用方法3.2.1 Quartus II概述 ALTERA公司的Quartus II开发软件根据设计者的需求提供了一个完整的多平台开发环境，它包含了整个可编程逻辑器件设计阶段的所有解决方案，提供了完整的图形用户界面，可以完成可编程片上系统的整个开发流程的各个阶段，包括输入、综合、仿真等。基于Quartus II软件工具，设计者可以方便地完成数字系统设计的全过程。3.2.2 Quartus II设计流程作为第一款从FPGA至掩模器件的完整设计工具，ALTERA公司推出的四代可编程逻辑器件集成开发环境Quartus II提供了从设计输入到器件编程的全部功能。Quartus II分为综合工具、仿真工具、实现工具、辅助设计工具和其他工具等，功能强大，界面友好，易于掌握。利用Quartus II开发工具进行数字系统设计，可以概括为以下几个步骤：设计输入、综合、布局布线、时序分析、仿真、编程和配置等，如图（1）所示。3.2.3应用QUASTUS II的VHDL设计利用VHDL完成电路设计，必须借助 EDA工具综合器、适配器、时序仿真器和编码器等工具进行相应的处理，才能最终在硬件上得以实现和测试。4 数字系统设计4.1 数字系统的组成数字系统分为两个部分数字处理器和控制器。4.2 现代数字系统的设计方法现代数字系统设计一般采用自顶向下的设计方法。该设计方法的具体实施过程是：（1）进行系统级设计（2）将整个系统划分成若干个子系统（3）将各个子系统划分为若干功能模块。5 简单任意信号发生器的设计过程5.1 系统需求分析 设计一个函数器，能够以稳定的频率产生递增斜波、递减斜波、三角波、梯形波、正弦波和方波。设置一个波形选择开关，通过此开关可以选择以上各种不同种类的输出函数波形。系统具有复位功能。5.2任意信号发生器的工作原理描述了本设计任意信号发生器的工作原理。5.3 各组成模块及程序任意信号发生器由2个模块组成，分别为：函数发生电路和函数选择电路。5.3.1函数发生电路模块给出了函数发生模块的原理框图，设计说明和程序代码。5.3.2函数选择模块给出了函数选择电路模块的原理框图，设计说明和程序代码。给出了右边灯控制模块的原理框图，设计说明和程序代码。5.4任意信号发生器的VHDL程序实现给出了系统的整体设计原理框图，设计说明和程序代码。6 直接数字频率合成器6.1 直接数字合成器简介 直接数字频率合成器，一般简称DDS（Direct Digital Frequency Synthesis,DDFS）,是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。DDS电路包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器。频率累加器对输入信号进行累加运算，产生频率控制数据（frequency data 或相位步进量）。相位累加器由N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。6.2系统设计需求 设计一个正弦信号波形发生器。要求该系统的设计采用ROM查找表法，要求该系统可以根据需要对频率控制字和相位控制字进行相位的设置，从而产生不同起始相位和频率的正弦波信号。6.3 系统设计方案6.4主要设计模块及程序6.4.1相位累加器给出了相位累加器的原理框图，设计说明和程序代码。6.4.2 脉冲产生模块给出了脉冲产生模块的原理框图，设计说明和程序代码。6.4.3 ROM查找表模块给出了ROM查找表模块的原理框图，设计说明和程序代码。6.5 正弦信号的VHDL程序实现给出了系统的整体设计原理框图，设计说明和程序代码。7 系统仿真7.1 简单设计仿真7.1.1函数发生电路模块的仿真及分析函数发生电路模块由VHDL程序实现后，进行时序仿真，并对仿真图进行仿真分析。7.1.2函数选择电路模块仿真及分析函数选择电路模块由VHDL程序实现后，进行时序仿真，并对仿真图进行仿真分析。7.1.3 整个系统仿真及分析整