从光刻技术看CPU工艺尺寸发展.docx

从光刻技术看工艺尺寸的发展广西 桂林 541000摘要：当前半导体器件加工水平已经进入22 nm工艺制程，业界各大厂商都在探索更小的工艺技术特征尺寸，下一代半导体器件加工水平将是16nm或者14nm。根据摩尔定律，14nm工艺技术应将在2015前后大规模投入量产。目前的光刻技术遇到瓶颈，掩膜、光刻胶、光源、浸入液及镜头等都遇到技术节等。本文主要介绍当今半导体器件的工艺技术与下一代工艺技术的制造技术及其难点。对各种加工工艺进行比较，并展望下一代半导体器件的加工工艺。关键词：光刻技术，EUV，掩膜，光刻胶，光刻机1 引言决定CPU的工艺尺寸因素从大方向看有两个：一是，CPU的材料；二是，加工工艺。本文只探讨加CPU的加工工艺对其工艺尺寸发展的限制因素，而其中的主要技术是：光刻技术。首先，CPU的工艺尺寸指的是CPU中各个晶体管之间互联导线的宽度。传统的光刻技术是通过曝光的方法将掩膜上设计的CPU图像转移到涂覆于硅晶片表面的光刻胶上，然后通过显影、刻蚀等工艺将图形转移到硅片上。故光刻技术直接决定了集成电路的特征尺寸，是集成电路最关键的工艺，也决定了电路集成规模的大小。人们不断减小曝光波长，增大投影物镜的数值孔径，并采用分辨率增强技术降低光刻工艺因子K1。光刻机的曝光波长1已经从436 nm(g 线)，365 nm(i 线)，248 nm(KrF)， 193nm(ArF)减小到目前的13.5nm极紫外光刻（EUVL）。光刻机先后经历了从接触式光刻机、接近式光刻机、全硅片扫描投影式光刻机、分步重复投影式光刻机到目前普遍采用的步进扫描投影式光刻机的发展历程，解决了数值孔径增大带来的视场变小的问题2。由于高端芯片尺寸的增大要求增大硅片的尺寸，同时为了提高产率，避免频繁更换硅片，光刻机使用的硅片直径也从150 mm，200 mm 增大到目前的300 mm。450mm硅片正在研制中。估计将会在2015年与14nm的集成电路同时量产。，2 特征尺寸的发展现状目前最新的CPU的光刻机是荷兰ASML公司的TWINSCAN NXE:3300B。该TWINSCAN NXE平台是业界首个极紫外光刻（EUVL）生产平台2。该光刻系统采用锡等离子源产生的13.5 nm的EUV光，配备了从德国卡尔蔡司SMT透镜组件，数值孔径（NA）为0.33，最大的26毫米33毫米的曝光场。曝光分辨率小于18nm，是目前业界的最高水平。ASMLNXE:3300B系统已经斩获了11个订单，还有7个也保证采纳。该系统已经做到单次曝光13nm，并且有能力达到9nm，为半导体工艺进军个位数纳米时代打下了基础。还有英特尔正在使用的自己封闭的整套的产业链生产的22nm的一些列X86的CPU，英特尔的技术一直都很神秘，因为该公司具有从圆晶到封装整套产业链，外界对其生产工艺没有太多了解。据推测，英特尔公司生产22nm芯片所使用的光刻技术的光波波长应是193nm，使用193nm浸液光刻技术加上两次图形曝光技术已经可以实现22nm工艺技术的量产。英特尔自信2013年的研发水平能14nm节点，这可能是导致与台积电有20 年合作历史的FPGA 大厂Altera 转向与英特尔合作，双方签订14 纳米代工合作协议，这引起业界重大反响。全球最大芯片代工台积电在光刻技术上稍落后于英特尔，台积电在今年（2013）已经实现20nm工艺的量产，而在14nm工艺节点上将落后于英特尔，估计到2016年台积电才能导入14nm技术。这才让英特尔有机可乘涉入代工产业。但是台积电今年从的荷兰ASML引进最新光刻机，其分辨率能达18nm一下。同时今年台积电与英特尔等公司都投资于荷兰ASML公司，这可能会加快ASML对更高分辨率光刻机的研制，也能导致台积电以及各大CPU厂商加快进入14nm工艺的速度。3 14nm光刻技术的探索14nm制程很可能是个坎，目前所采用的193nm浸液式光刻技术加上两次图形曝光技术已经实现20nm工艺技术的量产，但如果不改进光源减小波长而采用更复杂的三次图形曝光技术来实现14nm工艺，不仅仅会大幅度增加曝光次数与成本，也可能会达到器件的物理极限而导致失败3。3.1 最有可能的EUV光刻技术（极紫外光）利用13.5nm的极紫外光4（EUV）进行光刻可以相对简单地达到32nm 和22nm节点，甚至可以达到小于10nm的技术节点，许多研究单位将下一代光刻技术都瞄准了EUV光刻技术。然而，EUV光刻技术中使用的光源、光刻胶、掩膜及光刻环境均与现有的光刻体系有很大差别，这就使得EUV还不能很快实现商业化，在一定时间内nm技术仍将会成为市场的主流。目前荷兰 ASML公司已经研制出了使用EUV光刻技术的光刻机，并且工艺已达到低于18nm的分辨率。单次曝光最低已达13nm，并且能加工450mm的圆晶，但是技术还是有缺陷，要达到零缺陷还需要继续开发出性能更高的系统。首先，是EUV光源5。光源面临的挑战是如何在提高EUV 光源瓦数的同时，降低等离子气氛中微粒、高速粒子和其它污染物，否则光源将会快速恶化。EUV 光源可以分为光产生、光收集、光谱纯化三个部分。通常来说，EUV 光源的产生有两种方法：激光等离子体光源(LPP)和放电等离子体光源(DPP)6。其次，是EUV 技术对掩膜版7的要求EUV 与现有光刻技术的主要区别， 在于极紫外投影光刻系统使用了反射式掩模。反射式掩模采用坚固的背支撑结构，可以有效地防止由装校应力以及热应力产生的变形；透射式掩模则因为其对工作光束的强烈吸收与热应力变形之间的矛盾不能协调解决而无法在13nm 光刻技术中得到应用。最后，是EUV 技术对光刻胶的要求89。为了满足光刻技术对分辨率新的要求，EUV光刻技术与当前广泛使用的nm光刻，新型光刻胶的设计需要同时考虑改善分辨率、线边缘粗糙度和灵敏度（即RLS）基于这样的考虑，化学放大、非化学放大、分子玻璃和聚合物（或小分子）键合PAG光刻胶的各种光刻胶体系的研发已经成为研究的热点其中非化学放大体系解决了在后烘过程中酸扩散对LER的影响，分子玻璃体系由于其分子量小且单分散将有可能获得更高分辨率的光刻胶，键合PAG光刻胶可以有效的增加灵敏度并提高分辨率值得一提的是，现在的EUV光刻胶体系大多还处于研发阶段，很多关键问题还有待解决，特别是需要同时满足RLS个重要参数的要求这就需要研究人员通过设计新型光刻胶材料以及改进光刻技术不断地在这一领域上寻求突破，从而实现20nm节点及以下的光刻技术，继而推动整个半导体工业迈向更远的未来。3.2无掩模光刻技术(Maskless Lithography，ML2)无掩模光刻技术直接由电脑提取版图， 是降低因日趋昂贵的光掩模造成光刻成本上升问题的一个潜在解决方案， 2005 年1 月国际半导体联盟International Sematech 主办全球无掩模大会， 会上光刻专家讨论了无掩模光刻技术的前景， 推出了众多的无掩模光刻工具， 关键是要解决电子束光刻技术生产效率低下的缺点。虽然目前业界普遍认为无掩模光刻技术是一种有前途的光刻候选技术， 但近期内它还不能替代主流的光刻技术， 如浸入式光刻和EUVL (极紫外光刻) 。目前基于光学无掩模(O2ML2) 和带电粒子无掩模(CP2ML2) 的无掩模光刻技术还面临着几个重大的技术挑战， 如电子束校正、芯片上的像素验证和检查、与光刻工艺的兼容性、影响特征尺寸覆盖的重合误差等。对于带电粒子无掩模光刻， 存在的特殊问题有:电子束与产出率的可延展性、电子束稳定性/ 可靠性、电子束源稳定性/ 腐蚀剂精确度/入射噪声等。对于光学无掩模光刻， 存在的问题有： 激光要求、分辨率可延展性、调制器等。总之， 无掩模光刻技术还是一种新颖的光刻技术， 有待解决的技术问题还很多， 但较低的成本会使其在未来继续受到关注。3.3纳米压印光刻技术( NIL)纳米压印光刻技术是指不使用光线或者辐射使光刻胶感光成形， 而是直接在硅衬底或者其他衬底上利用物理学机理构造纳米级别的图形。纳米压印光刻包括硬模、压印、脱模以及刻蚀和图像转移过程， 这种纳米成像技术真正地实现了纳米级别的图形印制，目前该技术分辨率达5nm 以下的水平。纳米压印技术主要包括热压印( HEL)，紫外压印(UV2NIL) 以及微接触印刷，纳米压印技术是加工聚合物结构最常用的方法，采用高分辨率电子束等方法将结构复杂的纳米结构图案制在印章上，然后用预先图案化的印章使聚合物材料变形而形成结构图案。4 结语世界芯片科技的发展趋势：集成度越来越高，同时要做到体积小、低成本、低功耗、高性能。科技需要满足这些要求，芯片的特征尺寸必须不断缩小，导致其加工技术（即目前的光刻技术）必须跟随着芯片工艺尺寸的变化而不断发展。对于22nm节点由于浸入式光刻技术寻找高折射率抗蚀剂、合适的流体、多次曝光技术和光学镜头，使选择采用EUV 技术成为可能的可行方案。对于未来的14nm 和小于10 nm节点，无掩模技术、纳米压印技术以及新型的EUV 技术都可能成为候选方案。无掩模技术提高了效率，降低了成本;纳米压印技术的分辨率能达到5 nm以下，同时它具有快速廉价的优点。光刻技术的发展方向，浸入式光刻在于采用缩短波长或是增大镜头的N A ，但这增加了成本，EUV光刻也同样存在这一问题，但是EUV光刻技术却在目前业界最受欢迎。业界各厂商也在竭尽全力地开发更小特征尺寸的光刻技术。未来的技术还难以判与定论，也许会随着新型CPU材料的问世而改变目前的情况。参考文献:1 孙磊 从特征尺寸的缩小看光刻技术的发展 2009 1671- 47762 袁琼雁国际主流光刻机研发的最新进展 2007 3 赵继业纳米级工艺对物理设计的影响 4 占平平EUV 光刻技术进展 SCIENCE & TECHNOLOGY INFORMATION