第5章 微机的存储器.doc

第5章 微机的存储器 存锗是微机的重要蛆成部分之一，它的种类(9多，各种存储界存储信息的媒体，存储原属和方法也各不相同本章主要以在霞机中广泛应用的半导体存储嚣为对象，在研究存储#丑其基本电路、差事知识的摹础上，着重研究存糖芯片及其与(：Pu之间的连接与扩充衄此外，搞要介绍碰表面存储器光盘存储群以及一些新型的存储器51 存储器的分类与组成 存铺器按它和CPU的连接方式不同，可分为内存储#和外存储器通过CPU的外部总绒直接与CPU相连的存销器称为内存储界(简称内存或主存)CPU要遇过I0接口电路才舶访问的存储#称为外存储器(简称外存或二组存储#)按存储辨信息的器件和媒体来分，有半导体存储器。醋表面存储0D、磁泡存锌#和瘫芯存储群以及光盘存储婷 田51为CPU与存储群的连接坫构示意图图中，内存由半导体存储嚣芯片组成，外存用有磺带、硬磁盘和软磁盘辞田5，1 CPU与存储鲁的座按坫构示露田随着大规模集成电路技术的发晨，目前微机的内存储韩几乎都由半9体#件构成 一、半导体存储器的分类 半导体存储猫的分类如图52所示按使用的功能可分为两大类，随机存取存储群RAM(RendomAccess Memory)和只读存储嚣ROM(ReadOnlyMemory)RAM在程序执行过程中，每个存储单元的内容辗据程序的要求既可随时读出又可随时写入，故可称读写存衅嚣它主要用来存艘用户程序、原始敷捐，中间结果也用来与外存交换信息和用作堆栈等。RAM所存储的信息在断开电源时会立即消失，是一种易失性存储器。ROM在程序执行过程中，对每个存储单元的原存信息，只能读出，不能写入。ROM在断开电源时，所存储的信息不会丢失。因此，ROM常用来存储固定的程序，例如微机的监控程序、汇编程序、系统软件以及各种常数、表格等。RAM按工艺又可分为双极型RAM和MOSRAM两类，而MOSRAM又可分为静态(Static)和动态(Dynamic)RAM两种。双极型RAM的特点是存取速度快，但集成度低，功耗大，主要用于速度要求高的位片式微机中；静态MOSRAM的集成度高于双板型RAM，而功耗低于双极型RAM；动态RAM比静态RAM具有更高的集成度，但是它靠电路中的栅极电容来储存信息，由于电容器上的电荷会泄漏，因此，它需要定时进行刷新。只读存储器ROM按工艺也可分为双极型和MOS型，但一般根据信息写入的方式不而分为掩模式ROM，可编程PROM和可擦除、可再编程EPROM等几种。 二、半导体存储器的组成 半导体存储器的组成框图如图53所示。它一般由存储体、地址选择电路、输入输出电路和控制电路组成。 (一)存储体 存储体是存储l或。信息的电路实体，它由许多个存储单元组成，每个存储单元赋于一个编号，称为地址单元号。而每个存储单元由若干相同的位组成，每个位需要一个存储件，对存储容量为1K(1024个单元)X8位的存储体，其总的存储位数为： 10248位8192位 存储器的地址用一组二进制数表示，其地址线的位数”与存储单元的数量N之间的关系为：2”二N地址线数与存储单元数的关系列于表51中。(二)地址选择电路 地址选择电路包括地址码寄存器，地址译码器等。地址译码器用来对地址码译码。设其输入端的地址线根数为n，输出线数为N，则它分别对应2”个不同的地址码，作为对地址单元的选择线。这些输出的选择线又叫字线。地址译码方式有两种： 1单译码方式(或称字结构) 它的全部地址码只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。如图53所示。这一方式需要的选择线数较多，只适用于容量较小的存储器。 2。双译码方式(或称重台译码) 双译码方式如图54所示。它将地址码分为X与Y两部分，用两个译码电路分别译码。K向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。Y向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。只有X向和Y向的选择线同时选中的那一位存储单元，才能进行读或写操作。由图可见，具有t024个基本单元电路的存储体排列成32x 32的矩阵，它的X向和Y向译码器各有32根译码输出线，共64根。若采用单译码方式，则有1024根译码输出线。因此，双译码方式所需要的选择线数目较少，也简化丁存储器的结构，故它适用于大容量的存储器。 (三)读写电路与控制电路读写电路包括读写放大器、数据寄存器(三态双向缓冲器)等。它是数据信息输入和输出的通道。外界对存储器的控制信号有读信号(丽)、写信号(W豆)和片选信号(舀)等，通过控旧电路以控制存储器的读或写操作以及片选。只有片选信号处于有效状态，存储器才能外界交换信息。5，2 随机存取存储器(RAM) 一、静态随机存取存储器 (一)静态RAM基本存储电路 静态RAM的基本存储电路，是由6个MOS管组成的RS触发器，如图55所示。 图中，T，、T：为负载管，T：、丁2交叉耦合组成了一个RS触发器，具有两个稳定状态。A点(相当于Q端)与B点(相当于Q端)可以分别寄存信息1和o。丁5、T。为行向选门，受行选线上的电平控制。T，、丁8为列向选通门，受列选线上的电平控制。由此，组减了双译码方式。当行选线与列选线上的信号都为高电平时，则分别将T：、T。与T，、丁8通，使A、B两点的信息经D与巧两点分别送至输入输出电路的IO线及而线上，从而存储器某单元位线上的信息同存储器外部的数据线相通。这时，就可以对该单元位线上的信息进行读写操作。写入时，被写入的信息从IO和IO线输入。如写1时，使IO线为高电子，IO线为低电平，经T，、T，与丁8、T。分别加至A端和B端，使T：截止而T：导通，于是A端为高电平，触发器为存1的稳态；反之亦然。图55 6管静态存储电路读出时，只要电路被选中，Ts、T与T，、丁6导通，A端与B端的电位就送到IO及而线上。若原存的信息为1，则IO线上为1，而线上为o；反之亦然。读出信息时，触发器状态不受影响，故为非破坏性读出。 (二)静态RAM的组成 静态RAM的结构组成原理图如图56所示。存储体是一个由64X64；4096个6管静态存储电路组成的存储矩阵。在存储矩阵中，X地址译码器输出端提供X。xe：计64根行选择线，而每一行选择线接在同一行中的64个存储电路的行选端，故行选择线能同时为该行64个行选端提供行选择信号。Y地址译码器输出端提供Y。Y。计64根列选择线，而同一列中的64个存储电路共用同一位线，故由列选择线可以同时控制它们与输入蛀出电路(IO电路)连通。很显然，只有行、列均被选中的某个单元存储电路，在其X向选通门与Y向选通门同时被打开时，才能进行读出信息和写入信息的操作。图中所示的存储体是容量为4K1位的存储器，因此，它仅有一个IO电路。如果要组成字长为4位或8位的存储韶，则每次存取时，同时应有4个或8个单元存储电路与外界交换信息。这种存储器中，将列按4位或8位分组，每根列选择线控制一组的列向门9同时打开，相应地，IO电路也应有4个或8个。每一组的同一位，共用一个IO电路。通常，一个RAM芯片的存储容量是有限的，需要用若干片才能构成一个实用的存储器。这样，地址不同的存储单元，可能处于不同的芯片中，因此，在选中地址时，应先选择其所属的芯片。对于每块芯片，都有一个片选控制端(亡5)，只有当片选端加上有效信号时，才能对该芯片进行读或写操作。一般，片选信号由地址码的高位译码产生。 (三)静态RAM的读写过程静态RAM的读写过程参见图56。1读出过程(1)地址码AoA：加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在IO电路的输入端。IO电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上，(2)在送上地址码的同时，还要送上读写控制信号(RW或RD、WR)和片选信号(己5)。读出时，使RWl，CSo，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。于是，存储单元中的信息被读出。 2写入过程 (1)地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。 (2)将要写入的数据放在DB上。 (3)加上片选信号Z5：o及写入信号RW；o。这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。 (四)静态RAM芯片举例 常用的静态RAM芯片有2114、2142、6116、6264等。下面仅举几例。Intel 2114是一个容量为1K4位的静态RAM芯片，其内部结构如图57所示，芯片的引脚图和逻辑符号见图58(a)和(L)。图中，A。A。为10根地址线，可寻址21024(1K)个存储单元。IO、IO：为4根双向数据线。W百为写允许控制信号线，W百o时为写入；W百：1时为读出。乏5为片选信号，己5o时，该芯片被选中。 由于2114的容量为1024X4位，故有4096个基本存储电路，排成64X 64的矩阵。用A3A，6根地址线作为行译码，产生64根行选择线。用A。一A2与A94根地址线作为列译码，产生16根列选择线，而每根列选择线控制一组4位同时进行读或写操作。存58 Intel 2114芯片引脚及逻辑符号储器内部有4路IO电路以及4路输入输出三态门电路，并由4根双向数据线IO广IO，引出与外部数据总线相连。当更5o与W豆o时，经门l输出线的高电平将辖人数据控制线上的4个三态门打开，使数据写入，当Uso与W豆：1时，经门2输出的高电平将输出数据控制线上的4个三态门打开，使数据读出。 Intel 2142也是一个容量为1KX4位的静态RAM芯片，它的引脚及其同8086系境连接的情况已在第3章图36与图3。7中见过。它有A9A。10根地址线和IO：IQ4根数据线，每片可提供1KX4位存储容量。它有2个片选端乙Z与CS2，其中，一个片造端CS2接来自系统中的地址译码器输出的CS片选信号；另一个片选端CSl可用于选接8086CPU的百1花(选高位库)或Ao(选低位库)信号。此外，2142片上还有一个禁止辅出端OD，当它接高电平时，将禁止2142输出数据，而接低电平时，则允许2142输出数据，一个低电子有效的写信号端WE。Intel 6116是CMOS静态RAM芯片，屑双列直插式、：+引脚封装。它的存储容量为1 2KX8位，其引脚及内部结构框图如图59所示。 图59 6116芯片的引脚及内部结构框图6166芯片内部的存储体是一个由128X12816384个静态存储电路组成的存储矩阵。A。一A：。1l根地址线供对其进行行、列地址译码，以便对2”2048个存储单元进行选址。每当选中一个存储单元，将从该存储单元中同时读写8位二进制信息，故6116有8根数据输入输出线IO。一IO，。6116存储矩阵内部的基本存储电路上的信息，正是通过IO控制电路和数据输入输出缓冲器与CPU的数据总线连通的。数据的读出或写入将由片选信号己巨、写允许信号W豆以及数据输出允许信号OE一起控制。当己亘有效而WE为低电平时，U1导通，使数据输入缓冲器打开，信息将由IOoIO，写入被选中的存储单元；当CE与OE同时有效而WE为高电平时，2门导通，使数据输出缓冲器打开，CPU将从被选中的存储单元由IO。IO，读出信息送往数据总线。无论是写人或读出，一次都是读写8位二进制信息。 二、动态随机存储器 动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。(一)动态基本存储电路 下面重点介绍常用的三管和单管这两种基本存储电路。 1三管动态基本存储电路 三管动态基本存储电路如图510所示，它由丁1、丁：、丁3 3个管子和两条字选择线(读、写选择线)，两条数据线(读、写数据线)组成。丁l是写数控制管，丁2是存储管，用它的栅极电容co存储信息，丁3是读数控制管；T4管是一列基本存储电路上共同的预充电管，以控制对输出电容CD的预充电。写入操作时，写选择线上为高电子，丁，导通。待写入的信息由写数据线通过丁：加到了z管的栅极上，对栅极电容C：充电。若写入1，则Ce上充有电荷；若写入o，则C：上无电荷。写操作结束后，丁l截止，信息被保存在电容c，上。读出操作时，先在丁4管栅极加上预充电脉冲，使丁4管导通，读数据线因有寄生电容CD而预充到1(yDD)。然后使读选择线为高电平，丁。管导通。若丁：管栅极电容Cc上已有有“尸信息，则丁；管导通。这时，读数据线上的预充电荷将通过丁：、丁2而泄放，于是，读数据线上为o。若丁2管栅极电容上所存为“o”信息，则丁2管不导通，于是读数据线上为1。因此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。对于三管动态基本存储电路，即使电源不掉电，C：的电荷也会在几毫秒之内逐渐泄漏掉，而丢失原存1信息。为此，必须每隔lms一3ms定时对c，充电，以保持原存信息不变，此即动态存储gs的刷新(或叫再生)。刷新要有刷新电路，如图510所示，若周期性地读出信息，但不往外输出(这由读信号丽为高电平来保证)，经三态门(由刷新信号豆1丐百为低电平时使其导通)反相，再写入就可实现刷新。 图510 3管动态基本存储电路 田5u 单管动态基本存储电路 2单管动态基本存储电路 单管动态基本存储电路如图511所示，它由丁l管和寄生电容巳组成。写入时，使宇选线上为高电子，丁1管导通，待写入的信息由位线D(数据线)存人Cs。读出时，同样使宇选线上为高电乎，丁：管导通，则存储在cs上的信息通过丁l管送到D线上，再通过放大，即可得到存储信息。为了节省面积，电容C5不可能做得很大，一般使CsCD。这样，读出“1”和“o”时电子差别不大，故需要鉴别能力高的读出放大器。此外，Cs上的信息被读出后，其记存的电压由0ZV下降为o1V。这是一个破坏性读出，要保持原存信息，读出后必须重写。因此，使用单管电路，其外围电路比较复杂。但由于使用管子最少，4K以上容量较大的RAM，大多采用单管电路。图孓12 Intel 2116引脚及逻辑符号田 (二)动态RAM芯片举例 Iredglt6单管动态RAM芯片的引脚和逻辑符号如图512所示。引脚名称见表52。tntel 2116芯片的存储容量为16KXl位，需用“条地址输入线，但2116只有16条引脚。由于受封装引线的限制，只用了A。一Ae7条地址输入线，数据线只有1条(1位)，而且数据输入(Dis)和输出(DouT)端是分开的，它们有各自的锁存器。写允许信号W更为低电平时表示允许写人，为高电平时可以读出，如表52指出，它需要3种电源Intel 2116的内部结构如图5。13所示。 为了解决用?条地址辅入线传送“位地址码的矛盾，2116采用地址线分时复用技术，用人。一九67根地址线分两次将14位地址按行、列两部分分别引入芯片，即先把7位行地址Ao厶。在行地址选通信号夏)i5有效时通过2116的Ao久6地址输入线迭至行地址锁存器，而后把7位列地址A，A13在列地址选通信号乙)i5有效时通过2116图513 Intel 2116内部结构框图AoA地址输人线送至列地址锁存器，从而实现了14位地址码的传送。 位行地址码经行译码器译码后，某一行的128个基本存储电路都被选中，而列译码器只选通128个基本存储电路中的一个(即1位)，经列放大器放大后，在定时控制发生器及写信号锁存器的控制下送至IO电路。116没有片选信号己5，它的行地址选通信号豆)(5兼作片选信号，且在整个读、写周期中均处于有效状态，这是与其他芯片不同之处。此外，地址输入线A。A：还用作刷新地址的输入端，刷新地址由CPU内部的刷新寄存器R提供。综上所述，动态基本存储电路所需管子的数目比静态的要少，提高了集成度，降低了成本，存取速度快。但由于要刷新，需要增加刷新电路，外围控制电路比较复杂。静态RAM尽管集成度低些，但静态基本存储电路工作较稳定，也不需要刷新，所以外围控制电路比较简单。究竟选用哪种RAM，要综合比较各方面的因素决定。53 只存储器(ROM) 一、只读存储器存储信息的原理和组成ROM的存储元件如图514所示，它可以看作是一个单向导通的开关电路。当字线上加有选中信号时，如果电子开关S是断开的，位线D上将输出信息ls如果S是接通的，则位线D经T：接地，将输出信息0。ROM的组成结构与RAM相似，一般也是由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。图515是有16个存储单元、字长为1位的ROM示意图。16个存储单元，地址码应为4位，因采用复合译码方式，其行m 5，1 ROM存储X件 地址译码和列地址译码各占两位地址码。对某一固定地址单元而言，仅有一根行选线和一根列选线有效，其相交单元即为选中单元，再根据被选中单元的开关状态，数据线上将读出。或1信息。例如，若地址AI一厶4为0110，则行选线X2及列选线Y1有效(输出低电平)，图中，有。号的单元被选中，其开关S是接通的，故读出的信息为o。当片选信号有效时，打开三态门，被选中单元所存信息即可送至外面的数据总线上。图中所示仅是16个存储单元的1位，8个这样的阵列，才能组成一个16X8位的ROM存储器。图515 161位ROM结构图 二、只读存储器的分类 只读存储铝按写入信息的方式不同可分为几种，现分别简要介绍如下：(一)不可编程掩模式MOS只读存储器不可编程掩模式MOSROM又称为固定存储器，其内部存储矩阵的结构如图515所示。它是由器件制造厂家根据用户事先编好的机器码程序，把o、1信息存储在掩模图形中而制成的ROM芯片。这种芯片制成以后，它的存储矩阵中每个MOS管所存储的信息。或1被固定下来，不能再改变，而只能读出。如果要修改其内容，只有重新制作。因此，它只适用于大批量生产，不适用于科学研究。 (二)可编程只读存储器 为了克服上述掩模式MOSROM芯片不能修改内容的缺点，设计了一种可编程序的只读存储器PROM(Programmable ROM)，用户在使用前可以根据自己的需要编制ROM中的程序。丝式PROM的存储电路相当于图5“的元件原理图，其中的电子开关S改为一段熔丝，熔丝可用镍铬丝或多晶硅制成。假定在制造时，每一单元都由熔丝接通，则存储的都是。信息。如果用户在使用前根据程序的需要，利用编程写入器对选中的基本存储电路通以20mA一50mA的电流，将熔丝烧断，则该单元将存储信息1。这样，便完成了程序修改。由于熔丝烧断后，无法再接通，所以，PROM只能一次编程。编程后，不能再修改。 (三)可擦除、可再编程的只读存储器 PROM芯片虽然可供用户进行一次修改程序，但仍很局限。为了便于研究工作，试验各种ROM程序方案，就研制了一种可擦除、可再编程的ROM，即EPROM(ErasablePROM)。在EPROM芯片出厂时，它是未编程的。若EPROM中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。一种是利用专用的紫外线灯对准芯片上的石英窗口照射1520分钟，即可擦除原写入的信息，以恢复出厂时的状态，经过照射后的EPROM，就可再写入信息。写好信息的EPROM为防止光线照射，常用遮光胶纸贴于窗口上。这种方法只能把存储的信息全部擦除后再重新写入，它不能只擦除个别单元或某几位的信息，而且擦除的时间也很长。近几年来，采用金属一氮一氧化物一硅(MNOS)工艺生产的MNOS型PROM，它是一种利用电来改写的可编程只读存储器，即EEPROM(或称E2PROM)，这种只读存储器能解决上述问题。当需要改写某存储单元的信息时，只要让电流通人该存储单元，就可以将其中的信息擦除并重新写入信息，而其余未通人电流的存储单元的信息仍然保留。用这种方法改写数万次，只需要o“o6s，信息存储时间可达十余年之久，这给需要经常修改程序和参数的应用领域带来极大的方便。但是，EEPROM有存取时间较慢，完成改写程序需要较复杂的设备等缺点，现在正在迅速发展高密度、高存取速度的EEPROM技术。 三、EPROM芯片实例Intel 27“ (一)Intel 2716的引脚与内部结构 2716 EPROM芯片的容量为2K8位，采用NMOS工艺和双列直插式封装，其引脚、逻辑符号及内部结构见图516(a)、(b)及(c)。716有24条引脚。A,oA。：11条地址输入线，可寻址2716芯片内部的2K存储单元。其中7条用于行译码，以选择128行中的一行：4条用于列译码，用以选择16组中的一组。被选中的一组，8位同时读出。O，Oo：8位数据输入、输出线，都通过缓冲器输入、输出。对2716进行编程写入时垂输人线，用来输入耍写人的信息：当2716处于正常读出时，O，Oo是输出线，用来输出2716中存储的信息。Z5：片选信号。当乙5；o时，允许对2716读出。PDPGM：输入信号线，它是待机编程的控制信号。Vo”编程电源。在编程写入时，Vm+25V，正常读出时，VN+5VVc，：工作电源，为+5V。 (二)2n6的工作方式 2716的工作方式如表53所示。(1)读出方式：在己5：o时，此方式可以将选中存储单元的内容读出。 (2)未选中：当CS；1时，不论PDPGM的状态如何，2716均未选中，数据总线呈阻抗，即该芯片的输出被禁止送上数据总线。 (3)待机方式；当PDPGM1时，2716处于待机方式。这种方式和未选中方式类似，但其功耗由525mW下降到132mW，所以又称为功率下降方式。这时数据总线呈高阻抗。 (4)编程输入方式：若要向2716写入程序，应使y，+25V，己51，把要写人数据的单元地址送上地址总线，数据送上数据总线，然后在PDPGM端加上52ms宽的正脉冲，就可以将数据线上的信息写入指定的地址。如对2K地址全部编程，需要100s以上的时间。 8位存储铝，再用地址扩充方法，选用24译码器组成的译码电路，组成4组16KX8位共64KX 8位存储器。二、存储器与CPU的连接 (一)存储器与8位CPU的连接 在8位CPU组成的微机系统中，CPU可访问的地址为64K，地址范围为0000HFFFFH，而存储器芯片的容量有限，只占整个64K地址空间的一部分。因此，它们与CPU连接时，需要确定各芯片的地址区间，这就是存储器的地址分配。现举例说明如下： 1ROM与8位CPU的连接 设某系统需装6KB的ROM，地址范围安排在0000H17FFH。可选用3片EPROM芯片2716构成，与8位CPU的连接线路如图521所示。2716的容量为2KX8位，8根数据线接CPU数据总线，11根地址线接CPU地址总线AloAo，这是芯片地址。为了使3片2716的地址有所区别，并分在所给定的地址范围内，要利用芯片的片选端，将地址的高5位A：；All通过译码来控制片选端。5位地址码译码，可得到32根选择线，本例选用了九：Al：等于00000，00001，00010 3条选择线，因此，3块2716分配的地址范围如表55所示。本例选用了译码器74LSl38，其引脚及逻辑关系如图522所示。该芯片有3个片选端G：，石m及石m，必须使Gl：1，瓦。：o及云2。o时，允许译码输出，芯片才能有效工作，否则，输出全为高电子。A、B、C为3位输入端，输出为8根选择线彳oY，由逻辑关系表可知，仅仅与输入代码对应的选择线为低电平(有效)，其他的选择线为高电平。线路中用A,5，A”及存储器请求信号丽IO作为138的片选信号，如图所接方式，译码器仅在Als0，Auo及面IOo的情况下才能允许输出。预lO参加译码控制是必要的，它使CS仅在访问内存时产生有效信号，保证正确地选中存储器地址，而不会与外部设备地址摘错。由于是只读存储器，因此读写信号丽、W豆不需要参加控制。芯片的PDPGM按读操作要求接地。2静态置AM与8位CPU的连接设用8片2114静态RAM芯片构成4KX 8位存储器，其地址范围为2000H2FFFH。连接图如图523所示图523 静态RAM与CPUiii接图2114的结构是1KX4位，故可用两片2114按位扩充方法组成iKX8位的存储器组，用8片可组成4组IKX8位的存储器。1K芯片有10根地址线，可接地址总线A6A。，每一组中的两片2114的数据线，则分别接数据总线的高4位和低4位。利用地址码的高5位AI：Al：进行译码，A1。参与片选，共同控制各芯片的片选端，以选中所寻址的某 组芯片地址。如果取用A，sAlo为001000，001001，001010及001011，经过译码器74LSl38的V4、干5再与Alo组合控制，分别将输出的4个片选信号接到4组芯片的己5片选端，就可取得所需要的某组芯片地址区间，如表56所示。再由给定的低位地址A6A。，即可选中某个地址单元。图中还画出了读写信号产生电路，这里也加进了IO面控制。2114的读写控制信号只有一个WE，WE：1时为读操作，W正：o时为写操作。 3动态RAM与8位CPU的连接设用单片存储容量为16KXl位的Intel2116动态RAM芯片组成一个16K8位的存储器，其地址范围为4000H7FFFH。 动态RAM2116与CPU的连接如图524所示。图5，24 16KX8位动态RAM与CPU的连接 因2116芯片的容量为16KXl位，故需用8片按位扩充方法才能组成16K8位的存储器。每片2116芯片上有一条IO线，正好分别与CPU的8条数据总线D7Do相连。为解决2116用7个地址输入端传送14位地址的矛盾，地址信息的输入采用分时方式，因此，CPU在读或写存储器时，由MIO信号经过行列选通信号发生器，产生相应的行地址选通信号RAS、RAS，列地址选通信号CAS、CAS和读写控制信号W云，分别送到2116和地址多路转换器。当A：，O，A1：1及面IOO时，利用RAS信号使动态RAM被选中。CPU的地址总线九。A。上的行地址A，A。和列地址Al。A，分别在RAS和CAS的控制下，经地址多路转换器，被分别送人2116芯片内部的行地址锁存器和列地址锁存器，经译码后，选中被寻址的存储单元。读操作时，CPU的写信号W豆输出为高电子，使2116芯片的读写控制端W正为高电平，故写无效。由于A4MlO(o)信号送到三态双向数据缓冲器的片选端己5，使缓冲器处于工作状态；但缓冲器的数据传送方向要由丽信号决定，因这时丽处于低电子有效，使缓冲器处于输人状态，从所寻址的存储单元读出数据，经缓冲器送到CPU的数据总线上，完成一次读操作。写操作时，W豆输出为低电平，使2116芯片的读写控制端W百为低电平，芯片处于写状态。由于此时丽信号为高电子，使缓冲器处于输出状态，将CPU送到数据总线上的数据写入所寻址的存储单元。线九，、A：、A：、用于EPROM和静态RAM芯片的片选。由于2114的存储容量为1K字节，而8205的每条译码输出线可寻址2K字节的存储空间，因此必须用A,o与8205的译码输出端进行逻辑组合(即二次译码)后，才能对2114进行片选。存储界的地址线和数据线分别连接到CPU的地址总线和数据总线上，2114的允许写入线W百连接到存储器写控制信号MEMW。而MEMW信号是由CPU的存储器请求信号丽IO和写信号W豆组合而成的。在本例中，也可把2114的W更直接连到CPU的应当指出，把8205译码器的译码输出端分别连接到各片2716的PDPGM(PDPGM)端，而把CPU的读信号丽连接到各2716和石苣(己5)端上。这样安排，除了被选中的2716芯片的PDPGM端为低电子，由丽信号控制读出外，其余的2716芯片的面PGM端全为高电平，即未工作的芯片都处于“功率下降”方式，这样可以减少功耗。 (二)存储器与8086 CPU的连4t- 在第3章中，对8086最小方式与最大方式的典型系统结构以及8086存储器高低位库的连接，曾作过一些概略的介绍。这里，将结合存储器的分类及其与8086 CPU的具体连接给予较详细的说明。L只读存储器与8086CPU的连接ROM、PROM或EPROM芯片都可以与8086系统总线连接，实现程序存储器。例如，2716、2732、2764和27128这一类EPROM芯片，由于它们屑于以1字节宽度输出组织的，因此，在连接到8086系统时，为了存储16位指令字，要使用两片这类芯片并联组成一组。图527给出了两片2732 EPROM与8086系统总线的连接示意图。该存储器子系统提供了4K字的程序存储器(即存放指令代码的只读存储器)。田中，上下两片2732芯片分别代表了高8位与低8位存储体，为了寻址4K字存储单元，将8086系统的A12Al 12根地址线接至两片2732的A1：Ao引脚上8086其余的高位地址线和M而(高电平)控制信号(图中未画出)用来译码产生片选信号己5并接至2732的片选端面，而两片2732的输出允许端丽将和8086系统的控制信号丽(最小方式时)或MRDC(最大方式时)连接，只有在CE和OE同时为低电平时，2732才能把被选中存储单元的指令代码读出到数据总线上去， 2静态RAM与8086CPU的连接一般，当微机系统的存储gS容量少于16K宇时，宜采用静态RAM芯片，因为大多数动态RAM芯片都是以16KXl位或64KXl位来组织的，并且，动态RAM芯片还要求动态刷新电路，这种附加的支持电路会增加存储器的成本。8086 CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字节编址。图528给出了2K字的读写存储器子系统。存储器芯片选用静态RAM6116(2KX8位)。该存储器子系统接成最小工作方式，由两片6116构成2K字的数据存储器。8086可以通过软件从存储器中读取字节、字和双字数据。图中，上面的一片6116用作低8位RAM存储体，它的IO引线和数据总线D，一Do相连，它代表了偶数地址字节数据；下面的一片6116用作高日位RAM存储体，它的IO引线和数据总线D1，一D8相连，它代表了奇数地址字节数据。利用A。与百1花可对偶数地址的低位库与奇数地址的高位库分别进行选择。数据的读出或写入，在保持6116的片选信号面为低电子的同时，将取决于输出允许信号石趸或者写允许信号W宦为低电子。例如，在执行偶地址边界上的字操作时，8086将使A。与B-HE都为低电平。这样，两个存储体都被允许执行读写操作，读写数据的高位字节和低位字节将同时在16位数据总线上传送。若此时丽o而W更二1，则字数据将从所选中的存储单元读出；反之，若此时砸1而WEo，则字数据将从数据总线上写入被选中的存储单元。本图是一个只有两片一组其容量为2K字RAM子系统，故只有组内两片间的高、低位库选择和片内低位寻址，而没有若干组之间的高位片选。如果RAM于系统的容量增大，需要扩充为若干组RAM芯片，那么，就会涉及到组与组之间的高位片选问题。当使用6116RAM芯片时，若6更与Wi已分别接至8086系统的丽与W豆两条控制线，则每一片6116只剩下一个片选允许信号端己五可供作为唯一的片选信号端酉来使用；这时，由于它既要考虑用8086的高位地址线和MVd(高电子)控制信号来控制片选信号己Z，又要考虑用A。与百1Y巨两个信号来控制选择高、低位库，因此，必须同时通过逻辑电路来连接这些信号以实现上述多种控制要求。从下面的例子中，我们将会看到这种连接与控制的具体情况。3EPROM、静态RAM与8086CPU连接的实例图529给出了8086CPU组成的单处理器系统的典型结构。图中，8086接成最小作方式(MNMX引脚置逻辑高电平)。当机器复位时，8086将执行FFFFOH单元的指令。本系统具有32K字节的EPROM区，使用了8片2732(4KX8位)EPROM芯片，分别以U3：一U：。表示。这8个芯片按每两片一组分别组成4组4K字的EPROM区，它们分别用A1。Al：7条地址线和MIO线以及RD线作为输入信号，通过U,2(74LSl38译码器)的4个输出端信号兄Y，控制该4组2732的输出允许信号端GE。同时，还要用8086的A。与BHE两个信号来控制各组内两片高、低位库的选择。显然，U32、U34、U36、U3：是受A。控制的偶数地址低位库，而U33、U3s、U3，与U3。是受BHE控制的奇数地址高位库。并且，4组EPROM的地址范围可以很容易被确定，如表57所示。本系统还具有16K字节的RAM，使用了8片6116(2KX8位)静态RAM芯片，它们分别以Uz：U。表示。这8个芯片也按每两片一组分别组成4组2K字的RAM区，它们分别用A1：、A1。、A1：3条地址线和M巧线以及RAMEM线作为输入信号，通过U20和U2：(均为74LSl38译码器)各自的4个输出端信号Y。Y3控制该4组6116的8个片选端己巨。同时，还要用8086的A。和BHE作为输入信号接至U20和Uzl的石端，通过对Uz。和U2，是否允许输出有效电平的选通，来实现对4组RAM芯片内高、低位库的选择。Uz。为偶地址译码器，它们分别选择U：、U26、U2,和U30；U21为奇地址译码器，它们分别选择U：、U27、U2g和U3：。系统读(丽)、写(W豆)信号直接接到RAM芯片的OE和WE端，以控制数据的传送方向。RAM芯片本身寻址由A。A。12条地址线决定。此外，6116剩余的A1，A155条地址线全为o。这时，4组RAM的地址范围也可以很容易被确定，如表58所示。-、存储器与CPU连接应注意的一些问题存储器与CPU连接时，原则上可以将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但是在实用中，有一些问题必须加以考虑。 (一)CPU总线的负载能力 CPU外部总线的负载能力，即能带一个标准的TTL负载。对于MOS存储器来说，它的直流负载很小，主要是电容负载，故在小系统中，CPU可以与存储器直接相连。而在较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，故应增加总线的驱动能力。通常采用加缓冲器或总线驱动器等方法来实现。 (二)各种信号线的配合与连接 通常，由于CPU的各种信号要求与存储g2的各种信号要求有所不同，往往要配合以必要的辅助电路。数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和分开的两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连，如图530所示。地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送人存储器控制线cCPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。 (三)CPU的时序与存储器的存取速度之间的匹配 CPU在取指和存储器读、写操作时，其时序是固定的，由此来选择存储器的存取速度。对速度较慢的存储器，需要增加等待周期Tw，以满足快速CPU的要求。 (四)存储器的地址分配及片选信号的产生 内存包括RAM和ROM两大部分，而RAM又分为系统区(即监控程序或操作系统占用的内存区域)和用户区，因而，要合理地分配内存地址空间。此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。55 几种新型的半导体存储器20世纪90年代中后期以来，计算机及其相关设备的技术得到了迅猛发展，但作为重要组件之一的内存的发展相对就比较缓慢了。一般286、386和486微机采用的是单面内存(SIMM)，总共仅有30线，这些单面内存只有32位的内存总线带宽，容量从256KB到4MB不等。但当内存的标准总线拓展到64位时，这种单面内存就必须成对地安装才能使用。换句话说，如果要安装4MB内存，就必须使用两条2MB的单面内存。由于Pentium系统需要更大的内存支持，科学家们开始对这种单面内存进行改进。随着72线单面内存的出现，容量也上升为4MB到32MB，这种改进后的内存被称为快速存取内存(FPM)。由于它仍然使用32位总线，所以还需要成对地安装。随着计算机技术的发展，内存也不断使用新的技术，于是研制生产了更快的SIMM芯片，称为扩展数据输出内存(EDO)。它仍然使用相同的单面内存技术，但容量可以达到64MB。1997年，Intel制定了全新的内存标准，在和许多大的内存厂商协商后，一种新型的内存同步动态随机存取内存(SDRAM)问世了。这种新型的内存标准改进了以往单面内存带来的诸多不便。例如：单面内存必须成对安装以及速度和容量的限制。SDRAM或双面内存(DIMM)具有64位的内存总线，因此可以在计算机上安装l条32MB内存，而不像以前必须安装两条16MB的内存了。下面介绍几种新型存储器。 1带高速缓存动态随机存储器：CDRAM(CachedDRAM)CDRAM是日本三菱电气公司开发的专有技术，通过在DRAM芯片上集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。这种芯片使用单一的+3V电源，低压TTI-输人输出电子。目前三菱公司可以提供的CDRAM为4MB和16MB版本，其片内Cache为16KB，与128位内部总线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。2DirectRambus接口动态随机存储器：DRDRAM(DirectRambusDRAM)从1996年开始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM标准，这就是DRDRAM。它与传统的DRAM的区别在于引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的l3。当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800MHz。同时通过把单个内存芯片的数据输出通道从8位扩展成16位，这样在J00MHz时就可以使最大数据输出率达16GBS。 3双数据传输率同步动态随机存储锚：DDRDRAM(DoubleDataRateDRAM) 在同步动态读写存储器SDRAM的基础上，采用延时锁定环(Delaylocked Loop)技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据(而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据，“DDR即是“双数据率”的意思)，这样就在不提高时钟频率的情况下，使数据传输率提高一倍。由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上。另外，最新出品的GeForce256显卡大量：采用了DDR存储器，显示效果成倍提升。 4虚拟通道存储蕾：VCM(VirtualChannelMemo) VCM由NEC公司开发，是一种新兴的“缓冲式DRAM”，该技术将在大容量SDRAM中采用。它集成了所谓的“通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输(即“带宽”增大)的同时，VCM还维持着与传统SDRAM的高度兼容性，所以通常也把VCM内存称为VCMSDRAM。在设计上，系统(主要