SRAM加固外围电路设计研究论文.doc

SRAM加固外围电路设计研究论文 新型单元设计 读写线路分离改进 针对经典结构读数据出现的问题，本文提出了分离读写线的结构。本结构中，只控制写时序，此外增加了四个读管、，并通过控制读时序存储节点、分别与、的栅极相连，因而读数据时，不存在与外界的通路，减少了存储节点电荷的泄放，避免了外界的干扰这样一方面可以降低功耗，另一方面可以防止在读数据期间存储值受到破坏，使数据更加稳定 加延时的新型结构 写数据时，拉高，相互间隔的存储节点依然连通，容易受到离子轰击发生翻转经过分析，增加一条延时位线，同时去掉两个写管、，保留两个相间隔的写管、，并且将、的源极分离开来，分别连至位线和延时位线如图所示由于的特殊结构，同时改变两个相互间隔的存储节点的存储值，就可以改写单元的存储值本设计去掉了两个写管，只通过两个写管、向两个相间隔的节点、写入数据来完新型结构成写任务；的另一个特性是：同一时刻，只改变四个存储节点的一个节点值，不会改变整个单元的存储值，这也是其抗单粒子翻转的本质和恢复机制所在单粒子轰击产生的翻转脉冲一般小于，为了将外界的翻转脉冲滤除，将位线信号做延时，输出到延时位线，延时位线通过写管连接至节点，位线经过写管连接至节点这样在写数据时翻转脉冲不会同时到达节点和，进而不会使整个存储单元的存储值发生改变当向单元中写入时，信号为高，存储节点、的值分别是，在写数据期间如果遇到位线受单粒子干扰产生干扰脉冲，则延时后也会出现一个的脉冲上的高脉冲到来时，上的脉冲还未到来，考虑最坏情况，节点的值改变为，则管导通，进而节点变；但是受节点控制的管和受节点控制的管截止，、节点的存储值被锁住，保持了原来的值；干扰脉冲过后，受、的反馈，、保持导通，将节点拉低，节点拉高，恢复为；同理的脉冲到来时，上的翻转脉冲已将恢复，、节点值发生翻转，、值保持，通过反馈、恢复原来的值由于脉冲宽度小于延时宽度，位线的干扰脉冲就不会同时到达节点、，即干扰脉冲不会使单元翻转 译码电路的加固 地址译码电路是不可缺少的组成部分，其主要由一些组合逻辑构成，因此容易受到高能粒子的轰击而产生单粒子瞬态效应在读写数据时，如果地址位在译码电路中产生翻转脉冲，则有可能读出错误地址的数据，或将数据写入错误存储单元，从而对数据造成严重的破坏本文加入了对译码电路的加固，即向译码电路的输出端加入滤波单元滤波电路是有一个延时单元和一个门以及一个反相器组成门的特性是只要、不同时为高或者低电平，输出端就保持原值不变 加固设计仿真 本文采用的仿真软件对新设计的单元及外围电路进行了抗单粒子仿真在半导体集成电路中，受到单粒子轰击会产生大量的电荷，在电场的作用下形成脉冲电流，通常在仿真中采用向敏感节点注入一定宽度的脉冲电流的方法来模拟单粒子轰击 读数据仿真 单元的存储值为“”，即各节点值为“”在读数据期间的时刻注入脉冲，使反位线的电位发生翻转而读写线路分开的单元，读数据时反位线与存储单元隔离，所以在时，反位线上的错误值并没有引起存储单元的翻转为了精确评估存储单元的抗能力，对读数据期间的抗翻转脉冲效果做了仿真统计，脉冲宽度以步进从到分别对和做了测试。 写数据仿真 设置在时开始向被测存储单元写入数据“”，写周期为正常情况下写周期结束后，存储节点值应该是“”在写周期结束的前受到单粒子轰击，使写数据总线产生的翻转脉冲为传统受到单粒子轰击时的仿真图由于位线和反位线同时发生翻转，四个存储节点同时暴露在翻转的位线与反位线面前与之导通，因而发生了翻转。 仿真统计 基于工艺，用器对新型单元进行了实现，版图截图如图所示在中搭建仿真环境，对它们读写数据功耗以及面积做了对比与经典的单元相比，新型单元在写数据时功耗增加了，同时面积也增加了，这是因为新结构读写线路分开，增加了两个管子造成的但是在读数据时，新结构存储节点与大电容的位线分离，使得读平均功耗下降了虽然读平均功耗和面积有所增加，但读写时抗的能力分别提高了和，有效地保证了存储单元动态数据稳定性，达到了设计目的 结束语 新型存储单元在全操作状态下具有抗单粒子翻转能力，它采用字线分离技术和位线延时技术，在读写状态下对存储单元进行了加固同时对组合电路译码单