cpld第7讲.ppt_第1页
cpld第7讲.ppt_第2页
cpld第7讲.ppt_第3页
cpld第7讲.ppt_第4页
cpld第7讲.ppt_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

CPLD技术基础 基于Quartus 的FPGA CPLD设计 1 RS触发器 功能描述 r为清零端 s为置数端 q和qn为输出端 qn为q取反 1 RS触发器 真值表 1 RS触发器 代码 1 LIBRARYIEEE USEieee std logic 1164 ALL ENTITYtest22ISPORT r s INstd logic q qn OUTstd logic ENDtest22 1 RS触发器 代码 2 ARCHITECTUREoneOFtest22ISsignalq temp qn temp std logic beginPROCESS r s q temp qn temp beginifr 0 ands 1 thenq temp 0 qn temp 1 elsifr 1 ands 0 thenq temp 1 qn temp 0 elsifr 1 ands 1 thenq temp q temp qn temp qn temp elsifr 0 ands 0 thennull endif endprocess q q temp qn qn temp endone 2 JK触发器 功能描述 异步置位 复位控制端口的上升沿JK触发器 r为清零端 s为置数端 cp为时钟信号输入端 j和k为信号输入端 q和qn为输出端 qn为q取反 2 JK触发器 真值表 2 JK触发器 代码 1 LIBRARYIEEE USEieee std logic 1164 ALL USEieee std logic unsigned ALL ENTITYtest23ISPORT j k r s cp INstd logic q qn OUTstd logic ENDtest23 ARCHITECTUREoneOFtest23ISsignalq temp qn temp std logic BEGINPROCESS j k r s cp q temp qn temp BEGIN 2 JK触发器 代码 2 ifr 0 ands 1 thenq temp 0 qn temp 1 elsifr 1 ands 0 thenq temp 1 qn temp 0 elsifr 0 ands 0 thennull elsifcp eventandcp 1 thenifj 0 andk 1 thenq temp 0 qn temp 1 elsifj 1 andk 0 thenq temp 1 qn temp 0 elsifj 1 andk 1 thenq temp notq temp qn temp notqn temp elsifj 0 andk 0 thenq temp q temp qn temp qn temp endif endif endprocess q q temp qn qn temp endone 3 D触发器 功能描述 上升沿触发D触发器 r为清零端 s为置数端 cp为时钟信号输入端 d为信号输入端 q和qn为输出端 qn为q取反 3 D触发器 真值表 3 D触发器 代码 1 LIBRARYIEEE USEieee std logic 1164 ALL USEieee std logic unsigned ALL ENTITYtest24ISPORT d r s cp INstd logic q qn OUTstd logic ENDtest24 ARCHITECTUREoneOFtest24ISsignalq temp qn temp std logic BEGIN 3 D触发器 代码 2 PROCESS d r s cp q temp qn temp BEGINifr 0 ands 1 thenq temp 0 qn temp 1 elsifr 1 ands 0 thenq temp 1 qn temp 0 elsifr 0 ands 0 thennull elsifcp eventandcp 1 thenq temp d qn temp notd endif endprocess q q temp qn qn temp endone 4 T触发器 功能描述 上升沿触发T触发器 cp为时钟信号输入端 t为信号输入端 q和qn为输出端 qn为q取反 4 T触发器 真值表 4 T触发器 代码 1 LIBRARYIEEE USEieee std logic 1164 ALL USEieee std logic unsigned ALL ENTITYtest25ISPORT t cp INstd logic q qn OUTstd logic ENDtest25 ARCHITECTUREoneOFtest25ISsignalq temp std logic BEGIN 4 T触发器 代码 2 PROCESS t cp q temp BEGINifcp event

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论