计算机组成原理课程设计报告17.doc

计算机组成原理课程设计报告专业名称： 计算机班级学号： 计算机0902学生姓名： 指导教师：设计时间： 年 月 日 年 月 日第一天 取操作数微程序的设计和调试一、设计目标 二、取操作数微流程三、测试程序、数据及运行结果格式如下：1、测试内容：立即数寻址、直接寻址测试指令（或程序）：MOV #5678H，0010H 机器码： 内存地址(H)机器码(H)汇编指令0000077A 5678 0010MOV #5678H，0010H运行结果及分析：2、测试内容：寄存器间接寻址，寄存器寻址测试指令:MOV (R1),R2机器码：内存地址(H)机器码(H)汇编指令00000522 0000 0000MOV (R1),R2运行结果及分析：3、测试内容：间接寻址，变址寻址测试指令：MOV （addr），3(R1）机器码：内存地址(H)机器码(H)汇编指令00000731 0000 0003MOV （addr），3(R1）运行结果及分析：四、设计中遇到的问题及解决办法 实验过程中经常出现各种错误，有的是因为指令的过程的错误，软件经常会显示一些错误，在问同学后的到了解答，最后自己完成了。第二天 运算指令的微程序设计与调试一、设计目标 二、运算指令微程序入口地址指令助记符指 令 编 码入口地址（H）FEDCBA9876543210MOVsrc, dst000001源地址码目的地址码044ADDsrc, dst000010源地址码目的地址码048ADDCsrc, dst000011源地址码目的地址码SUB src, dst000100源地址码目的地址码SUBBsrc, dst000101源地址码目的地址码CMPsrc, dst000110源地址码目的地址码ANDsrc, dst000111源地址码目的地址码OR src, dst001000源地址码目的地址码XOR src, dst001001源地址码目的地址码TESTsrc, dst001010源地址码目的地址码INC dst00000010001目的地址码0A4DEC dst00000010010目的地址码NOT dst00000010011目的地址码三、运算类指令微程序微地址(H)微指令(H)微命令BMNA注释0074指令执行入口048TRoe, ADD, Sce, PSWceADDADDC06F7070存结果070071072四、测试程序、数据及运行结果1、测试内容：运行数据：运行结果及分析：五、设计中遇到的问题及解决办法第三天 CPU硬件的初级设计与验证一、设计目标 二、硬件设计1、PC模块设计（加上适当注释）2、IR模块设计3、顶层模块设计（自己增加的设计部分）三、验证四、设计中遇到的问题及解决办法第四天 为CPU扩充转移指令一、设计要求 在初级CPU的基础上进行功能扩充，使其支持转移类指令。二、硬件uAG模块设计（自己修改的设计部分，加上适当注释）3d3: uAGout = NA8:1, BM3_uAR0; /条件转移指令产生两条分支（即条件满足/条件不满足两种情况） 2b00: Flag_MUX = SZOC0; /IR7,IR6为00时，选择PSW的最低位，即CF2b01: Flag_MUX = SZOC1; /IR7,IR6为01时，选择PSW的倒数第二位，即OF2b10: Flag_MUX = SZOC2; /IR7,IR6为10时，选择PSW的第二位，即ZF2b11: Flag_MUX = SZOC3; /IR7,IR6为11时，选择PSW的最高位，即SF三、转移指令微程序的设计四、测试程序、数据及运行结果1、测试内容：TEST 0010，R1 INZ 0001H运行结果及分析：五、设计中遇到的问题及解决办法第五天 为CPU扩充移位指令一、设计目标 在前面CPU的基础上扩充硬件，使其支持移位指令。二、硬件设计1、SHIFTER模块设计 mux#(1) mux_1(.d1(0),.d2(0),.d3(d15),.d4(CF),.addr(IR76),.q(data_lsb); /实例化最低有效位生成的四选一多路选择器 /addr选择哪种移位操作，为01时，选择逻辑左移（与/算术左移相同）,最低位补0；为10时，选择循环左移/最低位用最高位补；为11时，选择带进位循环左移，/最低位用CF补mux#(1) mux_2(.d1(d15),.d2(0),.d3(d0),.d4(CF),.addr(IR76),.q(data_hsb);/实例化最高有效位生成的四选一多路选择器 /addr选择哪种移位操作，为00时，选择算是右移，最高/位复制；为01时，选择逻辑右移,最高位补0；为10时,/选择循环左移最高位用最低位补；为11时，选择带进位/循环左移，最高位用CF补2、CF模块设计timescale 1ns / 1psmodule CF (d15, d0, Cout, q, SL, SR);input d15, d0, Cout;input SL, SR;output q;reg q;always (*)begincase (SL, SR)3b01: q = d0; /右移时，最低位送CF3b10: q = d15;/左移时，最高位送CFdefault:q = Cout; /其他情况CF不变endcaseendendmodule3、IR_DECODE模块设计（自己增加修改的设计部分） 2b00: BM4_uA=5b01001,IR7:5,1b0;/移位类指令微程序的入口地形成规则4、顶层模块设计（增加自己修改的设计部分）/wire CF = CF_out;CF CF_MUX(.d15(ALU_out15),.d0(ALU_out0),.Cout(Cout),.q(CF_out),.SL(SL),.SR(SR);/CF_MUXs实例化，ALU_out15，输入，来自移位数据的最高位；ALU_out0，输入，来/自移位数据的最低位；Cout，输入，来自ALU的进位输出；SL，输入，SHIFTER移位器/的左移信号；SR，输入，SHIFTER移位器的右移信号；q，输出，来自进位的输出。R#(DATAWIDTH)PSW(.q(PSW_out), .clk(clock),.n_reset(n_reset),.ce(PSWce),.d(12b0,SF,ZF,OF,CF_out);/将PSW的最低位CF与CF_MUX联接起来三、移位指令微程序的设计微地址(H)微指令(H)微指令字段(H)微命令F0F1F2F3F4F5F6F7F8F90921810006F0 6010000006FSR,PSWce0941820006F06020000006FSL,PSWce0961810006F06010000006FSR,PSWce0981820006F06020000006FSL,PSWce09A1810006F06010000006FSR,PSWce09C1820006F06010000006FSL,PSWce09E1810006F06010000006FSR,PSWce四、测试程序、数据及运行结果1、测试内容：SHL 直接寻址运行数据：SHL 0010H运行结果及分析：2、测试内容：SAR 直接寻址运行数据：SAR 0010H运行结果及分析：四、设计中遇到的问题及解决办法第六天 为CPU扩充堆栈类指令一、设计目标 二、硬件设计1、SP模块设计（加上适当注释）2、顶层模块设计（自己增加修改的设计部分）三、PUSH、POP、CALL、RET指令微程序的设计微地址(H)微指令(H)微命令BMNA注释四、测试程序、数据及运行结果1、测试内容：运行数据：运行结果及分析：四、设计中遇到的问题及解决办法第七天 为CPU扩充中断系统一、设计目标 二、硬件设计1、（可只写自己增加修改部分。并加上适当注释）2、3、 4、顶层模块设计（自己增加修改的设计部分）三、微程序设计1中断响应隐指令的微程序设计微地址(H)微指令(H)微命令BMNA注释2。中断返回指令RETI的微程序设计微地址(H