实验九 复杂可编程逻辑器件CPLD的使用.docx_第1页
实验九 复杂可编程逻辑器件CPLD的使用.docx_第2页
实验九 复杂可编程逻辑器件CPLD的使用.docx_第3页
实验九 复杂可编程逻辑器件CPLD的使用.docx_第4页
实验九 复杂可编程逻辑器件CPLD的使用.docx_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验九 复杂可编程逻辑器件CPLD的使用专业年级：测控11级二班 姓名：邓皓天 学号：1107010216 1 实验目的：1. 掌握利用quartus进行数字电子系统设计开发的基本方法；2. 掌握CPLD的基本使用方法；3. 掌握利用CPLD设计数字电子系统的方法。2 实验仪器： 计算机，稳压电源，quartus软件，EPM7128硬件实验板3 实验内容、原理及步骤：（一）利用EPM7128实现加法器1. 内容：用quartus软件实现全加器的设计、编译和仿真2. 原理：全加器和半加器的逻辑构成：3. 步骤：（1） 新建一个quartus工程： 启动工程向导选择工程的保存位置加载已经存在的源文件选择目标板元件（2） 利用原理图输入法创建一个半加器： 新建bdf文件放置元件放置I/O口标记I/O口端口的属性连线（如图1）保存原理图建立默认逻辑图形符号（3） 利用VHDL创建一个半加器： 新建VHDL文件输入VHDL源代码保存VHD文件建立默认逻辑图形符号 VHDL源代码： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY halfadder2 IS PORT ( a,b : IN bit; s,c : OUT bit); END halfadder2; ARCHITECTURE behave OF halfadder2 IS BEGIN s=(not a)and b) or (a and not(b); c=a and b; END behave;（4） 利用两个半加器构成一个全加器：新建bdf文件加载前面生成的两个半加器模块绘制全加器（如图2）保存原理图（5） 对全加器进行逻辑仿真分析：编译工程新建仿真波形文件添加需要仿真的信号选择仿真时长为电路输入端口添加激励波形（如图3）保存VWF文件启动仿真，观察结果（如图4）图3 激励信号设置（6） 将编译好的逻辑下载到目标板：绑定引脚（引脚配置如图5）连接实验线路再次编译工程文件下载配置文件图5 引脚配置（7） 观察运行结果：拨动开关K1.K2.K3，观察LED A0.A1的亮灭情况，满足全加器的逻辑关系。 （二）7段LED数码显示管的动态扫描显示1.内容：利用动态扫描的方法实现7段LED数码显示管的驱动2.原理：3. 步骤：（1） 设计并编译驱动电路： 新建一个quartus工程，利用原理图设计的方法构建7段LED数码显示管动态扫描驱动电路（如图6），保存好工程和源文件后编译一次。（2） 引脚绑定：根据表1-1的要求将编译好的信号分配到指定的器件引脚，完成引脚分配后再次编译工程。（3） 连接好实验电路：利用并口延长线将计算机的并口连接到实验板的下载口，将稳压电源调节到5.5V并连接到实验板的电源端口。（4） 将配置文件下载到目标板（5） 观察运行结果：将实验板J5跳线的Q20短路，7段数码管扫描变慢。将实验板J5跳线跳至Q16，扫描速度加快。将实验板J5跳线跳
人人文库> 全部分类> 专业文献 > IT计算机

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论