实验五 组成逻辑功能器件的应用.doc

实验五 组合逻辑功能器件的应用一、实验目的熟悉译码器、数据选择器、编码器的原理及应用。二、实验仪器与器材仪器：逻辑箱、数字万用表、二踪示波器。器材：74LS138、74LS151三、预习要求：查阅附录六。自行设计实验内容所要求的任务。四、实验内容及步骤1. 74LS138的测试 （1）74LS138的功能测试74LS138的使能端G1=1，G2A=G2B=0时，译码器处于工作状态。将其三个输入选择端CBA分别接至选择开关Ki+2、Ki+1、Ki，将输出端Y0Y7接发光二极管，测试其逻辑功能。表51 输 入输 出G1 G2A C2B C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 H H L H L L L L LH L L L L HH L L L H LH L L L H HH L L H L LH L L H L HH L L H H LH L L H H H （2）用74LS138译码器设计一个三变量的表决电路 在举重比赛中，有三个裁判：一个主裁判和二个副裁判。在他们面前各有一个按钮，只有当三个裁判均按键时或一个主裁判和一个副裁判同时按下自己面前的按钮时，表示“杠铃举上”。试完成该装置的逻辑电路设计，并实验。 （3）用74LS138构成时序脉冲分配器 参照图51，二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称多路分配器），如图51所示。若在G1输入端输入数据信息，G2A=G2B=0，地址码所对应的输出是G1数据信息的反码：若从G2A输入端输入数据信息，令G1=1，G2B =0，地址码对应的输出就是G2A 端数据信息的原码。若数据信息是时脉冲，则数据分配器便成为时钟脉冲分配器。 根据数据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。参照图51和以上的实验原理说明，时钟脉冲CP频率约为10KHz，要求分配器输出端Y0Y7的信号与CP输入信号相同。画出分配器的实验电路，用示波器观察和记录在地址端C、B、A分别取000111 8种不同状态时Y0Y7端的输出波形，注意输出波形与CP输入端波形之间的相位关系。 2. 74LS151的测试： （1） 74LS151的功能测试：74LS151数据选择器选通端G=1时，Y=0；选通端G=0时，处于工作状态，三个地址输入端CBA，可选择Y=D0D78个数据源中的一个，Y、W为同相输出端和反相输出端，三个地址输入端CBA分别接逻辑开关Ki+2、Ki+1、Ki，输出Y、W分别接发光二极管，检查线路正常之后，接通电源，拨动开关，当开关处于各种状态时，记录对应的输出。表52输 入输 出使 能 G选择 C B AY W H L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H （2）用74LS151数据选择器完成以上三变量表决电路的设计。（3）用74LS151和74LS138构成3位并行数码比较器。利用74LS151和74LS138的功能设计一个3位并行数码比较器，接法如图52所示，设输入数码CBA与CBA相同时，并行数码比较器输出Y=0，这样当置74LS138的CBA=110，则Y6=0，而此时74LS151的CBA=110时，Y=D6=Y6=0，表明数码相同，依次类推，利用这个原理可以设计简易密码器，并在实验中验证。 CBA C B A图52并行数码比较器 L计 Q2数 Q1器 Q0 CP 0 1 0 0 1 1 0 1 图53 并串转换器 （4）并串转接器 电路由8选1数据选择器和1个3位二进制计数器构成。计算器的作用是累计时钟脉冲的个数，当时钟脉冲CP一个接一个送入时，计数器的输出端Q2Q1Q0从000001010111依次变化。由于Q2Q1Q0与选择器的地址输入端CBA相连，因此CBA就随时钟脉冲的逐个输入从000到111变化，选择器的输出Y随之接通D0、D1、D2D7。当选择器的数据输入端D0-D7与一个并行8位01001101相连时，输出端得到的就是一串随时钟节拍变化的数据0-1-0-0-1-1-0-1，这种数称为串行数据。 374LS148功能测试： 自行设计一个优先编码器74148功能测试表格，进行测试，填入